TW201836278A - 相位控制振盪器 - Google Patents

相位控制振盪器 Download PDF

Info

Publication number
TW201836278A
TW201836278A TW107108928A TW107108928A TW201836278A TW 201836278 A TW201836278 A TW 201836278A TW 107108928 A TW107108928 A TW 107108928A TW 107108928 A TW107108928 A TW 107108928A TW 201836278 A TW201836278 A TW 201836278A
Authority
TW
Taiwan
Prior art keywords
phase difference
phase
storage unit
loop filter
difference information
Prior art date
Application number
TW107108928A
Other languages
English (en)
Inventor
宮原健
長谷川和徳
Original Assignee
日商日本電波工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日本電波工業股份有限公司 filed Critical 日商日本電波工業股份有限公司
Publication of TW201836278A publication Critical patent/TW201836278A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一種相位控制振盪器，即便在工作停止時間長的情況，也縮短從工作開始至達到鎖定狀態的時間。PLL電路具備：電壓控制振盪器；相位比較器；第一存儲部；環路濾波器，若PLL電路開始工作，將基於第一存儲部中存儲的相位差信息的控制電壓輸出至電壓控制振盪器；第二存儲部，存儲偏差信息，偏差信息表示PLL電路開始工作的情況下環路濾波器輸出控制電壓時的相位差、與第一存儲部存儲的相位差信息表示的相位差之偏差。環路濾波器對應於PLL電路開始工作而輸出控制電壓後，將基於由相位比較器輸出的相位差信息和偏差信息的控制電壓輸出至電壓控制振盪器。

Description

相位控制振盪器
本發明是有關於一種相位控制振盪器。
對電壓控制振盪器進行反饋控制以使從外部輸入的參考信號與由振盪器輸出的振盪信號成為一定的相位差，使振盪信號穩定地輸出的鎖相環路（Phase Locked Loop，PLL）電路已為人所知。關於PLL電路，正進行從工作開始至達到鎖定（lock-up）狀態（相位差成為一定的狀態）的時間縮短。例如專利文獻1中示出：預先將之前達到鎖定狀態時輸出至電壓控制振盪器的控制電壓的值存儲在存儲部中，在工作開始時根據存儲部中存儲的控制電壓的值將控制電壓輸出至電壓控制振盪器。
[現有技術文獻] [專利文獻] [專利文獻1] 日本專利特開平7-95069號公報
[發明所要解決的問題] 在將晶體振子用於PLL電路的電壓控制振盪器的情況下，會產生振盪信號的頻率隨時間經過而變動的老化變動。因此，PLL電路進行如下學習處理：使電壓控制振盪器輸出相同頻率的振盪信號時輸出至電壓控制振盪器的控制電壓隨時間經過而變化。
然而，在PLL電路停止工作之後經過長時間後使PLL電路再次開始工作的情況下，晶體振子經年變化，存儲部中存儲的控制電壓與再次開始工作的時點達到鎖定狀態所需要的控制電壓不同。因此，在PLL電路停止工作之後經過長時間後使PLL電路再次開始工作的情況下，會產生達到鎖定狀態耗時等問題。
因此，本發明是鑒於這些方面而成，其目的在於提供一種相位控制振盪器，此相位控制振盪器即便在工作停止時間長的情況下也能夠縮短從工作開始至達到鎖定狀態的時間。
[解決問題的技術手段] 本發明的第一實施方式的相位控制振盪器輸出既定頻率的振盪信號，且所述相位控制振盪器具備：電壓控制振盪器，根據控制電壓輸出所述振盪信號；相位比較器，輸出表示參考信號與所述振盪信號的相位差的相位差信息；第一存儲部，存儲由所述相位比較器輸出的所述相位差信息；環路濾波器，若所述相位控制振盪器開始工作，則將基於所述第一存儲部中存儲的相位差信息的控制電壓輸出至所述電壓控制振盪器；以及第二存儲部，存儲偏差信息，此偏差信息表示在所述相位控制振盪器開始工作的情況下所述環路濾波器輸出所述控制電壓時的所述相位差、與所述第一存儲部中存儲的相位差信息表示的相位差之偏差；並且所述環路濾波器對應於所述相位控制振盪器開始工作而輸出所述控制電壓之後，將基於由所述相位比較器輸出的所述相位差信息和所述第二存儲部中存儲的所述偏差信息的所述控制電壓輸出至所述電壓控制振盪器。
所述相位控制振盪器也可還具備加法器，此加法器將經修正相位差信息輸出至所述環路濾波器，所述經修正相位差信息表示將由所述相位比較器輸出的所述相位差信息表示的相位差、與所述第二存儲部中存儲的所述偏差信息表示的所述偏差相加所得的經修正相位差，所述環路濾波器將基於所述經修正相位差信息的所述控制電壓輸出至所述電壓控制振盪器。
在所述第二存儲部中存儲有所述偏差信息的情況下，所述第一存儲部也可存儲經修正相位差信息，此經修正相位差信息表示將由所述相位比較器輸出的所述相位差信息表示的相位差、與所述第二存儲部中存儲的所述偏差信息表示的所述偏差相加所得的經修正相位差。 所述相位控制振盪器也可還具備信息抽取部，此信息抽取部抽取由所述相位比較器輸出的所述相位差信息並輸出至所述環路濾波器。
[發明的效果] 根據本發明發揮如下效果：即便在工作停止時間長的情況下，也能夠縮短從工作開始至達到鎖定狀態的時間。
[PLL電路1的構成] 圖1為表示作為本實施方式的相位控制振盪器的PLL電路1的構成的圖。PLL電路1根據參考信號，生成既定頻率的振盪信號並將其輸出。PLL電路1具備：電壓控制振盪器11、分頻器12、相位比較器13、信息抽取部14、第一存儲部15、減法器16、第二存儲部17、加法器18及環路濾波器19。
本實施方式的PLL電路1具有如下學習功能：使電壓控制振盪器11輸出既定頻率的振盪信號時，輸出至電壓控制振盪器11的控制電壓隨時間經過而變化。具體而言，PLL電路1的第一存儲部15存儲相位差信息，所述相位差信息表示參考信號與振盪信號的相位差。若PLL電路1停止工作後再次開始工作，則環路濾波器19將基於第一存儲部15中存儲的相位差信息的控制電壓輸出至電壓控制振盪器11。由此，在PLL電路1停止工作後再次開始工作的情況下，能夠縮短達到鎖定狀態（相位差成為一定的狀態）的時間。
此處，若構成電壓控制振盪器11的晶體振子經年變化，則在再次開始工作的時點，輸出至電壓控制振盪器11的控制電壓並未與達到鎖定狀態所需要的控制電壓對應。
相對於此，本實施方式的PLL電路1將偏差信息存儲在第二存儲部17中，所述偏差信息表示：“在開始工作的情況下環路濾波器19輸出控制電壓時的相位差”、與“第一存儲部15中存儲的相位差信息表示的相位差”之間的偏差。而且，環路濾波器19對應於PLL電路1開始工作而輸出控制電壓後，將環路濾波器19基於由相位比較器13輸出的相位差信息和第二存儲部17中存儲的偏差信息的控制電壓輸出至電壓控制振盪器11。由此，PLL電路1即便在工作停止時間長的情況下，也能夠縮短從工作開始至達到鎖定狀態的時間。
以下，對構成PLL電路1的各要素的詳細情況進行說明。 電壓控制振盪器11具備晶體振子，根據由環路濾波器19輸出的控制電壓，而生成預定的既定頻率的振盪信號。電壓控制振盪器11將所生成的振盪信號輸出至外部，並且輸出至分頻器12。
分頻器12通過將電壓控制振盪器11輸出的振盪信號以既定的分頻比分頻，而生成分頻信號。分頻器12將所生成的分頻信號輸出至相位比較器13。
相位比較器13、信息抽取部14、減法器16、加法器18是通過數字電路而實現。另外，在相位比較器13的前段，設有將所輸入的類比信號轉換成數位信號的類比數位（Analog to Digital，AD）轉換器（未圖示）。
相位比較器13生成相位差信息，所述相位差信息表示：從外部輸入的參考信號與振盪信號的相位差。參考信號為由恒溫槽控制晶體振盪器（Oven-Controlled Crystal Oscillator，OCXO）等晶體振盪器所輸出的信號。具體而言，相位比較器13生成相位差信息，所述相位差信息表示：參考信號與由分頻器12生成的分頻信號的相位差。相位比較器13將所生成的相位差信息經過信息抽取部14及加法器18，而輸出至環路濾波器19。另外，相位比較器13將所生成的相位差信息經過信息抽取部14，而輸出至減法器16。
信息抽取部14抽取由相位比較器13輸出的相位差信息。信息抽取部14例如每隔既定時間輸出由相位比較器13所輸出的相位差信息，由此抽取由相位比較器13輸出的相位差信息。信息抽取部14將相位差信息經過加法器18，而輸出至環路濾波器19。另外，信息抽取部14將相位差信息輸出至減法器16。通過具備信息抽取部14，PLL電路1能夠減輕信息抽取部14的後段所連接的減法器16、加法器18及環路濾波器19的處理負荷。
第一存儲部15例如為電子可抹除可程式化唯讀記憶體（Electrically Erasable Programmable Read-Only Memory，EEPROM）。第一存儲部15存儲由相位比較器13輸出的相位差信息。第一存儲部15存儲了輸入至環路濾波器19的相位差信息。
減法器16算出如下偏差，此偏差表示：PLL電路1開始工作的情況下對應於環路濾波器19輸出控制電壓而相位比較器13輸出的相位差信息表示的相位差、與第一存儲部15中存儲的相位差信息表示的相位差之差值。減法器16使表示所算出的偏差的偏差信息存儲在第二存儲部17中。具體而言，減法器16將第一存儲部15中存儲的相位差信息表示的相位差減去相位比較器13輸出的相位差信息表示的相位差，由此算出偏差。 第二存儲部17例如為EEPROM。第二存儲部17存儲偏差信息。
加法器18將由相位比較器13輸出的相位差信息表示的相位差、與第二存儲部17中存儲的偏差信息表示的偏差相加，將經修正相位差信息輸出至環路濾波器19。
具體而言，在第二存儲部17中存儲有偏差信息的情況下，加法器18根據由相位比較器13輸出並經過信息抽取部14輸入的相位差信息和所述偏差信息，而生成經修正相位差信息。然後，加法器18將此經修正相位差信息輸出至環路濾波器19。在第二存儲部17中並未存儲偏差信息的情況下，加法器18將由相位比較器13輸出並經過信息抽取部14輸入的相位差信息輸出至環路濾波器19。
環路濾波器19包括：數位電路、及數位類比（Digital to Analog，DA）轉換器。環路濾波器19例如為低通濾波器。環路濾波器19根據相位差信息生成控制信息，此控制信息表示用於控制電壓控制振盪器11的控制電壓的值。環路濾波器19將所生成的控制信息轉換成控制電壓，並將此控制電壓輸出至電壓控制振盪器11。環路濾波器19將所輸入的相位差信息存儲在第一存儲部15中。此處，環路濾波器19也可將PLL電路1達到鎖定狀態時所輸入的相位差信息存儲在第一存儲部15中。
以下，對PLL電路1長時間停止工作後，再次開始工作的情況下的環路濾波器19的處理進行具體說明。此外，當PLL電路1中斷工作時，在第一存儲部15中存儲有相位差信息。
若PLL電路1開始工作，則環路濾波器19根據第一存儲部15中存儲的相位差信息生成控制信息。環路濾波器19將控制信息轉換成控制電壓，並將此控制電壓輸出至電壓控制振盪器11。
此處，PLL電路1的工作長時間停止，由此，構成電壓控制振盪器11的晶體振子經年變化。因此，由環路濾波器19輸出的控制電壓與PLL電路1再次開始工作的時點達到鎖定狀態所需要的控制電壓不同。本實施方式中，將PLL電路1再次開始工作的時點達到鎖定狀態所需要的控制電壓，設為：高於環路濾波器19根據第一存儲部15中存儲的相位差信息所輸出的控制電壓。
電壓控制振盪器11根據所輸入的控制電壓生成振盪信號，將此振盪信號輸出至外部並且輸出至分頻器12。分頻器12通過將振盪信號以既定的分頻比分頻而生成分頻信號，並輸出至相位比較器13。
相位比較器13生成相位差信息，所述相位差信息表示：從外部輸入的參考信號與由分頻器12生成的分頻信號的相位差。此處，由環路濾波器19輸出的控制電壓與PLL電路1再次開始工作的時點達到鎖定狀態所需要的控制電壓不同，因此，相位比較器13輸出的相位差信息表示的相位差也與達到鎖定狀態時的相位差不同。
若PLL電路1再次開始工作，則減法器16算出偏差，所述偏差表示：“第一存儲部15中存儲的相位差信息表示的相位差”、與“由相位比較器13輸出的相位差信息表示的相位差”之間的差值，並將表示此偏差的偏差信息存儲在第二存儲部17中。
加法器18將第二存儲部17中存儲的偏差信息表示的偏差、與由相位比較器13輸出的相位差信息表示的相位差相加，由此算出經修正相位差。經修正相位差成為與PLL電路1再次開始工作的時點的鎖定狀態對應的相位差。加法器18將表示經修正相位差的經修正相位差信息，輸出至環路濾波器19。
環路濾波器19根據由加法器18輸出的經修正相位差信息，生成了表示控制電壓的值的控制信息。然後，環路濾波器19將所生成的控制信息轉換成控制電壓並輸出至電壓控制振盪器11。控制電壓由於是根據經修正相位差信息而生成，因此與PLL電路1再次開始工作的時點的鎖定狀態對應。由此，電壓控制振盪器11能夠輸出與鎖定狀態對應的頻率、即既定頻率的振盪信號。
另外，環路濾波器19使由加法器18輸出的經修正相位差信息存儲在第一存儲部15中。由此，在第二存儲部17中存儲有偏差信息的情況下，第一存儲部15存儲經修正相位差信息，此經修正相位差信息表示：將由相位比較器13輸出的相位差信息表示的相位差、與第二存儲部17中存儲的偏差信息表示的偏差相加所得的經修正相位差。
[控制電壓的時序變化] 其次，對由PLL電路1輸出的振盪信號的頻率的時序變化例進行說明。圖2為表示由本實施方式的PLL電路1的環路濾波器19輸出的控制電壓的時序變化的圖。
圖2所示的圖表中，橫軸表示經過時間，縱軸表示每一天的控制電壓的變化量。圖2中能夠確認每一天的變化量為約0.6 ppt （parts-per-trillion）以下。亦即能夠確認，PLL電路1即便經時而控制電壓也幾乎不變化，能夠輸出既定頻率的振盪信號。
圖3為表示由現有的PLL電路的環路濾波器輸出的控制電壓的時序變化的圖。此處，現有的PLL電路不具備PLL電路1的減法器16、第二存儲部17及加法器18，其他構成與PLL電路1相同。
若使現有的PLL電路長時間停止後再次開始工作，則由環路濾波器輸出的控制電壓與此PLL電路再次開始工作的時點達到鎖定狀態所需要的控制電壓不同，因此會出現與這些控制電壓的差值相符的瞬態響應特性。圖3中能夠確認，每一天的控制電壓的變化量隨時間經過而增加，從PLL電路再次開始工作起經過25小時後成為約23 ppt。亦即能夠確認，控制電壓隨時間而變化，與PLL電路1相比，現有的PLL電路達到鎖定狀態更耗時。
[本實施方式的效果] 如以上所述，本實施方式的PLL電路1具備存儲偏差信息的第二存儲部17，所述偏差信息表示：在PLL電路1自身停止工作後再次開始工作的情況下，環路濾波器19輸出控制電壓時的相位差、與第一存儲部15中存儲的相位差信息表示的相位差之偏差。而且，PLL電路1的環路濾波器19對應於PLL電路1開始工作而輸出控制電壓後，將基於由相位比較器13輸出的相位差信息和第二存儲部17中存儲的偏差信息的控制電壓輸出至電壓控制振盪器11。
由此，PLL電路1能夠確定與停止工作期間的電壓控制振盪器11的經年變化對應的偏差，並根據此偏差來學習再次開始工作的時點達到鎖定狀態所需要的控制電壓。借此，PLL電路1即便在再次開始工作時的工作停止時間長的情況下，也能夠縮短從工作開始至達到鎖定狀態的時間。
以上使用實施方式對本發明進行了說明，但本發明的技術範圍不限定於所述實施方式記載的範圍。所屬技術領域中具有通常知識者明確地能夠對所述實施方式加以多種變更或改良。另外，由申請專利範圍的記載表明，此種經變更或改良的形態也可包括在本發明的技術範圍內。
1‧‧‧PLL電路
11‧‧‧電壓控制振盪器
12‧‧‧分頻器
13‧‧‧相位比較器
14‧‧‧信息抽取部
15‧‧‧第一存儲部
16‧‧‧減法器
17‧‧‧第二存儲部
18‧‧‧加法器
19‧‧‧環路濾波器
圖1為表示本實施方式的PLL電路的構成的圖。 圖2為表示由本實施方式的PLL電路的環路濾波器輸出的控制電壓的時序變化的圖。 圖3為表示由現有的PLL電路的環路濾波器輸出的控制電壓的時序變化的圖。

Claims (5)

  1. 一種相位控制振盪器，輸出既定頻率的振盪信號，且所述相位控制振盪器的特徵在於包括： 電壓控制振盪器，根據控制電壓輸出所述振盪信號； 相位比較器，輸出相位差信息，所述相位差信息表示參考信號與所述振盪信號的相位差； 第一存儲部，存儲由所述相位比較器輸出的所述相位差信息； 環路濾波器，若所述相位控制振盪器開始工作，則將所述環路濾波器基於所述第一存儲部中存儲的所述相位差信息的所述控制電壓輸出至所述電壓控制振盪器；以及 第二存儲部，存儲偏差信息，所述偏差信息表示：所述相位控制振盪器開始工作的情況下所述環路濾波器輸出所述控制電壓時的所述相位差、與所述第一存儲部中存儲的相位差信息表示的相位差之偏差；並且 所述環路濾波器對應於所述相位控制振盪器開始工作而輸出所述控制電壓後，將基於由所述相位比較器輸出的所述相位差信息和所述第二存儲部中存儲的所述偏差信息的所述控制電壓輸出至所述電壓控制振盪器。
  2. 如申請專利範圍第1項所述的相位控制振盪器，更包括： 加法器，將經修正相位差信息輸出至所述環路濾波器， 所述經修正相位差信息表示：將由所述相位比較器輸出的所述相位差信息表示的相位差、與所述第二存儲部中存儲的所述偏差信息表示的所述偏差相加所得的經修正相位差， 所述環路濾波器將基於所述經修正相位差信息的所述控制電壓輸出至所述電壓控制振盪器。
  3. 如申請專利範圍第1項或第2項所述的相位控制振盪器，其中， 在所述第二存儲部中存儲有所述偏差信息的情況下，所述第一存儲部存儲經修正相位差信息， 所述經修正相位差信息表示：將由所述相位比較器輸出的所述相位差信息表示的相位差、與所述第二存儲部中存儲的所述偏差信息表示的所述偏差相加所得的經修正相位差。
  4. 如申請專利範圍第1項或第2項所述的相位控制振盪器，更包括： 信息抽取部， 所述信息抽取部抽取由所述相位比較器輸出的所述相位差信息並輸出至所述環路濾波器。
  5. 如申請專利範圍第3項所述的相位控制振盪器，更包括： 信息抽取部， 所述信息抽取部抽取由所述相位比較器輸出的所述相位差信息並輸出至所述環路濾波器。
TW107108928A 2017-03-16 2018-03-16 相位控制振盪器 TW201836278A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017050884A JP6804347B2 (ja) 2017-03-16 2017-03-16 位相制御発振器
JP2017-050884 2017-03-16

Publications (1)

Publication Number Publication Date
TW201836278A true TW201836278A (zh) 2018-10-01

Family

ID=63519625

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107108928A TW201836278A (zh) 2017-03-16 2018-03-16 相位控制振盪器

Country Status (4)

Country Link
US (1) US10298242B2 (zh)
JP (1) JP6804347B2 (zh)
CN (1) CN108631776A (zh)
TW (1) TW201836278A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6766427B2 (ja) * 2016-04-25 2020-10-14 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0795069A (ja) 1993-09-20 1995-04-07 Fujitsu Ltd 高速ロックアップ制御付きｐｌｌシンセサイザ
US5576664A (en) * 1995-11-02 1996-11-19 Motorola, Inc. Discrete time digital phase locked loop
US8885788B1 (en) * 2013-05-15 2014-11-11 Intel IP Corporation Reducing settling time in phase-locked loops
CN105580278B (zh) * 2013-09-22 2018-10-19 瑞典爱立信有限公司 Pll及pll中的自适应补偿方法
US9008255B1 (en) * 2013-10-23 2015-04-14 Applied Micro Circuits Corporation Jitter mitigating phase locked loop circuit
JP6766427B2 (ja) * 2016-04-25 2020-10-14 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体

Also Published As

Publication number Publication date
US10298242B2 (en) 2019-05-21
US20180269883A1 (en) 2018-09-20
CN108631776A (zh) 2018-10-09
JP6804347B2 (ja) 2020-12-23
JP2018157298A (ja) 2018-10-04

Similar Documents

Publication Publication Date Title
JP2581398B2 (ja) Ｐｌｌ周波数シンセサイザ
US8085098B2 (en) PLL circuit
US8432231B2 (en) Digital phase-locked loop clock system
CN110022153B (zh) 半导体装置和操作半导体装置的方法
US9859903B2 (en) Method and apparatus for fast phase locked loop (PLL) settling with reduced frequency overshoot
US6121844A (en) PLL frequency synthesizer and method for controlling the PLL frequency synthesizer
JP2014068316A5 (zh)
KR20090026146A (ko) 발진 주파수 제어 회로
CN211378010U (zh) 时钟发生器
TW201836278A (zh) 相位控制振盪器
JP2003514411A (ja) 基準クロック信号に周波数同期されたクロック信号を生成する回路装置
WO2019178176A1 (en) Three loop phase-locked loop
JP6564250B2 (ja) 発振装置
TW201513560A (zh) 振盪裝置
WO2001022593A1 (fr) Boucle a phase asservie
JP5722733B2 (ja) Ｐｌｌ回路およびそのキャリブレーション方法
JP3328218B2 (ja) Ｐｌｌ回路
JP2007295027A (ja) スペクトラム拡散クロックジェネレータ
JP2018148514A (ja) 位相制御発振器
JP2963552B2 (ja) 周波数シンセサイザ
TWI404341B (zh) 記憶控制電壓並鎖定頻率訊號之電路、鎖相迴路裝置與其控制方法
JP2004172686A (ja) 基準信号発生器
JP3392767B2 (ja) 位相ロックループ
JPH05327489A (ja) ディジタル制御位相同期発振器
JP2015162766A (ja) チャージポンプ回路及びｐｌｌ回路