TWI404341B - 記憶控制電壓並鎖定頻率訊號之電路、鎖相迴路裝置與其控制方法 - Google Patents

記憶控制電壓並鎖定頻率訊號之電路、鎖相迴路裝置與其控制方法 Download PDF

Info

Publication number
TWI404341B
TWI404341B TW098146441A TW98146441A TWI404341B TW I404341 B TWI404341 B TW I404341B TW 098146441 A TW098146441 A TW 098146441A TW 98146441 A TW98146441 A TW 98146441A TW I404341 B TWI404341 B TW I404341B
Authority
TW
Taiwan
Prior art keywords
phase
control voltage
locked loop
value
digital
Prior art date
Application number
TW098146441A
Other languages
English (en)
Other versions
TW201123736A (en
Inventor
Pei Si Wu
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW098146441A priority Critical patent/TWI404341B/zh
Priority to US12/982,438 priority patent/US20110156775A1/en
Publication of TW201123736A publication Critical patent/TW201123736A/zh
Application granted granted Critical
Publication of TWI404341B publication Critical patent/TWI404341B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

記憶控制電壓並鎖定頻率訊號之 電路、鎖相迴路裝置與其控制方法
本發明係關於一種鎖相迴路裝置，特別是關於一種鎖定時間短之鎖相迴路裝置。
第1A圖係習知鎖相迴路(Phase lock loop;PLL)裝置的示意圖。鎖相迴路裝置10包含有相位偵測器(Phase detector)11、電荷泵(Charge pump)12、迴路濾波器(Loop filter)13、壓控振盪器(Voltage control oscillator;VCO)14以及除頻器(Divider)15。除頻器15將壓控振盪器14產生的鎖相時脈訊號加以除頻後反饋給相位偵測器11，相位偵測器11依據相位偵測結果提供控制訊號給電荷汞12以產生控制電流，該控制電流經由迴路濾波器13對電容C1和C2充放電，在節點132上產生電壓Vc，提供給壓控振盪器14。鎖相迴路裝置10每次從啟動到其訊號之頻率鎖定會需要一段鎖定時間，將節點132上的電壓充電達目標值，一般由0V或VDD開始充電，請同時參閱第1B圖，此處以從0V開始充電為例說明，節點132上的電壓由零開始慢慢的充電到達預設之目標電壓Vc時，鎖相迴路裝置10輸出之鎖相時脈訊號才達到目標值Fvco而鎖定頻率，在達到頻率鎖定之前需經過長度為t1的鎖定時間，因此習知鎖相迴路裝置10在每次啟動時，都需經過冗長的鎖定時間才能達到頻率鎖定，拖慢整個系統的速度。
本發明之目的之一，在提供一種鎖相迴路裝置，其可於電源關閉後快速重新啟動。
本發明之目的之一，在提供一種具有快速回覆時間之鎖相迴路裝置。
本發明之一實施例提供了一種鎖相迴路裝置。該鎖相迴路裝置包含有一鎖相迴路電路與一記憶單元。鎖相迴路電路係依據一控制電壓產生一鎖相時脈訊號。記憶單元耦接該鎖迴路電路，在鎖相迴路電路啟動時，依據一數位值提供一初始訊號給鎖相迴路電路，使控制電壓恢復到一預設值。
本發明之另一實施例提供了一種記憶控制電壓並鎖定頻率訊號之電路。該電路包含有一壓控振盪盪器、一記憶單元、以及一控制電路。壓控振盪器，係依據一控制電壓產生一頻率訊號。一控制電路係依據一初始訊號產生控制電壓，且於頻率訊號之頻率發生變化時，相對應地調整控制電壓，以將頻率訊號鎖定至一預設值。記憶單元係用以儲存控制電壓經轉換後之數位值，並於一預設期間依據該位值提供一實質上等於控制電壓之初始訊號至控制電路。
本發明之另一實施例提供了一種鎖相迴路裝置。該鎖相頻率裝置包含有一相位偵測器、一電荷泵、一迴路濾波器、一壓控振盪器、以及一記憶單元。該相位偵測器係偵測一參考訊號與一鎖相時脈訊號之相位差異值，依據相位差異值產生一控制訊號。電荷泵，係依據控制訊號產生一控制電流。迴路濾波器係依據控制電流產生一第一控制電壓。記憶單元耦接一節點，於一第一預設期間將第一控制電壓儲存為一數位值，且於一第二預設期間依據數位值產生一初始訊號。壓控振盪器係耦接該節點，於第一預設期間依據第一控制電壓產生該鎖相時脈訊號，且於第二預設期間依據該初始訊號產生該鎖相時脈訊號。
本發明之另一實施例提供了一種鎖相迴路裝置之控制方法。該方法包含有下列步驟：首先，提供一控制電壓給一鎖相迴路。依據控制電壓產生一鎖相時脈訊號，並根據控制電壓產生一數位值。接著，儲存該數位值。以及於鎖相迴路啟動時，將數位值轉換為一初始訊號給鎖相迴路裝置，以提供控制電壓。
本發明之另一實施例提供了一種鎖相迴路裝置之控制方法。該方法包含有下列步驟：首先，依據一預設數位值產生一初始訊號。接著，依據初始訊號使一控制電壓恢復到一預設值，並將控制電壓提供給一鎖相迴路。之後，依據控制電壓產生一鎖相時脈訊號。
本發明實施例之鎖相迴路裝置與其控制方法，係利用記憶單元儲存控制電壓轉換後之數位值，而在鎖相迴路裝置經關閉至重新啟動之前或同時，依據數位值產生控制電壓來快速進行頻率鎖定，產生鎖相時脈訊號。不須如習知技術般在鎖相迴路裝置第二次之後的重新啟動時，花費時間重覆進行充/放電。因此，本發明之鎖相迴路裝置與其控制方法可解決習知技術之問題，達成加快鎖相迴路裝置鎖定頻率速度速度之功效。
第2A圖係根據本發明之鎖相迴路裝置一實施例之示意圖。鎖相迴路裝置20可為一頻率產生裝置或為一種記憶控制訊號(電壓、或電流...等)並鎖定輸出時脈訊號頻率之電路。鎖相迴路裝置20包含有一鎖相迴路電路P1以及一記憶單元Mu，鎖相迴路電路P1依據控制電壓Vc產生鎖相時脈訊號Fvco，在鎖相迴路電路P1啟動時，記憶單元Mu依據一數位值提供一初始訊號給該鎖相迴路電路，使控制電壓Vc迅速提升到一預設值，本實施例之詳細運作方式說明如下：鎖相迴路電路P1包含一壓控振盪器24，依據控制電壓Vc輸出一具有穩定頻率之鎖相時脈訊號Fvco。須注意，本實施例之鎖相迴路電路P1可為目前現有之習知鎖相迴路或未來發展出具相近功能之電路，熟悉本領域技術者應能了解該些裝置之架構與運作方式。因此不加以贅述。記憶單元Mu耦接節點N1，於鎖相迴路電路P1正常運作及關閉(Turn off)期間，將控制電壓Vc以一數位值的形式記憶起來，而在鎖相迴路電路P1關閉後再重新啟動(Turn on)時，依據該數位值提供一初始訊號(例如初始電壓)至節點N1，由於該初始電壓係依據該數位值產生，其準位將與控制電壓Vc相近，因此記憶單元Mu在啟動時提供該初始電壓到節點N1，可使得節點N1上的電壓恢復到原有準位的速度加快，換言之，縮短了鎖相迴路電路P1所需的鎖定時間。須注意，記憶單元Mu亦可在啟動、運作、及/或關閉進行儲存控制電壓Vc為一數位值與進行轉換該數位值產生初始電壓之動作，即在未重新啟動之前便預先準備好該初始電壓，換言之，記憶單元Mu可在鎖相迴路電路P1重新啟動之前、或在啟動的同時提供該初始電壓。
在本實施例中，記憶單元Mu依據該數位值提供的初始訊號係一電壓訊號，在其他實施例中，記憶單元Mu亦可以根據該數位值提供一初始電流，同樣達到縮短鎖定時間的效果。
將習知鎖相迴路裝置10與第2A圖之鎖相迴路裝置20的鎖定時間相比較，如第2B圖所示，習知鎖相迴路裝置10在啟動時需經過時間t1將節點N1上的電壓由零充電至預設值Vc以鎖定頻率至Fvco，本發明提出之鎖相迴路裝置20則在啟動時，於節點N1接收由記憶單元根據一數位值提供之初始電壓VI，因此僅需經過時間t2即可將節點N1上的電壓由初始電壓VI充電達到預設值Vc，與習知鎖相迴路裝置10相較，本發明提出之鎖相迴路裝置20大幅縮短了鎖定時間的長度。
該數位值可以係在第一次啟動後，藉由偵測節點N1上之電壓而決定，亦可以在每次鎖相迴路電路P1鎖定後，偵測節點N1上的電壓而重新更新，或者不偵測節點N1，以預設的方式將預設數位值儲存在記憶單元Mu中，在每次啟動時，記憶單元Mu都根據該預設數位值提供初始訊號。須注意，採用偵測節點N1或預設數位值之方式，亦可相組合而應用於本發明實施例中。舉例而言，可以偵測節點N1或預設數位值其中之一為主要控制方式，另一方式則是在依據設計者設計之預設情況下採用，例如環境發生變化或控制電壓Vc不穩定時。或者在第一次啟動時根據預設數位值動作，其後再根據鎖定後的控制電壓準位更新該預設數位值。
本發明提出之鎖相迴路裝置有效縮短啟動時所需花費的鎖定時間，解決習知技術之問題，達成加快鎖相迴路裝置回覆速度之功效。
在一實施例中，如第2C圖所示，記憶單元Mu由類比/數位轉換器Mu1與數位/類比轉換器Mu2組成，類比/數位轉換器Mu1在鎖相迴路電路P1工作期間將控制電壓Vc轉換產生對應的數位值，並儲存於一記憶體中，而在鎖相迴路電路P1啟動時，數位/類比轉換器Mu2再根據該數位值轉換產生電壓或電流形式之初始訊號。由於以數位方式儲存之數位值不會因為電路關閉而消失，因此每次啟動時，數位/類比轉換器Mu2都可以迅速地根據該數位值提供初始電壓或電流給鎖相迴路電路P1。
第3圖係根據本發明之鎖相迴路另一實施例的示意圖。鎖相迴路裝置30包含有相位偵測器31、電荷泵32、迴路濾波器33、壓控振盪器34、除頻器35以及記憶單元36。相位偵測器31將除頻器提供的反饋訊號Fdiv與參考訊號Fref比較，據以產生控制訊號C使電荷泵32輸出控制電流Icp，控制電流Icp對迴路濾波器33中的電容C1和C2充放電而在節點N1提供控制電壓Vc1給壓控振盪器34，在本實施例中，相位偵測器31、電荷泵32以及迴路濾波器33共同組成鎖相迴路裝置30的控制電路，用來提供控制電壓給壓控振盪器34以輸出鎖相時脈訊號Fvco。當反饋訊號Fdiv的相位超前(leading)參考訊號Fref的相位時，控制訊號C使得電荷泵22產生負(negative)的控制電流Icp，因此控制電壓Vc1下降；反之，當反饋訊號Fdiv的相位落後(lagging)參考訊號Fref的相位時，控制訊號C控制電荷泵22產生正(positive)的控制電流Icp，使控制電壓Vc上升，以使輸出之鎖相時脈Fvco訊號鎖定在一定值。
在本實施例中，相位偵測器31、電荷泵32、迴路濾波器33、壓控振盪器34以及除頻器35可為目前現有之習知技術或未來發展出之相近功能之技術，熟悉本領域之技術者應能理解該些裝置之架構與運作方式，為避免模糊焦點，在此不詳述該些元件的細節。其中，除頻器35係用以對鎖相時脈訊號Fvco進行降頻處理以提供反饋訊號Fdiv做反饋控制，可依實際電路需求而省略。
在一實施例中，電容C2的電容值可設為大於電容C1，因此在鎖相迴路裝置30工作期間，節點N2上的電壓Vc2的準位和節點N1上的電壓Vc1十分接近，但電壓Vc2會比電壓Vc1更為穩定，因此，基於保護記憶單元36及提高穩定度的考量下，本實施例之記憶單元36係耦接於節點N2。當然，於其他實施例中，記憶單元36亦可耦接節點N1。此外，由於節點N2耦接電容C2，本實施例之記憶單元36係根據一數位值，在啟動鎖相迴路裝置30時提供電流形式的初始訊號給節點N2，對電容C2充電而使鎖定時間縮短。如前所述，本實施例之記憶單元36中的數位值可以是預設在記憶單元36中的預設數位值、在第一次啟動時偵測節點N2上的電壓Vc2決定，或者是在鎖相迴路裝置30每次穩定工作後，偵測節點N2上的電壓Vc2而重新設定。在一實施例中，記憶單元36中還設有一查找表(Look up table)，該查找表中存有複數個對應值，其可根據節點N1或N2之電壓透過查找表求出相對應之數位值，並加以儲存。
第4圖係根據本發明之鎖相迴路另一實施例的示意圖。鎖相迴路裝置40之架構與第3圖之鎖相迴路裝置30大致相同，但鎖相迴路裝置40之記憶單元37係由記憶體371與一數位/類比轉換器372組成。其中記憶體371具有預設數位值，在系統每次啟動時，數位/類比轉換器372根據記憶體371中的該預設數位值，轉換提供初始訊號至節點N2，以讓鎖相迴路裝置40快速重新啟動。在另一實施例中，記憶體371中存有查找表。
第5圖顯示根據本發明之控制方法一實施例之流程圖。該方法包含有下列步驟：
步驟S502：開始。
步驟S504：依據一預設數位值產生一初始訊號。
步驟S506：藉由該初始訊號使一控制電壓恢復到一預設值並提供給一鎖相迴路。
步驟S508：依據該控制電壓產生一鎖相時脈訊號。
步驟S510：結束。
第6A圖係本發明鎖相迴路裝置另一實施例之示意圖。鎖相迴路裝置60之記憶單元Mu包含有一類比/數位轉換器(Analog to digital convertor，ADC)381與數位/類比轉換器(Digital to analog convertor)382。當節點N1上的控制電壓達到Vc1時，節點N2上的電壓為Vc2。接著，類比/數位轉換器381接收該電壓Vc2，並將該電壓Vc2進行類比至數位轉換，以產生一數位值，並予以儲存。其中，類比/數位轉換器381可包含有一非揮發性記憶體，且利用該記憶體儲存數位值。而之後，鎖相迴路裝置60經過關閉且再啟動時，數位/類比轉換器382對數位值進行數位至類比轉換，而產生初始訊號提供至節點N2(例如電壓Vc2或電流至節點N2)。此時，鎖相迴路裝置60便可藉由電壓Vc2將節點N1上的電壓快速恢復到Vc1，以達成鎖定頻率之功效。請注意，鎖相迴路裝置60第一次啟動的時間長度為t1，重新啟動的時間長度為t2。如第6B圖所示，t2遠小於t1。該圖係採用250MHZ的鎖相迴路裝置所產生之模擬圖。圖面左方圖示顯示，由電壓0V開始充電至鎖定頻率之波形，花費時間t1；而圖面右方圖示顯示，由電壓(初始電壓)Vc2開始充電至鎖定頻率之波形，花費時間t2，由第6B圖可清楚看出時間t2小於時間t1。
再者，本發明實施例之類比/數位轉換器381與數位/類比轉換器382之解析度越高，則經兩轉換器轉換後之電壓越接近電壓Vc1。再者，當鎖相迴路裝置60關閉時，類比/數位轉換器381與數位/類比轉換器382僅須使用到少量的電源來執行記憶功能。因此，不會影響整體電路系統的節能效果。
須注意者，本發明第3、4、6A圖實施例之迴路濾波器可用以穩定該控制電壓Vc1。而本發明之迴路濾波器並不限於此類型，其亦可採用目前現有或未來發展出之各種迴路濾波器，例如第7A圖所示之迴路濾波器42以及第7B圖揭露之迴路濾波器。另外，本發明之記憶單元係耦接該迴路濾波器。於本發明第3、4、6A圖中，記憶單元Mu係耦接迴路濾波器之濾波元件一電阻R與電容C2間之節點N2；相對地，另一實施例中，記憶單元亦可直接耦接節點N1，為避免圖示過於複雜並未繪示3、4、6A圖中，熟悉本領域之技術者應可由第7B圖理解3、4、6A圖之接線方式。
第8圖顯示本發明之控制方法一實施例之流程圖。該方法包含有下列步驟：
步驟S802：開始。
步驟S804：提供一控制電壓給一鎖相迴路裝置。
步驟S806：根據該控制電壓產生一鎖相時脈訊號，並根據該控制電壓產生一數位值。
步驟S808：於鎖相迴路裝置運作及/或關閉期間，儲存該數位值。
步驟S810：於鎖相迴路裝置啟動時，根據該數位值產生初始訊號，以供快速地再次產生該鎖相時脈訊號。
步驟S912：結束。
以上雖以實施例說明本發明，但並不因此限定本發明之範圍，只要不脫離本發明之要旨，該行業者可進行各種變形或變更。
10、20、30、40、60．．．鎖相迴路裝置
11、31．．．相位偵測器
12、32．．．電荷泵
13、33、42、44．．．迴路濾波器
14、34．．．壓控振盪器
15、35．．．除頻器
P1．．．鎖相迴路電路
Mu、36、37、38．．．記憶單元
371．．．記憶體
381．．．類比/數位轉換器
372、382．．．數位/類比轉換器
第1A圖顯示習知技術之鎖相迴路裝置之示意圖。
第1B圖顯示習知技術之鎖相迴路裝置之一運作波形圖。
第2A圖顯示本發明一實施例之鎖相迴路裝置之示意圖。
第2B圖顯示第2A圖鎖相迴路裝置之一運作波形圖。
第2C圖顯示本發明一實施例之鎖相迴路裝置之示意圖。
第3圖顯示本發明一實施例之鎖相迴路裝置之示意圖。
第4圖顯示本發明一實施例之鎖相迴路裝置之示意圖。
第5圖顯示本發明一實施例之鎖相迴路裝置之控制方法之流程圖。
第6A圖顯示本發明一實施例之鎖相迴路裝置之示意圖。
第6B圖顯示第6A圖鎖相迴路裝置之一運作波形圖。
第7A圖顯示本發明一實施例之記憶單元與迴路濾波器配置之示意圖。
第7B圖顯示本發明一實施例之記憶單元與迴路濾波器配置之示意圖。
第8圖顯示本發明一實施例之鎖相迴路裝置之控制方法之流程圖。
P1．．．鎖相迴路電路
Mu．．．記憶單元
20．．．鎖相迴路裝置
24．．．壓控振盪器

Claims (30)

  1. 一種鎖相迴路裝置，包含有：一鎖相迴路電路，係依據一控制電壓產生一鎖相時脈訊號，該鎖相迴路電路包含一迴路濾波器，用以濾波並穩定該控制電壓，且該迴路濾波器包含有一電阻與一電容；以及一記憶單元，耦接到該迴路濾波器之該電阻與該電容之間的一節點，在該鎖相迴路電路啟動時，依據一數位值提供一初始訊號給該鎖相迴路電路，使該控制電壓由一對應該初始訊號之初始電壓恢復到一預設值。
  2. 如申請專利範圍第1項所述之鎖相迴路裝置，其中該鎖相迴路電路包含有一壓控振盪器，該壓控振盪器耦接該控制電壓，依據該控制電壓產生該鎖相時脈訊號。
  3. 如申請專利範圍第1項所述之鎖相迴路裝置，其中該記憶單元包含有：一類比/數位轉換器，對該控制電壓進行類比至數位轉換，以產生該數位值；以及一數位/類比轉換器，對該數位值進行數位至類比轉換，以產生該初始訊號。
  4. 如申請專利範圍第1項所述之鎖相迴路裝置，其中該記憶單元包含有：一記憶體，存有至少一預設數位值；以及一數位/類比轉換器，根據該預設數位值進行數位至類比轉換，以產生該初始訊號。
  5. 如申請專利範圍第1項所述之鎖相迴路裝置，其中該記憶單元包含有： 一記憶體，設有一查找表，該查找表存有複數個對應值，供依據該控制電壓選取一對應值作為該數位值；以及一數位/類比轉換器，對該數位值進行數位至類比轉換，以產生該初始訊號。
  6. 如申請專利範圍第3項所述之鎖相迴路裝置，其中該類比/數位轉換器包含一非揮發性記憶體，用以儲存該數位值。
  7. 如申請專利範圍第1項所述之鎖相迴路裝置，其中該初始訊號為電壓或電流。
  8. 一種記憶控制電壓並鎖定頻率訊號之電路，包含有：一壓控振盪器，係依據一控制電壓產生一頻率訊號；一控制電路，係依據一初始訊號產生該控制電壓，且於該頻率訊號之頻率發生變化時，相對應地調整該控制電壓，以將該頻率訊號鎖定至一預設值；以及一記憶單元，係用以儲存該控制電壓經轉換後之數位值，並於一預設期間依據該數位值提供一實質上等於該控制電壓之該初始訊號至該控制電路；其中該預設期間為該電路由關閉後重新啟動之期間。
  9. 如申請專利範圍第8項所述之電路，其中該記憶單元包含有：一類比/數位轉換器，對該控制電壓進行類比至數位轉換，以產生該數位值；以及一數位/類比轉換器，於該預設期間對該數位值進行數位至類比轉換，以產生該初始訊號。
  10. 如申請專利範圍第9項所述之電路，其中該類比/數位轉換器包含一非揮發性記憶體，用以儲存該數位值。
  11. 如申請專利範圍第8項所述之電路，其中該控制電路包含一迴路濾波器，用以濾波並穩定該控制電壓。
  12. 如申請專利範圍第11項所述之電路，其中該記憶單元耦接該迴路濾波器。
  13. 如申請專利範圍第8項所述之電路，其中該初始訊號為電壓或電流。
  14. 一種鎖相迴路裝置，包含有：一相位偵測器，係偵測一參考訊號與一鎖相時脈訊號之相位差異值，依據該相位差異值產生一控制訊號；一電荷泵，係依據該控制訊號產生一控制電流；一迴路濾波器，係依據該控制電流產生一第一控制電壓；一記憶單元，耦接該迴路濾波器之一電阻與一電容間之一第一節點，於一第一預設期間將該第一控制電壓儲存為一數位值，且於一第二預設期間依據該數位值產生一初始訊號；以及一壓控振盪器，係耦接一第二節點，於該第一預設期間依據該第一控制電壓產生該鎖相時脈訊號，且於該第二預設期間依據該初始訊號產生該鎖相時脈訊號。
  15. 如申請專利範圍第14項所述之鎖相迴路裝置，其中該第一預設期間為該鎖相迴路裝置運作之期間。
  16. 如申請專利範圍第14項所述之鎖相迴路裝置，其中該第二預設期間為該鎖相迴路裝置經關閉後重新啟動之啟動期間。
  17. 如申請專利範圍第14項所述之鎖相迴路裝置，其中該記憶單元包含有：一類比/數位轉換器，對該第一控制電壓進行類比至數位轉換，以產生該數位值；以及 一數位/類比轉換器，對該數位值進行數位至類比轉換，以產生該初始訊號。
  18. 如申請專利範圍第14項所述之鎖相迴路裝置，更包含一除頻器，該除頻器係用以將鎖相時脈訊號進行降頻處理。
  19. 如申請專利範圍第17項所述之鎖相迴路裝置，其中該類比/數位轉換器包含一非揮發性記憶體，用以儲存該數位值。
  20. 如申請專利範圍第14項所述之鎖相迴路裝置，其中該初始訊號為電壓或電流。
  21. 一種鎖相迴路裝置之控制方法，包含有：依據一預先儲存之數位值提供一控制電壓給一鎖相迴路；依據該控制電壓產生一鎖相時脈訊號；當該鎖相迴路為一鎖定狀態時，依據該控制電壓存取一查找表更新該數位值，且儲存該更新後之數位值；以及於該鎖相迴路啟動時，將該更新後之數位值轉換為一初始訊號給該鎖相迴路裝置，藉以使該控制電壓恢復到一預設值。
  22. 如申請專利範圍第21項所述之方法，其中該控制電壓與該初始訊號相等或實質上相等。
  23. 如申請專利範圍第21項所述之方法，其中該控制電壓與該初始訊號具有一差值。
  24. 如申請專利範圍第21項所述之方法，其中該依據該控制電壓產生一鎖相時脈訊號，並根據該控制電壓產生一數位值的步驟包括依據該控制電壓在一查找表中選定一對應值做為該數位值。
  25. 如申請專利範圍第21項所述之方法，其中該依據該控制電壓產生一鎖相時脈訊號，並根據該控制電壓產生一數位值的步驟包括對該控制電壓做類比至數位轉換以產生該數位值。
  26. 一種鎖相迴路裝置之控制方法，包含有：依據一預設數位值產生一初始訊號；藉由該初始訊號使一控制電壓恢復到一預設值，並將該控制電壓提供給一鎖相迴路；以及依據該控制電壓產生一鎖相時脈訊號；當該鎖相迴路為一鎖定狀態時，依據該控制電壓更新該預設數位值。
  27. 如申請專利範圍第26項所述之方法，其中該控制電壓與該初始訊號相等或實質上相等。
  28. 如申請專利範圍第26項所述之方法，其中該控制電壓與該初始訊號具有一差值。
  29. 如申請專利範圍第265項所述之方法，其中該根據該控制電壓更新該數位值的步驟包括根據該控制電壓由一查找表中選定一對應值以更新該預設數位值。
  30. 如申請專利範圍第26項所述之方法，其中該根據該控制電壓更新該數位值的步驟包括對該控制電壓做類比至數位轉換，產生一數位值供更新該預設數位值。
TW098146441A 2009-12-31 2009-12-31 記憶控制電壓並鎖定頻率訊號之電路、鎖相迴路裝置與其控制方法 TWI404341B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098146441A TWI404341B (zh) 2009-12-31 2009-12-31 記憶控制電壓並鎖定頻率訊號之電路、鎖相迴路裝置與其控制方法
US12/982,438 US20110156775A1 (en) 2009-12-31 2010-12-30 Phase lock loop device and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098146441A TWI404341B (zh) 2009-12-31 2009-12-31 記憶控制電壓並鎖定頻率訊號之電路、鎖相迴路裝置與其控制方法

Publications (2)

Publication Number Publication Date
TW201123736A TW201123736A (en) 2011-07-01
TWI404341B true TWI404341B (zh) 2013-08-01

Family

ID=44186743

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098146441A TWI404341B (zh) 2009-12-31 2009-12-31 記憶控制電壓並鎖定頻率訊號之電路、鎖相迴路裝置與其控制方法

Country Status (2)

Country Link
US (1) US20110156775A1 (zh)
TW (1) TWI404341B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7224831B2 (ja) * 2018-09-28 2023-02-20 キヤノン株式会社 撮像装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050095992A1 (en) * 2002-02-07 2005-05-05 Thompson Ian V. Synthesiser
US20070153953A1 (en) * 2006-01-04 2007-07-05 Matthias Garzarolli Phase-Locked Loop
US20090146742A1 (en) * 2006-03-31 2009-06-11 Naoki Onishi PLL Apparatus

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5194760A (en) * 1991-12-23 1993-03-16 Motorola, Inc. Slew rate limited inductive load driver
ES2112895T3 (es) * 1992-06-16 1998-04-16 Sgs Thomson Microelectronics Circuito para controlar la corriente maxima en un transistor mos de potencia utilizado para excitar una carga conectada a tierra.
DE69313833T2 (de) * 1993-05-31 1998-01-22 St Microelectronics Srl Verringerung der Ausschaltszeit eines Ausgangsleistungstransistors
DE69428782T2 (de) * 1994-05-25 2002-05-08 St Microelectronics Srl Anstiegszeitsteuerung und Optimierung des Leistungsverbrauchs in einer Leistungsstufe
US6137329A (en) * 1998-01-27 2000-10-24 Quantum Corporation Load voltage slew-rate controller
US6559689B1 (en) * 2000-10-02 2003-05-06 Allegro Microsystems, Inc. Circuit providing a control voltage to a switch and including a capacitor
US6590439B1 (en) * 2000-10-13 2003-07-08 Maxim Integrated Products, Inc. High voltage integrated Miller capacitor feedback circuit
KR100524745B1 (ko) * 2003-02-25 2005-11-01 엘지전자 주식회사 주파수 위상 동기 장치 및 방법
DE102004018823B3 (de) * 2004-04-19 2005-06-30 Infineon Technologies Ag Schaltungsanordnung mit einem Leistungstransistor und einer Ansteuerschaltung für den Leistungstransistor
KR100574980B1 (ko) * 2004-04-26 2006-05-02 삼성전자주식회사 빠른 주파수 락을 위한 위상 동기 루프
US7570100B2 (en) * 2004-08-16 2009-08-04 Texas Instruments Incorporated Potential and rate adjust header switch circuitry reducing transient current
JP4176705B2 (ja) * 2004-12-02 2008-11-05 シャープ株式会社 Ｐｌｌ回路
US20060227478A1 (en) * 2005-04-11 2006-10-12 Linear Technology Corporation Inrush current control system with soft start circuit and method
US7365585B2 (en) * 2006-08-09 2008-04-29 Atmel Corporation Apparatus and method for charge pump slew rate control
CN101622814A (zh) * 2007-03-02 2010-01-06 Nxp股份有限公司 数据通信系统的快速上电

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050095992A1 (en) * 2002-02-07 2005-05-05 Thompson Ian V. Synthesiser
US20070153953A1 (en) * 2006-01-04 2007-07-05 Matthias Garzarolli Phase-Locked Loop
US20090146742A1 (en) * 2006-03-31 2009-06-11 Naoki Onishi PLL Apparatus

Also Published As

Publication number Publication date
US20110156775A1 (en) 2011-06-30
TW201123736A (en) 2011-07-01

Similar Documents

Publication Publication Date Title
US7719330B2 (en) Phase locked loop device and control method thereof
US8085098B2 (en) PLL circuit
KR100574980B1 (ko) 빠른 주파수 락을 위한 위상 동기 루프
KR100337998B1 (ko) 위상동기루프회로
US7046093B1 (en) Dynamic phase-locked loop circuits and methods of operation thereof
JP4623678B2 (ja) Ｐｌｌ回路
US9112507B2 (en) Phase-locked loop start up circuit
KR100712547B1 (ko) 복수의 주파수 영역에서 동작하는 위상 동기 루프
US9312867B2 (en) Phase lock loop device with correcting function of loop bandwidth and method thereof
JP2001358584A (ja) Ｆｒａｃｔｉｏｎａｌ−ＮＰＬＬ周波数シンセサイザの位相誤差除去方法及びＦｒａｃｔｉｏｎａｌ−ＮＰＬＬ周波数シンセサイザ
JP2011259331A (ja) Ｐｌｌ回路
KR20170120514A (ko) 신호 생성회로 및 신호 생성방법
WO2015136659A1 (ja) 位相同期ループ回路及び注入同期型分周器の周波数調整方法
TWI404341B (zh) 記憶控制電壓並鎖定頻率訊號之電路、鎖相迴路裝置與其控制方法
TWI722831B (zh) 振盪電路及自我啟動控制電路
JP2006180349A (ja) 位相同期ループ回路および半導体集積回路
CN102195640A (zh) 锁相回路装置与其控制方法
US7639091B2 (en) Device for generation of a reference frequency and corresponding electronic circuit
US9160352B1 (en) Phase-locked loop and method for controlling the same
JP2009302224A (ja) 半導体集積回路、温度変化検出方法
JP2009077308A (ja) 位相ロックループ回路
US20120313681A1 (en) Signal synchronizing systems
JP2885662B2 (ja) Ｐｌｌ回路
TW201836278A (zh) 相位控制振盪器
CN111628767B (zh) 初始控制电压产生电路