JP5033895B2 - 基準信号発振器 - Google Patents

基準信号発振器 Download PDF

Info

Publication number
JP5033895B2
JP5033895B2 JP2010083564A JP2010083564A JP5033895B2 JP 5033895 B2 JP5033895 B2 JP 5033895B2 JP 2010083564 A JP2010083564 A JP 2010083564A JP 2010083564 A JP2010083564 A JP 2010083564A JP 5033895 B2 JP5033895 B2 JP 5033895B2
Authority
JP
Japan
Prior art keywords
oscillator
metastable
frequency
high stability
stability
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010083564A
Other languages
English (en)
Other versions
JP2011217135A (ja
Inventor
直樹 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Priority to JP2010083564A priority Critical patent/JP5033895B2/ja
Priority to US13/065,187 priority patent/US8497740B2/en
Priority to CN201110083561.9A priority patent/CN102208897B/zh
Priority to BRPI1100922-5A priority patent/BRPI1100922A2/pt
Publication of JP2011217135A publication Critical patent/JP2011217135A/ja
Application granted granted Critical
Publication of JP5033895B2 publication Critical patent/JP5033895B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04FTIME-INTERVAL MEASURING
    • G04F5/00Apparatus for producing preselected time intervals for use as timing standards
    • G04F5/14Apparatus for producing preselected time intervals for use as timing standards using atomic clocks

Description

本発明は、基準信号を出力する基準信号発振器に関する。
無線通信システムの基地局においては、極めて周波数安定度の高い基準周波数信号が要求され、このためルビジウム発振器やセシウム発振器などの高額な発振器が用いられる。一方発振器の障害対策のためにこれらの発振器を二重化して冗長系構成としている。この種の発振器は長期の周波数安定度は優れているが、電源投入から周波数が安定するまでに長い時間がかかり、短期の周波数安定度は悪いことから、バックアップの発振器は電源を入れて発振させた状態で待機している。
しかしながらルビジウム発振器やセシウム発振器をバックアップとして使用すると、システムの価格が非常に高額になるという課題がある。
特許文献1には、周波数シンセサイザにおいてTCXOとOCXOとの両方を備え、これらを切り替えて基準信号として用いる技術が記載され、また特許文献2には、電圧制御型ディジタル温度補償水晶発振器とOCXOとを備え、これらを切り替えて基準信号として用いる技術が記載されているが、本発明を示唆する記載はない。
特開平8−56120号公報 特開2004−172686号公報
本発明はこのような事情の下になされたものであり、優れた長期安定度を有する高安定発振器を用いた基準信号発振器において、高安定発振器に短時間の障害が発生したときにおいても、継続して安定して基準信号を出力することができ、しかも価格を抑えることのできる技術を提供することを目的とする。
本発明は、高安定発振器と、
この高安定発振器に比べて長期間の周波数安定度が劣るが、前記高安定発振器に比べて前記長期間よりも短い短期間の周波数安定度が優れている、前記高安定発振器に対して冗長構成となる準安定発振器と、
前記高安定発振器の異常を検出する異常検出部と、
前記高安定発振器の出力周波数及び前記準安定発振器の出力周波数を夫々f1及びf2、高安定発振器の重み付けの比率をA(0≦A≦1)とすると、A・f1+(1−A)・f2の演算を行って演算結果を発振装置の出力周波数として出力する周波数演算部と、
前記異常検出部により高安定発振器の異常が検出された時点からの経過時間に伴ってAの値が0から1まで段階的に増加するように前記経過時間と前記Aの値との対応関係を設定する重み付け設定部と、
前記高安定発振器の出力信号の位相を前記準安定発振器の出力信号の位相と同期させるための第1の位相同期部と、
前記準安定発振器が待機中に当該準安定発振器の出力信号の位相を前記高安定発振器の出力信号の位相と同期させるための第2の位相同期部と、
前記高安定発振器の異常が検出されたときには、前記準安定発振器を自走させ、前記高安定発振器の異常が解消されたときには、前記高安定発振器の出力信号の位相を前記準安定発振器の出力信号の位相と一旦同期させ、その後に自走させるように制御信号を出力する制御部と、を備えたことを特徴とする基準信号発振器である。
他の発明は、高安定発振器と、
この高安定発振器に比べて長期間の周波数安定度が劣るが、前記高安定発振器に比べて前記長期間よりも短い短期間の周波数安定度が優れている、前記高安定発振器に対して冗長構成となる準安定発振器と、
前記高安定発振器の異常を検出する異常検出部と、
前記高安定発振器の出力周波数及び前記準安定発振器の出力周波数を夫々f1及びf2、高安定発振器の重み付けの比率をA(0≦A≦1)とすると、A・f1+(1−A)・f2の演算を行って演算結果を発振装置の出力周波数として出力する周波数演算部と、
前記異常検出部により高安定発振器の異常が検出された時点からの経過時間と前記Aの値との対応関係を設定する重み付け設定部と、を備え、
前記準安定発振器は、第1の準安定発振器と第2の準安定発振器とを含み、
第1の準安定発振器に異常が発生したときには、前記周波数演算部に接続されている準安定発振器を第1の準安定発振器から第2の準安定発振器に切り替えるように構成され、
Aの値は、前記経過時間に伴って0から1まで段階的に増加することを特徴とする基準信号発振器である。
本発明の具体的態様として例を挙げる。
前記高安定発振器は、ルビジウム発振器またはセシウム発振器であり、前記準安定発振器は、恒温槽制御水晶発振器である。



本発明は、優れた長期安定度を有する高安定発振器を用いた基準信号発振器において、高安定発振器に比べて長期間の周波数安定度が劣るが、短期間の周波数安定度が高い準安定発振器をバックアップとして用いている。そして高安定発振器が復帰したときにすぐに高安定発振器に切り替えるのではなく、高安定発振器の異常発生時からの時間の経過と共に段階的に準安定発振器の使用の重み付け(利用比率)を小さくするようにしている。高安定発振器は電源投入直後は周波数安定度が悪く、一方準安定発振器は、短期間は周波数安定度が優れていることから、このように重み付けをすることにより、優れた周波数安定度が期待できる。
本発明の基準信号発振器の実施の形態の構成を示すブロック図である。 前記基準信号発振器に用いられる周波数混合部の詳細を示す構成図である。 前記基準信号発振器に用いられる高安定発振器及び準安定発振器における周波数安定度を示す特性図である。 前記基準信号発振器に用いられる高安定発振器及び準安定発振器の各周波数を重み付けをして混合した場合の周波数の安定度の一例を示す特性図である。 前記基準信号発振器に用いられる高安定発振器及び準安定発振器の各周波数を重み付けをして混合した場合の周波数の安定度の他の例を示す特性図である。 本発明の基準信号発振器の実施の形態の動作フローを示すフローチャートである。 本発明の基準信号発振器の他の実施の形態の構成を示すブロック図である。
図1に示す基準信号発振器は、高安定発振器1と準安定発振器2とを備えている。高安定発振器1は、例えばルビジウム発振器またはセシウム発振器などが用いられ、準安定発振器2は、例えば恒温槽制御水晶発振器(以下「OCXO」という)が用いられる。既述のようにOCXOは、前記高安定発振器1に比べて長期間の周波数安定度が劣るが、前記長期間よりも短い短期間の周波数安定度が優れた特性を有する。一方発振器は電源投入直後の周波数安定度が悪く、このため高安定発振器1においても例えば電源投入後の数分間程度においては、周波数安定度はOCXOの周波数安定度よりも劣る。なお、高安定発振器1における電源投入直後の周波数安定度は同じ機種であっても製品により多少のばらつきはある。
高安定発振器1は、例えば基地局の電源系統から電力が供給されるが、準安定発振器2は、基地局の電源系統とは別の予備電源、例えば予備のバッテリーから電力が供給される。
12は高安定発振器1から出力される周波数信号のレベルを検出するレベル検出部、13は当該周波数信号の周波数を検出する周波数検出部であり、これら検出部12、13からの検出値は夫々A/D(アナログ/ディジタル)変換器12a及び13aを介して例えばコンピュータからなる制御部3に取り込まれる。制御部3のプログラム格納部31に格納されているプログラム32は、後述の図6のフローを実行するようにステップが組まれている。そしてこのプログラム32の一部のステップは、レベル検出部12にて検出されたレベル検出値が設定範囲にあるか否かを判断すると共に、周波数検出部13にて検出された周波数検出値が設定範囲にあるか否かを判断する。そして少なくともいずれか一方の検出値が設定範囲から外れていると判断したときには、高安定発振器1に異常が発生したと判断する。この例では、レベル検出部12、周波数検出部13及びプログラム31における検出値の判断ステップの部分は、高安定発振器1の異常を検出する異常検出部に相当する。
各発振器1、2の後段には、これら発振器1、2の出力信号を重み付けして加算(混合)するための周波数演算部4が設けられている。この周波数演算部4は、高安定発振器1の出力周波数及び準安定発振器2の出力周波数を夫々f1及びf2、高安定発振器1の重み付けの比率をA(0≦A≦1)とすると、A・f1+(1−A)・f2の演算を行って演算結果を基準信号発振器の出力周波数として出力する機能を有する。なお「重み付けの比率」を以下では「重み付け係数」と呼ぶことにする。
図2は周波数演算部4の一例を示す構成図である。高安定発振器1からの周波数信号の周波数は周波数カウンタ40によりカウントされ、そのカウント値f1に対して掛け算部41、42にて位相係数2π、ウエイト係数Aが順次掛け算される。そして2π・f1・Aの値がテーブル変換部43、44により夫々sin(2π・f1・A)及びcos(2π・f1・A)に変換されてディジタル値として出力される。
一方、準安定発振器2からの周波数信号の周波数掛け算部は周波数カウンタ50によりカウントされ、そのカウント値f2に対して51、52にて位相係数2π、ウエイト係数B=(1−A)が順次掛け算される。そして2π・f2・Bの値がテーブル変換部53、54により夫々cos(2π・f2・B)及びsin(2π・f2・B)に変換されてディジタル値として出力される。そしてsin(2π・f1・A)とcos(2π・f2・B)とが掛け算部61にて掛け算されると共にcos(2π・f1・A)とsin(2π・f2・B)とが掛け算部62にて掛け算される。次いでこれら掛け算値が加算部63にて加算され、結果としてsin(2π・f1・A+2π・f2・B)とが得られる。このディジタル値をD/A変換部64にてD/A変換する。こうして高安定発振器1の出力周波数をAで重み付けし、準安定発振器2の出力周波数をBで重み付けした周波数の周波数信号が基準信号として基準信号発振器から出力されることになる。
重み付け係数A、B=(1−A)は、例えば図4の上段に記載したように高安定発振器1の異常が検出された後の経過時間と対応付けて設定され、この重み付けテーブル400は制御部3のメモリ33に記憶されている。図4から分かるように、この重み付けテーブル400は、高安定発振器1の異常検出時からしばらくの間は重み付け係数Aを0%(重み付け係数Bを100%)に設定している。これは高安定発振器1が異常であることから、最初は準安定発振器2に100%頼る必要があることに基づく。そしてある時間が経過すると、図4の例では100秒が経過した後は、経過時間と共に段階的に高安定発振器1の重み付けを高く(準安定発振器2の重み付けを低く)し、やがて高安定発振器1の重み付けを100%として当該高安定発振器1だけの信号を基準周波数信号として使用するようにしている。なお、高安定発振器1の障害は短期を想定していることから、図5の例では100秒以内で異常状態が解消されることを想定している。
ここで重み付けテーブル400と、高安定発振器1及び準安定発振器2の各周波数安定性と、周波数演算部4の出力との関係について記載する。図3は縦軸に周波数安定度をとり、横軸に平均時間をとっている。このグラフの縦軸の意味について説明する。ある時間(例えば10秒)を設定し、この設定時間内において所定の間隔で周波数をサンプリングして得られた周波数の平均値をf、設定周波数をf、fとfとの差分をΔfとし、Δf/fを求める。そして前記設定時間の計測開始時間を順次ずらしてΔf/fの移動平均を求めた値が縦軸の値である。また横軸は設定時間の値であり、平均時間として表示してある。図3のグラフは、発振器や原子時計の安定度を示すパラメータであるアラン分散(Allan Variance)と同等であるということができ、縦軸はσ(偏差の二乗の平均値の平方根)と同等である。
図3の鎖線(1)は高安定発振器1の周波数安定度を示し、同図の点線(2)は準安定発振器2の周波数安定度を示している。図3の特性図は一例を示したに過ぎず、実際には同じ種類の製品であっても、個々の特性が多少は異なる。
この図3の特性に対して、図4の上段のテーブル400に記載した重み付けを行うと、図4の下段の実線(3)に示す特性となる。この場合は、高安定発振器1が復帰するまでの時間として100秒未満の時間を見込んでいる。つまり高安定発振器1に障害が発生してから復帰するまで(異常が解消されるまで)の時間は高々99秒であろうと見込んでいる。経過時間が100秒を過ぎるまでは、準安定発振器2の重み付けが100%なので、周波数安定度は準安定発振器2に支配される。つまり、経過時間が100秒を過ぎるまでは、高安定発振器1は利用
されていないので、100秒未満の周波数安定度というものが存在しないので、基準信号発振器の周波数安定度としては、準安定発振器2の周波数安定度として示されることになる。その後はテーブル400に記載された重み付け処理が実行されるので、周波数安定度は、徐々に高安定発振器1の支配度が大きくなり、やがて高安定発振器1の重み付けが100%になって、高安定発振器1に支配されることになる。図4の横軸は平均時間をとっているが、周波数安定度を評価するにあたっては、平均時間を高安定発振器1の異常検出時からの経過時間と見立てて、周波数安定度が変わっていく様子として捉えることができる。
各発振器1、2の周波数安定度の経過特性は概ねは把握されているが、正確には個々で異なり、また高安定発振器1が異常となってから復帰するまでの時間は、100秒未満で想定してはいるが、毎回の異常時に対して一律ではない。このため予め各発振器1、2の周波数安定度の概ねの経過特性に基づいて、高安定発振器1が0.1秒後に復帰した場合のみならず、100秒に近い時点で復帰した場合(電源が投入されてまだ間もない時点)においても極端に周波数安定度が悪くなる事態を避けるように重み付け係数A及びBを決め、準安定発振器2から高安定発振器1への支配を徐々に移すようにしている。
なお、図3の特性に対して、図5の上段のテーブル400に記載した重み付けを行うと、図5の下段の実線(3)に示す特性となる。この場合には、高安定発振器1が復帰する時点を、異常検出時から1200秒(20分)未満であると見込んだシステムの例である。図4及び図5の重み付けテーブルは、一例であり、実際には使用する高安定発振器1及び準安定発振器2の周波数安定度を把握した上で適切なテーブルとして作成されることになる。
図1に戻って、重み付けテーブル400は、既述のようにメモリ33に記憶されているが、入力部34によりこのテーブル400を表示部35に表示させ、入力部34により重み付けテーブル400における異常後経過時間、重み付け係数A、重み付け係数Bの値を自由に設定できるようになっている。従って重み付けテーブル400は、例えば図4の上段に示すテーブルや図5の上段に示すテーブルなどに設定することができる。重み付けテーブル400にて設定された重み付け係数A及びBは制御部3のプログラム32により読み出され、読み出された係数が夫々D/A変換器14、24を介して周波数演算部4に送られる。この例では、重み付けテーブル400及びプログラム32の一部は、重み付け設定部を構成している。なお制御部3において、36はCPU、37はバスである。
高安定発振器1に関連して位相同期回路15が設けられている。この位相同期回路15は、高安定発振器1の異常が解消したときに、高安定発振器1の出力を準安定発振器2の周波数信号に同期させるためのものである。高安定発振器1の異常が解消されたときとは、瞬時停電が復帰した場合の他、高安定発振器1に不具合(出力レベルや周波数の異常)が生じて一時的に電源を切り、その後復帰した場合なども含まれる。高安定発振器1は位相同期回路15により一旦準安定発振器2に同期させられるが、例えば数分後には同期を解消して自走運転される。高安定発振器1の出力を準安定発振器2に同期させその後自走する動作の一連のタイミングは、例えば高安定発振器1の重み付けが0%のうちに行われる。
また準安定発振器2に関連して位相同期回路25が設けられている。この位相同期回路25は、準安定発振器2が待機中に高安定発振器1の周波数信号と同期させられるためのものであり、高安定発振器1の異常が検出されたときには同期が解消され、準安定発振器2は自走することになる。位相同期回路15、25におけるこうした一連の動作は、プログラム32に基づき制御部3にて生成された制御信号により実施される。
22は準安定発振器2の周波数信号のレベルを検出するレベル検出部、23は準安定発振器2の周波数信号の周波数を検出する周波数検出部、26は準安定発振器2であるOCXOの恒温槽の温度を検出する温度検出部である。これら検出部の検出値は夫々A/D変換部22a、23a、26aを介して制御部3に取り込まれ、制御部3はこれら各検出値に対して予め設定した設定範囲内に収まっているか否かを判断し、いずれか一つでも設定範囲から外れていれば、準安定発振器2が異常であると判断してアラームを出力する。この判断は例えば制御部3内のプログラムにより行ってもよいし、あるいはハードウエアにより行ってもよい。この実施形態では、高安定発振器1が正常時において、準安定発振器2に異常が生じた場合には当該準安定発振器2を交換あるいは修理する。
次に上述実施の形態の作用について述べる。図6は、基準信号発振器の動作フローを示し、制御部3のプログラム32は、準安定発振器2が待機中にあるときには、位相同期回路25に制御信号を出力し、準安定発振器2を高安定発振器1の周波数信号に同期させるようにしている(ステップS1)。そして高安定発振器1が異常か否かを監視している(ステップS2)。この監視は、レベル検出部12及び周波数検出部13の各検出値に基づいて行われる。そしてこれら検出値の少なくとも一方が設定範囲から外れると異常であると判断し、重み付けの制御を開始する(ステップS3)。この重み付け制御とは、高安定発振器1が異常であると判断された時点からタイマーをセットし、メモリ33内の重み付けテーブル400を参照して、このタイマーの経過時間に対応する重み付け係数A、Bを読み出し、周波数演算部4に出力する制御である。また準安定発振器2を高安定発振器1の同期から切り離して、準安定発振器2を自走させる(ステップS4)。
重み付けの制御を開始することにより、高安定発振器1の出力周波数と準安定発振器2の出力周波数とが、経過時間に応じた重み付けにより混合されて基準周波数信号として出力される。先ず初期は準安定発振器2の重み付け係数Bが100%であり、当該準安定発振器2の優れた短期安定度が活用される。一方、プログラム32は高安定発振器1の障害が復帰したか否か(異常が解消したか否か)を判断し(ステップS5)、復帰していれば高安定発振器1の出力を一旦準安定発振器2の周波数信号に同期させ、その後高安定発振器1を自走させる。
ここで高安定発振器1に異常が起こったとき、例えば停電であれば停電が解消されたときに自動的に電源が投入されるが、例えば高安定発振器1に不具合が生じているときには、例えば図示しないスイッチ部により電源が遮断され、不具合が解消されたときにスイッチ部により電源が投入される。従っていずれの場合にも高安定発振器1に異常が起こったときには、電源が遮断され、異常が解消されたときには電源が投入されることになる。
準安定発振器2の重み付け係数Bは段階的に小さくなり(高安定発振器1の重み付け係数Aが段階的に大きくなり)、準安定発振器2の短期安定度の寄与度を小さくして、高安定発振器1の長期安定度の寄与の程度を大きくしていく。このようにすることで、高安定発振器1の復帰時点が想定された範囲内においてまちまちであっても、両発振器1の長所が生かされて周波数安定度の高い基準周波数信号が生成される。そしてプログラム32は、タイマーによる経過時間に応じてテーブル400を参照し、準安定発振器2の重み付け係数Bが0%になったか否かを判断し(ステップS7)、0%になったときには、ステップS1に戻って準安定発振器2の出力が高安定発振器1の周波数信号に同期することとなる。
一方高安定発振器1の障害が復帰しないときは、ステップS8にて、準安定発振器2の重み付けが100%よりも低くなったか否かの判断がされ、100%よりも低くなったときには、つまり障害が復帰しない高安定発振器1が活用されようとしたときには、アラームが発生する(ステップS9)。つまり、この実施の形態は、高安定発振器1が例えば100秒以内に復帰することを想定しているが、準安定発振器2の重み付け係数Bが100%よりも低くなっても未だ高安定発振器1が復帰しない場合には、システムの異常事態と判断してアラーム38が動作し、高安定発振器1の交換または修理を行う必要がある。
上述の実施の形態によれば、優れた長期安定度を有する高安定発振器と、この高安定発振器に比べて長期間の周波数安定度が劣るが、短期間の周波数安定度が高いOCXOである準安定発振器2をバックアップとして用いている。そして高安定発振器1が復帰したときにすぐに高安定発振器1に切り替えるのではなく、高安定発振器1の異常発生時からの時間の経過と共に段階的に準安定発振器2の使用の重み付け(利用比率)を小さくするようにしている。
従って準安定発振器2に切り替えた初期は、周波数の短期安定度の優秀性を活用し、徐々にこの活用度を小さくしつつ高安定発振器1における周波数の長期安定度の優秀性の活用度を大きくしている。従って高安定発振器1の復帰時点(解消時点)が想定している範囲内においてはどのタイミングであっても周波数が極端に不安定になることを回避し、結果として周波数が安定したシステムを構築できる。
この手法は高安定発振器1の異常が短期で解消することを前提としているが、解消時点はまちまちであり、しかも高安定発振器1と準安定発振器2とについての周波数安定特性も多少のばらつきがあることから、準安定発振器の重み付けを段階的に小さくすること(高安定発振器の重み付けを段階的に大きくすること)により、復帰時点(解消時点)がどのタイミングであっても周波数が極端に不安定になることを回避し、結果として周波数が安定したシステムを構築できる。
図7は本発明の他の実施の形態を示す図である。この実施の形態が図1の実施の形態と異なる構成は、次のとおりである。
a. 準安定発振器をもう1台追加して冗長化させ、位相同期回路25から出力される準安定発振器の制御電圧の供給路をスイッチ部20を介して分岐し、各分岐路に夫々第1の準安定発振器2及び第2の準安定発振器2´を接続したこと。
b. 第1の準安定発振器2及び第2の準安定発振器2´の各出力端を選択するための、前記スイッチ部20と同期するスイッチ部21を設け、このスイッチ部20の切り替えにより、第1の準安定発振器2及び第2の準安定発振器2の出力信号を有効にしたこと。
c. 第2の準安定発振器2´に関しても、第1の準安定発振器2と同様に例えば予備電源から電力が供給されること。
d. 第2の準安定発振器2´に関しても恒温槽の温度を検出する温度検出部26´を設け、温度検出値をA/D変換器26´aを介して制御部3に入力する。
e. スイッチ部20を第1の準安定発振器2側に切り替えておき、先の実施の形態と同様の運転を行うが、第1の準安定発振器2に異常が起こったとき、即ち周波数信号のレベル及び周波数並びに温度検出値の少なくとも一つが設定範囲から外れたときに制御部3からの指示によりスイッチ部20及び21を第2の準安定発振器2´側に切り替える。
f. 第1の準安定発振器2から第2の準安定発振器2´に切り替わった後も、第1の準安定発振器2にて設定されていた重み付けテーブルをそのまま引き継いで重み付けの制御が行われる。
このような実施の形態によれば、第1の準安定発振器2に異常が生じても、第2の準安定発振器2´を使用できるので、より一層信頼性の高いシステムを構築できる。この場合、図示しない位相同期回路を更に設け、第1の準安定発振器2が選択されているときに(スイッチ部20、21が切り替わっているときに)当該位相同期回路により第2の準安定発振器2´の出力を第1の準安定発振器2の周波数信号に同期させておくようにすれば、高安定発振器1に異常が生じて重み付け制御が開始されている状態で第1の準安定発振器2に異常が生じた場合に、第2の準安定発振器2´に切り替えて使用できるので、より一層信頼性の高いシステムを構築できる。
1 高安定発振器
11 スイッチ部(第1の電源投入部)
12 レベル検出部
13 周波数検出部
2 準安定発振器
21 スイッチ部(第2の電源投入部)
3 制御部
31 プログラム
4 周波数演算部
400 重み付けテーブル

Claims (3)

  1. 高安定発振器と、
    この高安定発振器に比べて長期間の周波数安定度が劣るが、前記高安定発振器に比べて前記長期間よりも短い短期間の周波数安定度が優れている、前記高安定発振器に対して冗長構成となる準安定発振器と、
    前記高安定発振器の異常を検出する異常検出部と、
    前記高安定発振器の出力周波数及び前記準安定発振器の出力周波数を夫々f1及びf2、高安定発振器の重み付けの比率をA(0≦A≦1)とすると、A・f1+(1−A)・f2の演算を行って演算結果を発振装置の出力周波数として出力する周波数演算部と、
    前記異常検出部により高安定発振器の異常が検出された時点からの経過時間に伴ってAの値が0から1まで段階的に増加するように前記経過時間と前記Aの値との対応関係を設定する重み付け設定部と、
    前記高安定発振器の出力信号の位相を前記準安定発振器の出力信号の位相と同期させるための第1の位相同期部と、
    前記準安定発振器が待機中に当該準安定発振器の出力信号の位相を前記高安定発振器の出力信号の位相と同期させるための第2の位相同期部と、
    前記高安定発振器の異常が検出されたときには、前記準安定発振器を自走させ、前記高安定発振器の異常が解消されたときには、前記高安定発振器の出力信号の位相を前記準安定発振器の出力信号の位相と一旦同期させ、その後に自走させるように制御信号を出力する制御部と、を備えたことを特徴とする基準信号発振器。
  2. 前記高安定発振器は、ルビジウム発振器またはセシウム発振器であり、前記準安定発振器は、恒温槽制御水晶発振器であることを特徴とする請求項1記載の基準信号発振器。
  3. 高安定発振器と、
    この高安定発振器に比べて長期間の周波数安定度が劣るが、前記高安定発振器に比べて前記長期間よりも短い短期間の周波数安定度が優れている、前記高安定発振器に対して冗長構成となる準安定発振器と、
    前記高安定発振器の異常を検出する異常検出部と、
    前記高安定発振器の出力周波数及び前記準安定発振器の出力周波数を夫々f1及びf2、高安定発振器の重み付けの比率をA(0≦A≦1)とすると、A・f1+(1−A)・f2の演算を行って演算結果を発振装置の出力周波数として出力する周波数演算部と、
    前記異常検出部により高安定発振器の異常が検出された時点からの経過時間と前記Aの値との対応関係を設定する重み付け設定部と、を備え、
    前記準安定発振器は、第1の準安定発振器と第2の準安定発振器とを含み、
    第1の準安定発振器に異常が発生したときには、前記周波数演算部に接続されている準安定発振器を第1の準安定発振器から第2の準安定発振器に切り替えるように構成され、
    Aの値は、前記経過時間に伴って0から1まで段階的に増加することを特徴とする基準信号発振器。
JP2010083564A 2010-03-31 2010-03-31 基準信号発振器 Active JP5033895B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010083564A JP5033895B2 (ja) 2010-03-31 2010-03-31 基準信号発振器
US13/065,187 US8497740B2 (en) 2010-03-31 2011-03-16 Reference signal oscillator
CN201110083561.9A CN102208897B (zh) 2010-03-31 2011-03-31 基准信号振荡器
BRPI1100922-5A BRPI1100922A2 (pt) 2010-03-31 2011-03-31 Oscilador de sinal de referência

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010083564A JP5033895B2 (ja) 2010-03-31 2010-03-31 基準信号発振器

Publications (2)

Publication Number Publication Date
JP2011217135A JP2011217135A (ja) 2011-10-27
JP5033895B2 true JP5033895B2 (ja) 2012-09-26

Family

ID=44697585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010083564A Active JP5033895B2 (ja) 2010-03-31 2010-03-31 基準信号発振器

Country Status (4)

Country Link
US (1) US8497740B2 (ja)
JP (1) JP5033895B2 (ja)
CN (1) CN102208897B (ja)
BR (1) BRPI1100922A2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6127573B2 (ja) * 2013-02-21 2017-05-17 セイコーエプソン株式会社 発振装置および電子機器
KR20160037656A (ko) * 2014-09-29 2016-04-06 삼성전자주식회사 에러 검출기 및 발진기의 에러 검출 방법
CN109474272A (zh) * 2017-09-07 2019-03-15 江汉大学 一种带同步信号输出的时域频率信号源

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS575823B2 (ja) * 1974-01-30 1982-02-02
JPS53146560A (en) * 1977-05-26 1978-12-20 Pioneer Electronic Corp Oscillator
US4443116A (en) * 1981-01-09 1984-04-17 Citizen Watch Company Limited Electronic timepiece
JPS59194519A (ja) * 1983-04-19 1984-11-05 Toyo Commun Equip Co Ltd 基準周波数発生方式
JPH0638642B2 (ja) * 1986-07-31 1994-05-18 日本放送協会 映像合成方法
JP2785831B2 (ja) * 1989-02-15 1998-08-13 富士通株式会社 電圧制御発振器
JP2956810B2 (ja) * 1992-10-14 1999-10-04 三菱電機株式会社 発振器同期切替装置
JP3010961B2 (ja) * 1993-03-09 2000-02-21 株式会社富士通ゼネラル Pll回路
JPH0856120A (ja) * 1994-08-10 1996-02-27 Yaesu Musen Co Ltd 基準発振器回路
JPH08317564A (ja) * 1995-05-18 1996-11-29 Toshiba Corp 交直変換器の制御装置
JPH10290158A (ja) * 1997-04-15 1998-10-27 Saitama Nippon Denki Kk 二重化位相同期装置
JP2002135235A (ja) * 2000-10-18 2002-05-10 Matsushita Electric Ind Co Ltd シンボル同期回路及びシンボル同期方法
JP2004172686A (ja) 2002-11-18 2004-06-17 Nec Engineering Ltd 基準信号発生器
JP2005043289A (ja) * 2003-07-24 2005-02-17 Nec Engineering Ltd 深度検出回路
JP2006033747A (ja) * 2004-07-21 2006-02-02 Fujitsu Ltd 基準周波数発生装置
JP4880014B2 (ja) 2009-08-07 2012-02-22 日本電波工業株式会社 周波数シンセサイザ

Also Published As

Publication number Publication date
CN102208897A (zh) 2011-10-05
US8497740B2 (en) 2013-07-30
US20110241785A1 (en) 2011-10-06
CN102208897B (zh) 2014-03-19
BRPI1100922A2 (pt) 2014-02-25
JP2011217135A (ja) 2011-10-27

Similar Documents

Publication Publication Date Title
TWI489782B (zh) 相位校正裝置及相位校正方法
JP2019009781A (ja) クロック同期および周波数変換のための装置および方法
JP3619466B2 (ja) 半導体装置
JP5033895B2 (ja) 基準信号発振器
US9979406B2 (en) High-reliability holdover method and topologies
JP6133986B2 (ja) システム・クロックを発生させるためのシステム、および温度勾配検出システム
JP5688905B2 (ja) 基準周波数発生装置
JP2012242190A (ja) 基準信号発生装置及び基準信号発生方法
CN101132247A (zh) 一种实现主备时钟相位对齐的方法及其装置
US7656215B2 (en) Clock generator circuit, clock selector circuit, and semiconductor integrated circuit
JP5573867B2 (ja) クロック位相同期化装置およびクロック位相同期化方法
JP5272210B2 (ja) クロック供給装置
JP5896879B2 (ja) 電源装置及び同期投入装置
TW201123205A (en) Semiconductor device and method for operating the same
KR101022414B1 (ko) 주파수 차이 검출 기반 고정 상태 검출기 및 이를 포함하는위상동기루프 회로
JP5270524B2 (ja) クロック位相同期回路
JP2000269949A (ja) 位相同期制御装置
US20100123492A1 (en) Control apparatus and clock synchronizing method
JP2009212995A (ja) 位相同期発振回路
CN114527635A (zh) 双铷钟热备份工作方法、系统、存储介质及电子装置
JP3446725B2 (ja) クロック供給装置およびクロック供給方法
JP2004247820A (ja) 周波数逓倍装置
JP2013131953A (ja) クロック回路
Aimin et al. Research on modification of H-maser drift
JP2002084185A (ja) 電子装置、同期クロック供給装置及び同期クロック供給方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120702

R150 Certificate of patent or registration of utility model

Ref document number: 5033895

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250