JP2956810B2 - 発振器同期切替装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、スペクトル拡散通
信，暗号符合化通信，移動無線の基地局等において、２
つの主発振器の出力信号を切り替えて出力する際に、２
つの出力信号間での位相とびを抑える発振器同期切替装
置に関するものである。

【０００２】

【従来の技術】図６は従来の発振器同期切替装置を示す
ブロック図であり、図において、１ａ，１ｂは主発振
器、２ａ，２ｂは主発振器１ａ，１ｂを接，断するゲー
ト回路、３はゲート回路２ａ，２ｂを制御する切替制御
回路、４はゲート回路２ａ，２ｂの出力周波数を分周す
る分周回路である。

【０００３】次に動作について説明する。まず、主発振
器１ａ，１ｂは所要周波数のＮ倍で発振しており、その
出力信号はゲート回路２ａ，２ｂによってどちらかの出
力信号が分周回路４へ出力され、ここで、Ｎ分周されて
所要周波数の信号が出力される。

【０００４】この場合において、切替信号が切替制御回
路３に入力されると、この切替制御回路３はゲート回路
２ａ，２ｂに対して切替制御信号を出力し、主発振器１
ａ，１ｂのいずれかの出力信号を選択して出力させる。
また、この切替時に、主発振器１ａ，１ｂの各出力周波
数および位相が異なるため、位相とびが発生するが、分
周器４によりＮ分周されるため、結果的に位相とびは１
／Ｎに軽減されて切り替わる。

【０００５】

【発明が解決しようとする課題】従来の発振器同期切替
装置は以上のように構成されているので、上記分周器４
による出力信号の分周によって主発振器切替時の位相と
びはある程度軽減されるが、その位相とびは依然として
発生することとなり、これが原因で下位回路に同期はず
れが生じるなどの問題点があった。

【０００６】請求項１の発明は第１の主発振器および第
２の主発振器の一方の出力信号が断のとき、他方の待機
側出力信号を切替出力可能にし、かつ無瞬断切替を実現
できる発振器同期切替装置を得ることを目的とする。

【０００７】請求項２の発明は切替時に生じる第１の発
振器および第２の発振器の各出力信号の位相ずれを、よ
り縮小できる発振器同期切替装置を得ることを目的とす
る。

【０００８】

【課題を解決するための手段】請求項１の発明に係る発
振器同期切替装置は、第１の出力断検出回路または第２
の出力断検出回路による出力信号の各断検出時に、第２
のブロックの第２の切替制御回路および第１のブロック
の第１の切替制御回路に、それぞれ第２のゲート回路ま
たは第１のゲート回路による出力または出力阻止を制御
させるとともに、第２の信号保持器から第２の可変移相
器または第１の信号保持器から第１の可変移相器への出
力をそれぞれ制御させ、かつ第１のブロックの第１の遅
延回路および第２のブロックの第２の遅延回路に、上記
第１の主発振器および第２の主発振器の出力信号を、前
記第１のブロックの第１の出力断検出回路および第２の
ブロックの第２の出力断検出回路の断検出時間以上に遅
延させ、前記第１のブロックの第１のゲート回路および
第２のブロックの第２のゲート回路の一方が出力断とな
る前に他方が出力するように制御するようにしたもので
ある。

【０００９】請求項２の発明に係る発振器同期切替装置
は、第１の可変移相器および第２の可変移相器の出力信
号を出力または出力阻止する第１のゲート回路および第
２のゲート回路と、外部からの切替信号を受けて、上記
第１のゲート回路および第２のゲート回路による出力ま
たは出力阻止を制御するとともに、信号保持器から第１
の可変移相器または第２の可変移相器への出力を制御す
る切替制御回路とを設けて、分周回路に、上記第１のゲ
ート回路または第２のゲート回路の出力信号を分周させ
るようにしたものである。

【００１０】

【作用】請求項１の発明における発振器同期切替装置
は、独立した２つのブロック内の各主発振器の一方の出
力断を検出して、他方の待機側に出力信号を出力させ、
かつ遅延回路を用いることによりブロック相互間で無瞬
断切替を実現可能にする。

【００１１】請求項２の発明における発振器同期切替装
置は、切替出力された各主発振器からの出力信号の周波
数を分周回路で分周することで、各出力信号の位相ずれ
をより縮小可能にする。

【００１２】

【実施例】実施例１． 以下、この発明の一実施例を図について説明する。図１
において、１ａ，１ｂは第１および第２の主発振器、５
ａ，５ｂは第１および第２の主発振器１ａ，１ｂの出力
位相を制御する第１および第２の可変移相器、６ａ，６
ｂは両主発振器の出力位相差を検出する位相検波器とし
ての第１および第２の位相検波器、７ａ，７ｂは第１お
よび第２の可変移相器５ａ，５ｂを制御する第１および
第２の位相検波器６ａ，６ｂの出力信号を保持する信号
保持器としての第１および第２の信号保持器である。

【００１３】なお、上記第１，第２の可変移相器５ａ，
５ｂは例えば図２に示すように、Ｔ／４，Ｔ／２，３Ｔ
／４，Ｔのように１／４周期ずつずれた位相信号を出力
する遅延回路２１と、この遅延回路２１が出力する４つ
の遅延出力のいずれかを、信号保持器７ａや７ｂの出力
によって選択するセレクタ２２とから構成されている。

【００１４】また、上記信号保持器７ａ，７ｂは位相検
波器６ａや６ｂの出力値をディジタル変換するアナログ
／ディジタル変換器２３と、このアナログ／ディジタル
変換器２３の出力値にもとづき、上記４つの位相信号の
いずれかを選択出力させる安定化した制御信号を上記セ
レクタ２２へ入力するフリップ・フロップ２４とから構
成されている。

【００１５】８ａ，８ｂは第１および第２の可変移相器
５ａ，５ｂの出力信号を通過させるか、ハイインピーダ
ンス状態にて阻止する第１および第２のゲート回路、９
は第１および第２のゲート回路８ａ，８ｂ、および第１
および第２の信号保持器７ａ，７ｂを制御する切替制御
回路、１０は各ゲート回路８ａ，８ｂの出力のハイイン
ピーダンス状態をロジック｀Ｈ´レベルとするプルアッ
プ回路である。なお、第１および第２の主発振器１ａ，
１ｂの発振周波数，位相は同期していない。

【００１６】次に動作について、図３のタイミングチャ
ートを見ながら説明する。ここでは、第１の主発振器１
ａから第２の主発振器１ｂに信号出力を切り替えるケー
スについて説明する。なお、逆の場合も全く同様の動作
となる。

【００１７】まず、第１の主発振器１ａの出力信号は、
第１の可変移相器５ａに入力されるが、第１の主発振器
１ａが選択されている場合、信号保持器７ａは第１の可
変移相器５ａの制御信号を保持したままで、第１の主発
振器１ａの出力信号位相は制御されずに出力され、第１
のゲート回路８ａは第１の可変移相器５ａの出力信号を
通過させ、外部へ出力する。

【００１８】一方、第２の主発振器１ｂ側は待機状態に
あり、第２の位相検波器６ｂによって第１の主発振器１
ａ側の位相と自位相とを比較し、誤差信号を第２の信号
保持器７ｂに送出し、第２の信号保持器７ｂは誤差信号
を第２の可変移相器５ｂへ送出する。

【００１９】このため、第２の可変移相器５ｂの出力は
第１の可変移相器５ａの出力位相と一致するように制御
される。なお、このとき、第２の可変移相器５ｂの出力
信号は第２のゲート回路８ｂによって出力が禁止（ハイ
インピーダンス状態）されている。

【００２０】次に、図３に示すような切替信号Ｃが入力
されると、切替制御回路９は第１の可変移相器５ａの出
力が｀Ｈ´レベルの時に、第１および第２のゲート回路
８ａ，８ｂおよび第１および第２の信号保持器７ａ，７
ｂに切替信号Ａ，Ｂを出力する。このため、第１のゲー
ト回路８ａの出力をハイインピーダンス状態とし、第２
のゲート回路８ｂには信号を通過させる。

【００２１】また、このとき、第１の信号保持器７ａは
第１の可変移相器５ａへ誤差信号を出力し、第１の可変
移相器５ａは第２の可変移相器５ｂの出力位相と一致す
るように制御するように制御され、第２の信号保持器７
ｂは第２の可変移相器５ｂの制御信号を保持し、第２の
可変移相器５ｂの出力位相が固定される。

【００２２】この場合において、図２に示すような第
１，第２の可変移相器５ａ，５ｂを構成する遅延回路２
１は、第１，第２の各主発振器１ａ，１ｂの出力信号を
１／４周期ずらした４つの位相信号として出力端子から
出力し、これらの１つの位相信号がセレクタ２２により
選択出力される。

【００２３】このとき、各位相検波器６ａ，６ｂは第
１，第２の主発振器１ａ，１ｂの出力信号を位相比較
し、その位相差に応じた信号をアナログ／ディジタル変
換器２３にてディジタル信号に変換し、このディジタル
信号にもとづいてフリップ・フロップ２４で生成した４
種類のディジタルデータに従って、セレクタ２２から対
応する１つの位相信号を上記のようにして選択出力させ
る。

【００２４】なお、第１および第２のゲート回路８ａ，
８ｂの切替時間にずれがあって、両ゲート回路８ａ，８
ｂがハイインピーダンス状態となっても、プルアップ回
路１０によって｀Ｈ´レベルが保持され、切替時のグリ
ッチ等も発生せず、切り替えが確実になされる。

【００２５】例えば、各ゲート回路８ａ，８ｂが２組の
プッシュプルバッファの電源側出力トランジスタと接地
側出力トランジスタとを共にオフにする制御回路からな
るとすれば、そのプッシュプルバッファの出力端子から
みたインピーダンスを、｀Ｌ´レベル，｀Ｈ´レベルの
ほかに高インピーダンスの出力状態とすることができ、
これにより各ゲート回路８ａ，８ｂの一方から他方への
切り替えを確実にする。

【００２６】実施例２． なお、上記実施例では同一ブロック内での同期切替につ
いて説明したが、図４に示すように第１のブロックＢ１
および第２のブロックＢ２の構成の場合の自律切替にも
適用できる。この実施例では第１のブロックＢ１および
第２のブロックＢ２には第１および第２の出力断検出器
１１ａ，１１ｂ、第１および第２の切替制御回路１２
ａ，１２ｂ、第１および第２の遅延回路１３ａ，１３ｂ
を、第１，第２主発振器１ａ，１ｂ、第１，第２の可変
移相器５ａ，５ｂ、第１，第２の位相検波器６ａ，６
ｂ、第２の信号保持器７ａ，７ｂ、第１，第２のゲート
回路８ａ，８ｂなどと共にそれぞれブロック別に設け、
各出力断検出回路１１ａ，１１ｂのいずれかが出力断を
検出した場合は、上記実施例と同様の動作で、待機側へ
切り替える。

【００２７】ここで、例えば第１のブロックＢ１で出力
断を検出した時点では、既に他方の第２のブロックＢ２
で出力断が発生しているため、同期切替とはならず瞬断
が生じる。このため、第１のブロックＢ１および第２の
ブロックに第１および第２の遅延回路１３ａ，１３ｂを
それぞれ設けて、発振器出力信号を断検出時間以上に遅
延させ、これにより、第１および第２の主発振器１ａ，
１ｂのうち運用側の第１のブロックＢ１の出力が断とな
る前に、待機側の第２のブロックＢ２が出力するため、
無瞬断切替が可能となる。

【００２８】実施例３． また、図５は図１の回路に分周回路４を追加接続したも
のを示す。すなわち、同図において、主発振器１ａ，１
ｂは所要周波数のＮ倍で発振しており、既述の動作に従
って第１および第２の主発振器１ａ，１ｂの出力信号を
切り替えた後、さらに分周回路４にて１／Ｎに分周して
所要周波数の出力を得る。このため、図１において生じ
たわずかな位相ずれを、さらに１／Ｎに縮小することが
できる。

【００２９】

【発明の効果】以上のように、請求項１の発明によれ
ば、第１の出力断検出回路または第２の出力断検出回路
による出力信号の各断検出時に、第２のブロックの第２
の切替制御回路および第１のブロックの第１の切替制御
回路に、それぞれ第２のゲート回路または第１のゲート
回路による出力または出力阻止を制御させるとともに、
第２の信号保持器から第２の可変移相器または第１の信
号保持器から第１の可変移相器への出力をそれぞれ制御
させ、かつ第１のブロックの第１の遅延回路および第２
のブロックの第２の遅延回路に、上記第１の主発振器お
よび第２の主発振器の出力信号を前記第１のブロックの
第１の出力断検出回路および第２のブロックの第２の出
力断検出回路の断検出時間以上に遅延させ、前記第１の
ブロックの第１のゲート回路および第２のブロックの第
２のゲート回路の一方が出力断となる前に他方が出力す
るように制御するように構成したので、一方の出力信号
の断を検出することによって、他方の出力信号の出力を
可能にし、かつこれを無瞬断で実現できるものが得られ
る効果がある。

【００３０】また、請求項２の発明によれば、第１の可
変移相器および第２の可変移相器の出力信号を出力また
は出力阻止する第１のゲート回路および第２のゲート回
路と、外部からの切替信号を受けて、上記第１のゲート
回路および第２のゲート回路による出力または出力阻止
を制御するとともに、信号保持器から第１の可変移相器
または第２の可変移相器への出力を制御する切替制御回
路とを設けて、分周回路に、上記第１のゲート回路また
は第２のゲート回路の出力信号を分周させるように構成
したので、切替時における各主発振器からの出力信号の
位相ずれを、より縮小できるものが得られる効果があ
る。

【図面の簡単な説明】

【図１】実施例１の発明による発振器同期切替装置を示
すブロック図である。

【図２】図１における可変移相器および信号保持器の詳
細を示すブロック図である。

【図３】図におけるブロック各部の信号を示すタイムチ
ャート図である。

【図４】実施例２の発明による発振器同期切替装置を示
すブロック図である。

【図５】実施例３の発明による発振器同期切替装置を示
すブロック図である。

【図６】従来の発振器同期切替装置を示すブロック図で
ある。

【符号の説明】

１ａ 第１の主発振器 １ｂ 第２の主発振器 ４ 分周回路 ５ａ 第１の可変移相器 ５ｂ 第２の可変移相器 ６ａ，６ｂ 位相検波器 ７ａ，７ｂ 信号保持器 ８ａ 第１のゲート回路 ８ｂ 第２のゲート回路 ９ 切替制御回路 １１ａ 第１の出力断検出回路 １１ｂ 第２の出力断検出回路 １２ａ 第１の切替制御回路 １２ｂ 第２の切替制御回路 １３ａ 第１の遅延回路 １３ｂ 第２の遅延回路 Ｂ１ 第１のブロック Ｂ２ 第２のブロック

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 第１のブロックの第１の主発振器および
   第２のブロックの第２の主発振器が出力する出力信号の
   位相差を検出する第１のブロックの第１の位相検波器お
   よび第２のブロックの第２の位相検波器と、該第１の位
   相検波器および第２の位相検波器の出力信号を保持する
   第１のブロックの第１の信号保持器および第２のブロッ
   クの第２の信号保持器と、該第１の信号保持器および第
   ２の信号保持器の出力信号にもとづき、上記第１の主発
   振器および第２の主発振器がそれぞれ出力する出力信号
   の位相制御をそれぞれ実施する第１のブロックの第１の
   可変移相器および第２のブロックの第２の可変移相器
   と、該第１の可変移相器および第２の可変移相器の出力
   信号を出力または出力阻止する第１のブロックの第１の
   ゲート回路および第２のブロックの第２のゲート回路
   と、上記第１の可変移相器および第２の可変移相器の出
   力信号の断状態を検出する第１のブロックの第１の出力
   断検出回路および第２のブロックの第２の出力断検出回
   路と、該第１の出力断検出回路または第２の出力断検出
   回路による出力信号の各断検出時に、それぞれ上記第２
   のゲート回路または第１のゲート回路による出力または
   出力阻止を制御するとともに、上記第２の信号保持器か
   ら第２の可変移相器または第１の信号保持器から第１の
   可変移相器への出力をそれぞれ制御する第２のブロック
   の第２の切替制御回路および第１のブロックの第１の切
   替制御回路と、上記第１の主発振器および第２の主発振
   器の出力信号を、前記第１のブロックの第１の出力断検
   出回路および第２のブロックの第２の出力断検出回路の
   断検出時間以上に遅延し、前記第１のブロックの第１の
   ゲート回路および第２のブロックの第２のゲート回路の
   一方が出力断となる前に他方が出力するように制御する
   第１のブロックの第１の遅延回路および第２のブロック
   の第２の遅延回路とを備えた発振器同期切替装置。
2. 【請求項２】 第１の主発振器および第２の主発振器が
   出力する出力信号の位相差を検出する位相検波器と、該
   位相検波器の出力信号を保持する信号保持器と、該信号
   保持器の出力信号にもとづき、上記第１の主発振器およ
   び第２の主発振器がそれぞれ出力する出力信号の位相制
   御をそれぞれ実施する第１の可変移相器および第２の可
   変移相器と、該第１の可変移相器および第２の可変移相
   器の出力信号を出力または出力阻止する第１のゲート回
   路および第２のゲート回路と、外部からの切替信号を受
   けて、上記第１のゲート回路および第２のゲート回路に
   よる出力または出力阻止を制御するとともに、上記信号
   保持器から第１の可変移相器または第２の可変移相器へ
   の出力を制御する切替制御回路と、上記第１のゲート回
   路または第２のゲート回路の出力信号を分周する分周器
   とを備えた発振器同期切替装置。