JPH06132814A - 発振器同期切替装置 - Google Patents
発振器同期切替装置Info
- Publication number
- JPH06132814A JPH06132814A JP4300580A JP30058092A JPH06132814A JP H06132814 A JPH06132814 A JP H06132814A JP 4300580 A JP4300580 A JP 4300580A JP 30058092 A JP30058092 A JP 30058092A JP H06132814 A JPH06132814 A JP H06132814A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- block
- phase shifter
- variable phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 周波数同期のとれていない複数の主発振器の
出力信号を、位相合わせして切り替え、切替時の下位回
路への影響を防止する。 【構成】 第１および第２の主発振器１ａ，１ｂの出力
側に第１および第２の可変移相器５ａ，５ｂを接続し、
待機中の主発振器側の出力信号の位相を運用側の主発振
器の出力信号の位相に同期させるように、位相検波器６
ａ，６ｂの検出信号によって上記各可変移相器５ａ，５
ｂを制御し、切替時に位相とびが発生しないようにタイ
ミングをとって切り替える。
出力信号を、位相合わせして切り替え、切替時の下位回
路への影響を防止する。 【構成】 第１および第２の主発振器１ａ，１ｂの出力
側に第１および第２の可変移相器５ａ，５ｂを接続し、
待機中の主発振器側の出力信号の位相を運用側の主発振
器の出力信号の位相に同期させるように、位相検波器６
ａ，６ｂの検出信号によって上記各可変移相器５ａ，５
ｂを制御し、切替時に位相とびが発生しないようにタイ
ミングをとって切り替える。
Description
【０００１】
【産業上の利用分野】この発明は、スペクトル拡散通
信，暗号符合化通信，移動無線の基地局等において、２
つの主発振器の出力信号を切り替えて出力する際に、２
つの出力信号間での位相とびを抑える発振器同期切替装
置に関するものである。
信，暗号符合化通信，移動無線の基地局等において、２
つの主発振器の出力信号を切り替えて出力する際に、２
つの出力信号間での位相とびを抑える発振器同期切替装
置に関するものである。
【０００２】
【従来の技術】図６は従来の発振器同期切替装置を示す
ブロック図であり、図において、１ａ，１ｂは主発振
器、２ａ，２ｂは主発振器１ａ，１ｂを接，断するゲー
ト回路、３はゲート回路２ａ，２ｂを制御する切替制御
回路、４はゲート回路２ａ，２ｂの出力周波数を分周す
る分周回路である。
ブロック図であり、図において、１ａ，１ｂは主発振
器、２ａ，２ｂは主発振器１ａ，１ｂを接，断するゲー
ト回路、３はゲート回路２ａ，２ｂを制御する切替制御
回路、４はゲート回路２ａ，２ｂの出力周波数を分周す
る分周回路である。
【０００３】次に動作について説明する。まず、主発振
器１ａ，１ｂは所要周波数のＮ倍で発振しており、その
出力信号はゲート回路２ａ，２ｂによってどちらかの出
力信号が分周回路４へ出力され、ここで、Ｎ分周されて
所要周波数の信号が出力される。
器１ａ，１ｂは所要周波数のＮ倍で発振しており、その
出力信号はゲート回路２ａ，２ｂによってどちらかの出
力信号が分周回路４へ出力され、ここで、Ｎ分周されて
所要周波数の信号が出力される。
【０００４】この場合において、切替信号が切替制御回
路３に入力されると、この切替制御回路３はゲート回路
２ａ，２ｂに対して切替制御信号を出力し、主発振器１
ａ，１ｂのいずれかの出力信号を選択して出力させる。
また、この切替時に、主発振器１ａ，１ｂの各出力周波
数および位相が異なるため、位相とびが発生するが、分
周器４によりＮ分周されるため、結果的に位相とびは１
／Ｎに軽減されて切り替わる。
路３に入力されると、この切替制御回路３はゲート回路
２ａ，２ｂに対して切替制御信号を出力し、主発振器１
ａ，１ｂのいずれかの出力信号を選択して出力させる。
また、この切替時に、主発振器１ａ，１ｂの各出力周波
数および位相が異なるため、位相とびが発生するが、分
周器４によりＮ分周されるため、結果的に位相とびは１
／Ｎに軽減されて切り替わる。
【０００５】
【発明が解決しようとする課題】従来の発振器同期切替
装置は以上のように構成されているので、上記分周器４
による出力信号の分周によって主発振器切替時の位相と
びはある程度軽減されるが、その位相とびは依然として
発生することとなり、これが原因で下位回路に同期はず
れが生じるなどの問題点があった。
装置は以上のように構成されているので、上記分周器４
による出力信号の分周によって主発振器切替時の位相と
びはある程度軽減されるが、その位相とびは依然として
発生することとなり、これが原因で下位回路に同期はず
れが生じるなどの問題点があった。
【０００６】請求項１の発明は上記のような問題点を解
消するためになされたもので、位相とびを極力抑えて、
２つの主発振器出力の切り替えを行うことができる発振
器同期切替装置を得ることを目的とする。
消するためになされたもので、位相とびを極力抑えて、
２つの主発振器出力の切り替えを行うことができる発振
器同期切替装置を得ることを目的とする。
【０００７】請求項２の発明は第１の主発振器および第
２の主発振器の一方の出力信号が断のとき、他方の待機
側出力信号を切替出力可能にし、かつ無瞬断切替を実現
できる発振器同期切替装置を得ることを目的とする。
２の主発振器の一方の出力信号が断のとき、他方の待機
側出力信号を切替出力可能にし、かつ無瞬断切替を実現
できる発振器同期切替装置を得ることを目的とする。
【０００８】請求項３の発明は切替時に生じる第１の発
振器および第２の発振器の各出力信号の位相ずれを、よ
り縮小できる発振器同期切替装置を得ることを目的とす
る。
振器および第２の発振器の各出力信号の位相ずれを、よ
り縮小できる発振器同期切替装置を得ることを目的とす
る。
【０００９】
【課題を解決するための手段】請求項１の発明に係る発
振器同期切替装置は、第１の主発振器および第２の主発
振器が出力する出力信号の位相差を検出する位相検波器
と、該位相検波器の出力信号を保持する信号保持器と、
該信号保持器の出力信号にもとづき、上記第１の主発振
器および第２の主発振器がそれぞれ出力する出力信号の
位相制御をそれぞれ実施する第１の可変移相器および第
２の可変移相器と、該第１の可変移相器および第２の可
変移相器の出力信号を出力または出力阻止する第１のゲ
ート回路および第２のゲート回路とを備え、切替制御回
路に、外部からの切替信号を受けさせて、上記第１のゲ
ート回路および第２のゲート回路による出力または出力
阻止を制御させるとともに、上記信号保持器から第１の
可変移相器または第２の可変移相器への出力を制御させ
るようにしたものである。
振器同期切替装置は、第１の主発振器および第２の主発
振器が出力する出力信号の位相差を検出する位相検波器
と、該位相検波器の出力信号を保持する信号保持器と、
該信号保持器の出力信号にもとづき、上記第１の主発振
器および第２の主発振器がそれぞれ出力する出力信号の
位相制御をそれぞれ実施する第１の可変移相器および第
２の可変移相器と、該第１の可変移相器および第２の可
変移相器の出力信号を出力または出力阻止する第１のゲ
ート回路および第２のゲート回路とを備え、切替制御回
路に、外部からの切替信号を受けさせて、上記第１のゲ
ート回路および第２のゲート回路による出力または出力
阻止を制御させるとともに、上記信号保持器から第１の
可変移相器または第２の可変移相器への出力を制御させ
るようにしたものである。
【００１０】請求項２の発明に係る発振器同期切替装置
は、第１の出力断検出回路または第２の出力断検出回路
による出力信号の各断検出時に、第２のブロックの第２
の切替制御回路および第１のブロックの第１の切替制御
回路に、それぞれ第２のゲート回路または第１のゲート
回路による出力または出力阻止を制御させるとともに、
第２の信号保持器から第２の可変移相器または第１の信
号保持器から第１の可変移相器への出力をそれぞれ制御
させ、かつ第１のブロックの第１の遅延回路および第２
のブロックの第２の遅延回路に、上記第１の主発振器お
よび第２の主発振器の出力信号を遅延させるようにした
ものである。
は、第１の出力断検出回路または第２の出力断検出回路
による出力信号の各断検出時に、第２のブロックの第２
の切替制御回路および第１のブロックの第１の切替制御
回路に、それぞれ第２のゲート回路または第１のゲート
回路による出力または出力阻止を制御させるとともに、
第２の信号保持器から第２の可変移相器または第１の信
号保持器から第１の可変移相器への出力をそれぞれ制御
させ、かつ第１のブロックの第１の遅延回路および第２
のブロックの第２の遅延回路に、上記第１の主発振器お
よび第２の主発振器の出力信号を遅延させるようにした
ものである。
【００１１】請求項３の発明に係る発振器同期切替装置
は、第１の可変移相器および第２の可変移相器の出力信
号を出力または出力阻止する第１のゲート回路および第
２のゲート回路と、外部からの切替信号を受けて、上記
第１のゲート回路および第２のゲート回路による出力ま
たは出力阻止を制御するとともに、信号保持器から第１
の可変移相器または第２の可変移相器への出力を制御す
る切替制御回路とを設けて、分周回路に、上記第１のゲ
ート回路または第２のゲート回路の出力信号を分周させ
るようにしたものである。
は、第１の可変移相器および第２の可変移相器の出力信
号を出力または出力阻止する第１のゲート回路および第
２のゲート回路と、外部からの切替信号を受けて、上記
第１のゲート回路および第２のゲート回路による出力ま
たは出力阻止を制御するとともに、信号保持器から第１
の可変移相器または第２の可変移相器への出力を制御す
る切替制御回路とを設けて、分周回路に、上記第１のゲ
ート回路または第２のゲート回路の出力信号を分周させ
るようにしたものである。
【００１２】
【作用】請求項１の発明における発振器同期切替装置
は、位相検波器によって、第１の主発振器および第２の
主発振器の出力信号の位相合わせを行って切り替えるこ
とにより、切替時の位相とびを防止可能にする。
は、位相検波器によって、第１の主発振器および第２の
主発振器の出力信号の位相合わせを行って切り替えるこ
とにより、切替時の位相とびを防止可能にする。
【００１３】請求項２の発明における発振器同期切替装
置は、独立した２つのブロック内の各主発振器の一方の
出力断を検出して、他方の待機側に出力信号を出力さ
せ、かつ遅延回路を用いることによりブロック相互間で
無瞬断切替を実現可能にする。
置は、独立した２つのブロック内の各主発振器の一方の
出力断を検出して、他方の待機側に出力信号を出力さ
せ、かつ遅延回路を用いることによりブロック相互間で
無瞬断切替を実現可能にする。
【００１４】請求項３の発明における発振器同期切替装
置は、切替出力された各主発振器からの出力信号の周波
数を分周回路で分周することで、各出力信号の位相ずれ
をより縮小可能にする。
置は、切替出力された各主発振器からの出力信号の周波
数を分周回路で分周することで、各出力信号の位相ずれ
をより縮小可能にする。
【００１５】
【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１において、１ａ，１ｂは第１およ
び第２の主発振器、５ａ，５ｂは第１および第２の主発
振器１ａ，１ｂの出力位相を制御する第１および第２の
可変移相器、６ａ，６ｂは両主発振器の出力位相差を検
出する位相検波器としての第１および第２の位相検波
器、７ａ，７ｂは第１および第２の可変移相器５ａ，５
ｂを制御する第１および第２の位相検波器６ａ，６ｂの
出力信号を保持する信号保持器としての第１および第２
の信号保持器である。
ついて説明する。図１において、１ａ，１ｂは第１およ
び第２の主発振器、５ａ，５ｂは第１および第２の主発
振器１ａ，１ｂの出力位相を制御する第１および第２の
可変移相器、６ａ，６ｂは両主発振器の出力位相差を検
出する位相検波器としての第１および第２の位相検波
器、７ａ，７ｂは第１および第２の可変移相器５ａ，５
ｂを制御する第１および第２の位相検波器６ａ，６ｂの
出力信号を保持する信号保持器としての第１および第２
の信号保持器である。
【００１６】なお、上記第１，第２の可変移相器５ａ，
５ｂは例えば図２に示すように、Ｔ／４，Ｔ／２，３Ｔ
／４，Ｔのように１／４周期ずつずれた位相信号を出力
する遅延回路２１と、この遅延回路２１が出力する４つ
の遅延出力のいずれかを、信号保持器７ａや７ｂの出力
によって選択するセレクタ２２とから構成されている。
５ｂは例えば図２に示すように、Ｔ／４，Ｔ／２，３Ｔ
／４，Ｔのように１／４周期ずつずれた位相信号を出力
する遅延回路２１と、この遅延回路２１が出力する４つ
の遅延出力のいずれかを、信号保持器７ａや７ｂの出力
によって選択するセレクタ２２とから構成されている。
【００１７】また、上記信号保持器７ａ，７ｂは位相検
波器６ａや６ｂの出力値をディジタル変換するアナログ
／ディジタル変換器２３と、このアナログ／ディジタル
変換器２３の出力値にもとづき、上記４つの位相信号の
いずれかを選択出力させる安定化した制御信号を上記セ
レクタ２２へ入力するフリップ・フロップ２４とから構
成されている。
波器６ａや６ｂの出力値をディジタル変換するアナログ
／ディジタル変換器２３と、このアナログ／ディジタル
変換器２３の出力値にもとづき、上記４つの位相信号の
いずれかを選択出力させる安定化した制御信号を上記セ
レクタ２２へ入力するフリップ・フロップ２４とから構
成されている。
【００１８】８ａ，８ｂは第１および第２の可変移相器
５ａ，５ｂの出力信号を通過させるか、ハイインピーダ
ンス状態にて阻止する第１および第２のゲート回路、９
は第１および第２のゲート回路８ａ，８ｂ、および第１
および第２の信号保持器７ａ，７ｂを制御する切替制御
回路、１０は各ゲート回路８ａ，８ｂの出力のハイイン
ピーダンス状態をロジック｀Ｈ´レベルとするプルアッ
プ回路である。なお、第１および第２の主発振器１ａ，
１ｂの発振周波数，位相は同期していない。
５ａ，５ｂの出力信号を通過させるか、ハイインピーダ
ンス状態にて阻止する第１および第２のゲート回路、９
は第１および第２のゲート回路８ａ，８ｂ、および第１
および第２の信号保持器７ａ，７ｂを制御する切替制御
回路、１０は各ゲート回路８ａ，８ｂの出力のハイイン
ピーダンス状態をロジック｀Ｈ´レベルとするプルアッ
プ回路である。なお、第１および第２の主発振器１ａ，
１ｂの発振周波数，位相は同期していない。
【００１９】次に動作について、図３のタイミングチャ
ートを見ながら説明する。ここでは、第１の主発振器１
ａから第２の主発振器１ｂに信号出力を切り替えるケー
スについて説明する。なお、逆の場合も全く同様の動作
となる。
ートを見ながら説明する。ここでは、第１の主発振器１
ａから第２の主発振器１ｂに信号出力を切り替えるケー
スについて説明する。なお、逆の場合も全く同様の動作
となる。
【００２０】まず、第１の主発振器１ａの出力信号は、
第１の可変移相器５ａに入力されるが、第１の主発振器
１ａが選択されている場合、信号保持器７ａは第１の可
変移相器５ａの制御信号を保持したままで、第１の主発
振器１ａの出力信号位相は制御されずに出力され、第１
のゲート回路８ａは第１の可変移相器５ａの出力信号を
通過させ、外部へ出力する。
第１の可変移相器５ａに入力されるが、第１の主発振器
１ａが選択されている場合、信号保持器７ａは第１の可
変移相器５ａの制御信号を保持したままで、第１の主発
振器１ａの出力信号位相は制御されずに出力され、第１
のゲート回路８ａは第１の可変移相器５ａの出力信号を
通過させ、外部へ出力する。
【００２１】一方、第２の主発振器１ｂ側は待機状態に
あり、第２の位相検波器６ｂによって第１の主発振器１
ａ側の位相と自位相とを比較し、誤差信号を第２の信号
保持器７ｂに送出し、第２の信号保持器７ｂは誤差信号
を第２の可変移相器５ｂへ送出する。
あり、第２の位相検波器６ｂによって第１の主発振器１
ａ側の位相と自位相とを比較し、誤差信号を第２の信号
保持器７ｂに送出し、第２の信号保持器７ｂは誤差信号
を第２の可変移相器５ｂへ送出する。
【００２２】このため、第２の可変移相器５ｂの出力は
第１の可変移相器５ａの出力位相と一致するように制御
される。なお、このとき、第２の可変移相器５ｂの出力
信号は第２のゲート回路８ｂによって出力が禁止（ハイ
インピーダンス状態）されている。
第１の可変移相器５ａの出力位相と一致するように制御
される。なお、このとき、第２の可変移相器５ｂの出力
信号は第２のゲート回路８ｂによって出力が禁止（ハイ
インピーダンス状態）されている。
【００２３】次に、図３に示すような切替信号Ｃが入力
されると、切替制御回路９は第１の可変移相器５ａの出
力が｀Ｈ´レベルの時に、第１および第２のゲート回路
８ａ，８ｂおよび第１および第２の信号保持器７ａ，７
ｂに切替信号Ａ，Ｂを出力する。このため、第１のゲー
ト回路８ａの出力をハイインピーダンス状態とし、第２
のゲート回路８ｂには信号を通過させる。
されると、切替制御回路９は第１の可変移相器５ａの出
力が｀Ｈ´レベルの時に、第１および第２のゲート回路
８ａ，８ｂおよび第１および第２の信号保持器７ａ，７
ｂに切替信号Ａ，Ｂを出力する。このため、第１のゲー
ト回路８ａの出力をハイインピーダンス状態とし、第２
のゲート回路８ｂには信号を通過させる。
【００２４】また、このとき、第１の信号保持器７ａは
第１の可変移相器５ａへ誤差信号を出力し、第１の可変
移相器５ａは第２の可変移相器５ｂの出力位相と一致す
るように制御するように制御され、第２の信号保持器７
ｂは第２の可変移相器５ｂの制御信号を保持し、第２の
可変移相器５ｂの出力位相が固定される。
第１の可変移相器５ａへ誤差信号を出力し、第１の可変
移相器５ａは第２の可変移相器５ｂの出力位相と一致す
るように制御するように制御され、第２の信号保持器７
ｂは第２の可変移相器５ｂの制御信号を保持し、第２の
可変移相器５ｂの出力位相が固定される。
【００２５】この場合において、図２に示すような第
１，第２の可変移相器５ａ，５ｂを構成する遅延回路２
１は、第１，第２の各主発振器１ａ，１ｂの出力信号を
１／４周期ずらした４つの位相信号として出力端子から
出力し、これらの１つの位相信号がセレクタ２２により
選択出力される。
１，第２の可変移相器５ａ，５ｂを構成する遅延回路２
１は、第１，第２の各主発振器１ａ，１ｂの出力信号を
１／４周期ずらした４つの位相信号として出力端子から
出力し、これらの１つの位相信号がセレクタ２２により
選択出力される。
【００２６】このとき、各位相検波器６ａ，６ｂは第
１，第２の主発振器１ａ，１ｂの出力信号を位相比較
し、その位相差に応じた信号をアナログ／ディジタル変
換器２３にてディジタル信号に変換し、このディジタル
信号にもとづいてフリップ・フロップ２４で生成した４
種類のディジタルデータに従って、セレクタ２２から対
応する１つの位相信号を上記のようにして選択出力させ
る。
１，第２の主発振器１ａ，１ｂの出力信号を位相比較
し、その位相差に応じた信号をアナログ／ディジタル変
換器２３にてディジタル信号に変換し、このディジタル
信号にもとづいてフリップ・フロップ２４で生成した４
種類のディジタルデータに従って、セレクタ２２から対
応する１つの位相信号を上記のようにして選択出力させ
る。
【００２７】なお、第１および第２のゲート回路８ａ，
８ｂの切替時間にずれがあって、両ゲート回路８ａ，８
ｂがハイインピーダンス状態となっても、プルアップ回
路１０によって｀Ｈ´レベルが保持され、切替時のグリ
ッチ等も発生せず、切り替えが確実になされる。
８ｂの切替時間にずれがあって、両ゲート回路８ａ，８
ｂがハイインピーダンス状態となっても、プルアップ回
路１０によって｀Ｈ´レベルが保持され、切替時のグリ
ッチ等も発生せず、切り替えが確実になされる。
【００２８】例えば、各ゲート回路８ａ，８ｂが２組の
プッシュプルバッファの電源側出力トランジスタと接地
側出力トランジスタとを共にオフにする制御回路からな
るとすれば、そのプッシュプルバッファの出力端子から
みたインピーダンスを、｀Ｌ´レベル，｀Ｈ´レベルの
ほかに高インピーダンスの出力状態とすることができ、
これにより各ゲート回路８ａ，８ｂの一方から他方への
切り替えを確実にする。
プッシュプルバッファの電源側出力トランジスタと接地
側出力トランジスタとを共にオフにする制御回路からな
るとすれば、そのプッシュプルバッファの出力端子から
みたインピーダンスを、｀Ｌ´レベル，｀Ｈ´レベルの
ほかに高インピーダンスの出力状態とすることができ、
これにより各ゲート回路８ａ，８ｂの一方から他方への
切り替えを確実にする。
【００２９】実施例２．なお、上記実施例では同一ブロ
ック内での同期切替について説明したが、図４に示すよ
うに第１のブロックＢ１および第２のブロックＢ２の構
成の場合の自律切替にも適用できる。この実施例では第
１のブロックＢ１および第２のブロックＢ２には第１お
よび第２の出力断検出器１１ａ，１１ｂ、第１および第
２の切替制御回路１２ａ，１２ｂ、第１および第２の遅
延回路１３ａ，１３ｂを、第１，第２主発振器１ａ，１
ｂ、第１，第２の可変移相器５ａ，５ｂ、第１，第２の
位相検波器６ａ，６ｂ、第２の信号保持器７ａ，７ｂ、
第１，第２のゲート回路８ａ，８ｂなどと共にそれぞれ
ブロック別に設け、各出力断検出回路１１ａ，１１ｂの
いずれかが出力断を検出した場合は、上記実施例と同様
の動作で、待機側へ切り替える。
ック内での同期切替について説明したが、図４に示すよ
うに第１のブロックＢ１および第２のブロックＢ２の構
成の場合の自律切替にも適用できる。この実施例では第
１のブロックＢ１および第２のブロックＢ２には第１お
よび第２の出力断検出器１１ａ，１１ｂ、第１および第
２の切替制御回路１２ａ，１２ｂ、第１および第２の遅
延回路１３ａ，１３ｂを、第１，第２主発振器１ａ，１
ｂ、第１，第２の可変移相器５ａ，５ｂ、第１，第２の
位相検波器６ａ，６ｂ、第２の信号保持器７ａ，７ｂ、
第１，第２のゲート回路８ａ，８ｂなどと共にそれぞれ
ブロック別に設け、各出力断検出回路１１ａ，１１ｂの
いずれかが出力断を検出した場合は、上記実施例と同様
の動作で、待機側へ切り替える。
【００３０】ここで、例えば第１のブロックＢ１で出力
断を検出した時点では、既に他方の第２のブロックＢ２
で出力断が発生しているため、同期切替とはならず瞬断
が生じる。このため、第１のブロックＢ１および第２の
ブロックに第１および第２の遅延回路１３ａ，１３ｂを
それぞれ設けて、発振器出力信号を断検出時間以上に遅
延させ、これにより、第１および第２の主発振器１ａ，
１ｂのうち運用側の第１のブロックＢ１の出力が断とな
る前に、待機側の第２のブロックＢ２が出力するため、
無瞬断切替が可能となる。
断を検出した時点では、既に他方の第２のブロックＢ２
で出力断が発生しているため、同期切替とはならず瞬断
が生じる。このため、第１のブロックＢ１および第２の
ブロックに第１および第２の遅延回路１３ａ，１３ｂを
それぞれ設けて、発振器出力信号を断検出時間以上に遅
延させ、これにより、第１および第２の主発振器１ａ，
１ｂのうち運用側の第１のブロックＢ１の出力が断とな
る前に、待機側の第２のブロックＢ２が出力するため、
無瞬断切替が可能となる。
【００３１】実施例３．また、図５は図１の回路に分周
回路４を追加接続したものを示す。すなわち、同図にお
いて、主発振器１ａ，１ｂは所要周波数のＮ倍で発振し
ており、既述の動作に従って第１および第２の主発振器
１ａ，１ｂの出力信号を切り替えた後、さらに分周回路
４にて１／Ｎに分周して所要周波数の出力を得る。この
ため、図１において生じたわずかな位相ずれを、さらに
１／Ｎに縮小することができる。
回路４を追加接続したものを示す。すなわち、同図にお
いて、主発振器１ａ，１ｂは所要周波数のＮ倍で発振し
ており、既述の動作に従って第１および第２の主発振器
１ａ，１ｂの出力信号を切り替えた後、さらに分周回路
４にて１／Ｎに分周して所要周波数の出力を得る。この
ため、図１において生じたわずかな位相ずれを、さらに
１／Ｎに縮小することができる。
【００３２】実施例４．また、図１および図４におい
て、第１および第２の位相検波器６ａ，６ｂおよび第１
および第２の信号保持器７ａ，７ｂのように位相検波器
および信号保持器を２個ずつ設けたものを示したが、こ
れらを各１個として兼用するようにしてもよい。
て、第１および第２の位相検波器６ａ，６ｂおよび第１
および第２の信号保持器７ａ，７ｂのように位相検波器
および信号保持器を２個ずつ設けたものを示したが、こ
れらを各１個として兼用するようにしてもよい。
【００３３】
【発明の効果】以上のように、請求項１の発明によれ
ば、第１の主発振器および第２の主発振器が出力する出
力信号の位相差を検出する位相検波器と、該位相検波器
の出力信号を保持する信号保持器と、該信号保持器の出
力信号にもとづき、上記第１の主発振器および第２の主
発振器がそれぞれ出力する出力信号の位相制御をそれぞ
れ実施する第１の可変移相器および第２の可変移相器
と、該第１の可変移相器および第２の可変移相器の出力
信号を出力または出力阻止する第１のゲート回路および
第２のゲート回路とを備え、切替制御回路に、外部から
の切替信号を受けさせて、上記第１のゲート回路および
第２のゲート回路による出力または出力阻止を制御させ
るとともに、上記信号保持器から第１の可変移相器また
は第２の可変移相器への出力を制御させるように構成し
たので、各主発振器の出力信号の切替時における位相と
びを抑制でき、従って、下位回路に同期はずれなどの影
響が波及するのを防止できるものが得られる効果があ
る。
ば、第１の主発振器および第２の主発振器が出力する出
力信号の位相差を検出する位相検波器と、該位相検波器
の出力信号を保持する信号保持器と、該信号保持器の出
力信号にもとづき、上記第１の主発振器および第２の主
発振器がそれぞれ出力する出力信号の位相制御をそれぞ
れ実施する第１の可変移相器および第２の可変移相器
と、該第１の可変移相器および第２の可変移相器の出力
信号を出力または出力阻止する第１のゲート回路および
第２のゲート回路とを備え、切替制御回路に、外部から
の切替信号を受けさせて、上記第１のゲート回路および
第２のゲート回路による出力または出力阻止を制御させ
るとともに、上記信号保持器から第１の可変移相器また
は第２の可変移相器への出力を制御させるように構成し
たので、各主発振器の出力信号の切替時における位相と
びを抑制でき、従って、下位回路に同期はずれなどの影
響が波及するのを防止できるものが得られる効果があ
る。
【００３４】また、請求項２の発明によれば、第１の出
力断検出回路または第２の出力断検出回路による出力信
号の各断検出時に、第２のブロックの第２の切替制御回
路および第１のブロックの第１の切替制御回路に、それ
ぞれ第２のゲート回路または第１のゲート回路による出
力または出力阻止を制御させるとともに、第２の信号保
持器から第２の可変移相器または第１の信号保持器から
第１の可変移相器への出力をそれぞれ制御させ、かつ第
１のブロックの第１の遅延回路および第２のブロックの
第２の遅延回路に、上記第１の主発振器および第２の主
発振器の出力信号を遅延させるように構成したので、一
方の出力信号の断を検出することによって、他方の出力
信号の出力を可能にし、かつこれを無瞬断で実現できる
ものが得られる効果がある。
力断検出回路または第２の出力断検出回路による出力信
号の各断検出時に、第２のブロックの第２の切替制御回
路および第１のブロックの第１の切替制御回路に、それ
ぞれ第２のゲート回路または第１のゲート回路による出
力または出力阻止を制御させるとともに、第２の信号保
持器から第２の可変移相器または第１の信号保持器から
第１の可変移相器への出力をそれぞれ制御させ、かつ第
１のブロックの第１の遅延回路および第２のブロックの
第２の遅延回路に、上記第１の主発振器および第２の主
発振器の出力信号を遅延させるように構成したので、一
方の出力信号の断を検出することによって、他方の出力
信号の出力を可能にし、かつこれを無瞬断で実現できる
ものが得られる効果がある。
【００３５】請求項３の発明によれば、第１の可変移相
器および第２の可変移相器の出力信号を出力または出力
阻止する第１のゲート回路および第２のゲート回路と、
外部からの切替信号を受けて、上記第１のゲート回路お
よび第２のゲート回路による出力または出力阻止を制御
するとともに、信号保持器から第１の可変移相器または
第２の可変移相器への出力を制御する切替制御回路とを
設けて、分周回路に、上記第１のゲート回路または第２
のゲート回路の出力信号を分周させるように構成したの
で、切替時における各主発振器からの出力信号の位相ず
れを、より縮小できるものが得られる効果がある。
器および第２の可変移相器の出力信号を出力または出力
阻止する第１のゲート回路および第２のゲート回路と、
外部からの切替信号を受けて、上記第１のゲート回路お
よび第２のゲート回路による出力または出力阻止を制御
するとともに、信号保持器から第１の可変移相器または
第２の可変移相器への出力を制御する切替制御回路とを
設けて、分周回路に、上記第１のゲート回路または第２
のゲート回路の出力信号を分周させるように構成したの
で、切替時における各主発振器からの出力信号の位相ず
れを、より縮小できるものが得られる効果がある。
【図１】請求項１の発明の一実施例による発振器同期切
替装置を示すブロック図である。
替装置を示すブロック図である。
【図２】図１における可変移相器および信号保持器の詳
細を示すブロック図である。
細を示すブロック図である。
【図３】図におけるブロック各部の信号を示すタイムチ
ャート図である。
ャート図である。
【図４】請求項２の発明の一実施例による発振器同期切
替装置を示すブロック図である。
替装置を示すブロック図である。
【図５】請求項３の発明の一実施例による発振器同期切
替装置を示すブロック図である。
替装置を示すブロック図である。
【図６】従来の発振器同期切替装置を示すブロック図で
ある。
ある。
１ａ 第１の主発振器 １ｂ 第２の主発振器 ４ 分周回路 ５ａ 第１の可変移相器 ５ｂ 第２の可変移相器 ６ａ，６ｂ 位相検波器 ７ａ，７ｂ 信号保持器 ８ａ 第１のゲート回路 ８ｂ 第２のゲート回路 ９ 切替制御回路 １１ａ 第１の出力断検出回路 １１ｂ 第２の出力断検出回路 １２ａ 第１の切替制御回路 １２ｂ 第２の切替制御回路 １３ａ 第１の遅延回路 １３ｂ 第２の遅延回路 Ｂ１ 第１のブロック Ｂ２ 第２のブロック
Claims (3)
- 【請求項１】 第１の主発振器および第２の主発振器が
出力する出力信号の位相差を検出する位相検波器と、該
位相検波器の出力信号を保持する信号保持器と、該信号
保持器の出力信号にもとづき、上記第１の主発振器およ
び第２の主発振器がそれぞれ出力する出力信号の位相制
御をそれぞれ実施する第１の可変移相器および第２の可
変移相器と、該第１の可変移相器および第２の可変移相
器の出力信号を出力または出力阻止する第１のゲート回
路および第２のゲート回路と、外部からの切替信号を受
けて、上記第１のゲート回路および第２のゲート回路に
よる出力または出力阻止を制御するとともに、上記信号
保持器から第１の可変移相器または第２の可変移相器へ
の出力を制御する切替制御回路とを備えた発振器同期切
替装置。 - 【請求項２】 第１のブロックの第１の主発振器および
第２のブロックの第２の主発振器が出力する出力信号の
位相差を検出する第１のブロックの第１の位相検波器お
よび第２のブロックの第２の位相検波器と、該第１の位
相検波器および第２の位相検波器の出力信号を保持する
第１のブロックの第１の信号保持器および第２のブロッ
クの第２の信号保持器と、該第１の信号保持器および第
２の信号保持器の出力信号にもとづき、上記第１の主発
振器および第２の主発振器がそれぞれ出力する出力信号
の位相制御をそれぞれ実施する第１のブロックの第１の
可変移相器および第２のブロックの第２の可変移相器
と、該第１の可変移相器および第２の可変移相器の出力
信号を出力または出力阻止する第１のブロックの第１の
ゲート回路および第２のブロックの第２のゲート回路
と、上記第１の可変移相器および第２の可変移相器の出
力信号の断状態を検出する第１のブロックの第１の出力
断検出回路および第２のブロックの第２の出力断検出回
路と、該第１の出力断検出回路または第２の出力断検出
回路による出力信号の各断検出時に、それぞれ上記第２
のゲート回路または第１のゲート回路による出力または
出力阻止を制御するとともに、上記第２の信号保持器か
ら第２の可変移相器または第１の信号保持器から第１の
可変移相器への出力をそれぞれ制御する第２のブロック
の第２の切替制御回路および第１のブロックの第１の切
替制御回路と、上記第１の主発振器および第２の主発振
器の出力信号を遅延して出力する第１のブロックの第１
の遅延回路および第２のブロックの第２の遅延回路とを
備えた発振器同期切替装置。 - 【請求項３】 第１の主発振器および第２の主発振器が
出力する出力信号の位相差を検出する位相検波器と、該
位相検波器の出力信号を保持する信号保持器と、該信号
保持器の出力信号にもとづき、上記第１の主発振器およ
び第２の主発振器がそれぞれ出力する出力信号の位相制
御をそれぞれ実施する第１の可変移相器および第２の可
変移相器と、該第１の可変移相器および第２の可変移相
器の出力信号を出力または出力阻止する第１のゲート回
路および第２のゲート回路と、外部からの切替信号を受
けて、上記第１のゲート回路および第２のゲート回路に
よる出力または出力阻止を制御するとともに、上記信号
保持器から第１の可変移相器または第２の可変移相器へ
の出力を制御する切替制御回路と、上記第１のゲート回
路または第２のゲート回路の出力信号を分周する分周器
とを備えた発振器同期切替装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4300580A JP2956810B2 (ja) | 1992-10-14 | 1992-10-14 | 発振器同期切替装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4300580A JP2956810B2 (ja) | 1992-10-14 | 1992-10-14 | 発振器同期切替装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06132814A true JPH06132814A (ja) | 1994-05-13 |
| JP2956810B2 JP2956810B2 (ja) | 1999-10-04 |
Family
ID=17886554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4300580A Expired - Fee Related JP2956810B2 (ja) | 1992-10-14 | 1992-10-14 | 発振器同期切替装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2956810B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5973523A (en) * | 1995-06-13 | 1999-10-26 | Matsushita Electric Industrial Co., Ltd. | Time counting circuit, sampling circuit, skew adjusting circuit, and logic analyzing circuit |
| JP2006277693A (ja) * | 2005-03-30 | 2006-10-12 | Nec Corp | クロック切り替え装置及びクロック切り替え方法 |
| CN102208897A (zh) * | 2010-03-31 | 2011-10-05 | 日本电波工业株式会社 | 基准信号振荡器 |
-
1992
- 1992-10-14 JP JP4300580A patent/JP2956810B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5973523A (en) * | 1995-06-13 | 1999-10-26 | Matsushita Electric Industrial Co., Ltd. | Time counting circuit, sampling circuit, skew adjusting circuit, and logic analyzing circuit |
| JP2006277693A (ja) * | 2005-03-30 | 2006-10-12 | Nec Corp | クロック切り替え装置及びクロック切り替え方法 |
| CN102208897A (zh) * | 2010-03-31 | 2011-10-05 | 日本电波工业株式会社 | 基准信号振荡器 |
| JP2011217135A (ja) * | 2010-03-31 | 2011-10-27 | Nippon Dempa Kogyo Co Ltd | 基準信号発振器 |
| US8497740B2 (en) | 2010-03-31 | 2013-07-30 | Nihon Dempa Kogyo Co., Ltd. | Reference signal oscillator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2956810B2 (ja) | 1999-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008005446A (ja) | 分周器およびその制御方法 | |
| US8315586B2 (en) | Signal receiving device and signal receiving method using same, and signal supplying unit and signal supplying method using same | |
| US7079817B2 (en) | Radio communication device that meets a plurality of frequency bands | |
| US6934347B2 (en) | Method for recovering a clock signal in a telecommunications system and circuit thereof | |
| JPH06132814A (ja) | 発振器同期切替装置 | |
| EP2391000B1 (en) | Digital Signal Generator | |
| US5818305A (en) | Automatic substitution of a reference oscillator for synchronizing two transmitter co-channel local oscillators | |
| KR20010029434A (ko) | 클럭 선택을 위한 디지탈 스위칭 이행 시의 타임-워킹방지 방법 및 시스템 | |
| EP1097512B1 (en) | Multifrequency low-power oscillator for telecommunication ic's | |
| WO2001071934A1 (en) | Communication system with frequency modulation and with a single local oscillator | |
| JP2658926B2 (ja) | 局部発振信号の同期装置 | |
| JP2006339868A (ja) | 地上デジタル放送受信チューナ | |
| JPH02141127A (ja) | 周波数制御回路 | |
| US20020054657A1 (en) | Phase locked loop including control circuit for reducing lock-time | |
| JPH0774654A (ja) | 多重化回路 | |
| JP2988060B2 (ja) | 送信切替方式 | |
| JPH0832465A (ja) | 周波数シンセサイザ | |
| JPH02246423A (ja) | 位相同期式周波数シンセサイザ | |
| JPS5830240A (ja) | チュ−ニング用大規模集積回路 | |
| KR960043592A (ko) | 공간 다이버시티회로 | |
| JPH0465937A (ja) | 回線切替装置 | |
| JP2003163594A (ja) | 位相同期回路 | |
| JPH05307423A (ja) | クロック発生回路 | |
| JPH06164385A (ja) | 周波数シンセサイザ | |
| JPH1141304A (ja) | ディジタル変調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070723 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |