JP2006277693A - クロック切り替え装置及びクロック切り替え方法 - Google Patents

Abstract

【課題】装置の処理を中断することなく自動的にバックアップ用のクロック分配系に切り替えることのできる、クロック切り替え装置及びクロック切り替え方法を提供する。
【解決手段】第１のクロック分配系CIN0のあるクロックパルスT0とその１周期前のクロックパルスT0’の位相を合わせる第１の検出用位相調整手段1と、クロックパルスT0とT0’の論理レベル(HIGH/LOW)が一致しているかどうかチェックし、不一致の場合ALM0をHIGHにする第１の異常検出手段2と、第２のクロック分配系CIN1のあるクロックパルスT1とその１周期前のクロックパルスT1’の位相を合わせる第２の検出用位相調整手段3と、切替信号生成手段6と、切替手段7を有する。
【選択図】図１

Description

本発明は、クロックの切り替えに関し、特に波形異常を検出してクロックの切り替えをすることが可能なクロック切り替え装置及びクロック切り替え方法に関する。

従来、クロック分配系で故障が発生した場合は、被疑部品を交換した上で、装置の再立ち上げを行っているため、故障の復旧に際し、装置の処理を中断する必要があった。

従来のクロック切替装置の１例が、特許文献１（特表平９−５１０３３８号公報）に記載されている。特許文献１に記載されたクロック切替装置は、２つの入力クロックの位相を合わせて切り替える回路を提案しているが、同一発振源(同期)のクロックを想定しているので、発振源が故障した場合は装置の処理を中断し、被疑部品を交換する必要があるので、装置の処理を中断し、装置の再立ち上げを行う必要がある。

また、このクロック切替装置は、波形の異常検出機能は有していないので、クロック分配系の故障を検出し、入力クロックの切り替えを指示する何らかの手段を別に設ける必要がある。

従来のこのような課題に対するクロック切替装置の１例として、特許文献２（Ｕｎｉｔｅｄ Ｓｔａｔｅｓ Ｐａｔｅｎｔ ５，９０３，７４８）に、装置の故障の復旧に際し、クロックパルスが中断することのない、非同期クロックの切り替え回路が記載されている。
特表平９−５１０３３８号公報 Ｕｎｉｔｅｄ Ｓｔａｔｅｓ Ｐａｔｅｎｔ ５，９０３，７４８

しかし、上述した従来のクロック切替装置は、VCO（電圧制御オシレータ）を使用しているため、高精度の水晶発振器で生成したクロックに比べジッタが大きいという課題がある。

本発明の目的は、発振源の異なる２系統の高精度・低ジッタのクロック分配系の一方が故障した場合に、装置の処理を中断することなく自動的にバックアップ用のクロック分配系に切り替えることのできる、クロック切り替え装置及びクロック切り替え方法を提供することである。

上記目的を達成するため本発明は、情報処理装置に対して供給するクロックの切り替えを行うクロック切り替え装置が、入力する複数のクロックパルスの内、出力しているクロックパルスの波形異常を検出した場合、出力中のクロックパルスに位相を合わせた他のクロックパルスに切り替えて出力する手段を備える構成としている。

本発明の好ましい態様では、上記態様に加え、複数のクロックパルス毎に、現在のクロックパルスと１周期前のクロックパルスの論理レベルの不一致を検出する異常検出手段を備え、他のクロックパルスの位相を出力中のクロックパルスの位相に合わせる切替用位相調整手段と、異常検出手段による論理レベルの不一致の検出に基づいて、切替用位相調整手段によって位相を合わせた他のクロックパルスに切り替えて出力する切替手段とを備える構成としている。

本発明のさらに好ましい態様では、上記態様に加え、複数のクロックパルス毎に、現在のクロックパルスと１周期前のクロックパルスの位相を合わせる検出用位相調整手段を備え、検出用位相調整手段から、切替用位相調整手段に対して出力中のクロックパルスと他のクロックパルスを出力する構成としている。

本発明のさらに好ましい態様では、上記態様に加え、異常検出手段が不一致を検出した場合に、他のクロックパルスへの切替信号を生成する切替信号生成手段を備え、切替手段が、切替信号生成手段からの切替信号に基づいてクロックパルスの切り替えを行う構成としている。

本発明によれば装置の処理を中断することなく自動的にバックアップ用のクロック分配系に切り替えることのできるクロック切り替え装置を実現することが可能となる。

次に、本発明の実施の形態について図面を参照して詳細に説明する。

（クロック切替回路の構成の説明）
図１は、本発明の実施の形態によるクロック切替回路の構成を示すブロック図である。

図１によれば、本発明の実施の形態によるクロック切替回路は、第１の検出用位相調整手段１と、第１の異常検出手段２と、第２の検出用位相調整手段３と、第２の異常検出手段４と、切替用位相調整手段５と、切替信号生成手段６と、切替手段７とを備える。

第１の検出用位相調整手段１は、第１のクロック分配系ＣＩＮ０のあるクロックパルスＴ０とその１周期前のクロックパルスＴ０’の位相を比較し、位相を一致させる機能を有する。

第１の異常検出手段２は、クロックパルスＴ０とＴ０’の論理レベル（ＨＩＧＨ/ＬＯＷ）を判別し、ＡＬＭ０情報として出力する機能を有する。

第２の検出用位相調整手段３は、第２のクロック分配系ＣＩＮ１のあるクロックパルスＴ１とその１周期前のクロックパルスＴ１’の位相を比較し、位相を一致させる機能を有する。

第２の異常検出手段４は、クロックパルスＴ１とＴ１’の論理レベル（ＨＩＧＨ/ＬＯＷ）を判別し、ＡＬＭ１情報として出力する機能を有する。

切替用位相調整手段５は、第１のクロック分配系ＣＩＮ０のあるクロックパルスＤ０と第２のクロック分配系ＣＩＮ１のあるクロックパルスＤ１の位相を比較し、位相を一致させる機能を有する。

切替信号生成手段６は、ＡＬＭ０情報及びＡＬＭ１情報に基づいて、切替信号ＳＥＬを切り替える機能を有する。

切替手段７は、切替信号ＳＥＬに基づいて、第１のクロック分配系ＣＩＮ０又は第２のクロック分配系ＣＩＮ１を選択し、ＣＯＵＴとして出力する機能を有する。

図２は、図１におけるクロック切替回路の１部を構成する第１の検出用位相調整手段１と、第１の異常検出手段２と、第２の検出用位相調整手段３と、第２の異常検出手段４との詳細な構成を示すブロック図である。

図１及び図２において、第１の検出用位相調整手段１内の位相比較回路１２は、第１のクロック分配系ＣＩＮ０のあるクロックパルスＴ０とその１周期前のクロックパルスＴ０’の位相を比較し、Ｔ０の位相が前の場合はカウンタ１３に対してカウントＵＰを指示し、Ｔ０の位相が後の場合はカウントDOWNを指示する。

可変遅延回路１１は、カウンタ１３の値に従って遅延量を増減させる。

これにより、カウンタ１３のカウント値は可変遅延回路１１がちょうどクロックＣＩＮ０の１周期分の遅延量となるように調整され、Ｔ０’の位相がＴ０の位相と一致する。

第１の異常検出手段２内の、ＥｘＯＲ回路２１は、クロックパルスＴ０とＴ０’の排他的論理和演算結果Ｔ０’’を出力する。

固定遅延回路２４及びゲート２５は、クロックパルスＴ０‘に特定の遅延を与え、正論理Ｔ０’’’および負論理／Ｔ０’’’の両方を出力する。

セレクタ２２−１及びＦ／Ｆ（フリップフロップ回路）２３−１は、Ｔ０’’’の立ち上がりエッジでＴ０’’の論理１（HIGHレベル）を取り込みホールドしたＤＴ０を出力する。

セレクタ２２−２及びＦ／Ｆ２３−２は、Ｔ０’’’の立ち下がりエッジでＴ０’’の論理１（HIGHレベル）を取り込みホールドしたＤＣ０を出力する。

ＯＲ回路２６は、ＤＴ０とＤＣ０の論理和結果をＡＬＭ０として出力する。

これにより、クロックパルスＴ０とＴ０’の論理レベル（ＨＩＧＨ/ＬＯＷ）が不一致の場合、ＡＬＭ０がＨＩＧＨになる。

図３は、図１におけるクロック切替回路の１部を構成する切替用位相調整手段５と、切替信号生成手段６と、切替手段７との詳細な構成を示すブロック図である。

図３が示すように、切替用位相調整手段５内の位相比較回路５２は、第１のクロック分配系ＣＩＮ０のあるクロックパルスＤ０と第２のクロック分配系ＣＩＮ１のあるクロックパルスＤ１の位相を比較し、Ｄ０の位相が前の場合は、カウンタ５３−０に対してカウントＵＰ、カウンタ５３−１に対してカウントＤＯＷＮを指示し、Ｄ０の位相が後の場合はカウンタ５３−０に対してカウントＤＯＷＮ、カウンタ５３−１に対してカウントＵＰを指示する。

可変遅延回路５１−０は、カウンタ５３−０の値に従って遅延量を増減させ、可変遅延回路５１−１は、カウンタ５３−１の値に従って遅延量を増減させる。

このとき、ＣＩＮ０とＣＩＮ１は、発振源が異なるため、カウンタ５３−０と５３−１は、Ｄ０とＤ１の位相を合わせ込むため常時カウントＵＰまたはＤＯＷＮし、可変遅延回路５１−０及び５１−１がＭＡＸ側あるいはＭＩＮ側に張り付く前に、検出用位相調整手段１及び２内のカウンタ１３及び３３のカウンタ値分を減算または加算する。

これにより、第１のクロック分配系ＣＩＮ０のあるクロックパルスＤ０と第２のクロック分配系ＣＩＮ１のあるクロックパルスＤ１の位相が一致した状態がキープされる。

切替信号生成手段６は、切替信号ＳＥＬがＬＯＷのときにＡＬＭ０がＬＯＷからＨＩＧＨになるとＳＥＬをＨＩＧＨに切り替え、ＳＥＬがＨＩＧＨのときにＡＬＭ０がＬＯＷからＨＩＧＨになったときはＨＩＧＨのまま切り替えない。

また、切替信号ＳＥＬがＨＩＧＨのときにＡＬＭ１がＬＯＷからＨＩＧＨになるとＳＥＬをＬＯＷに切り替え、ＳＥＬがＬＯＷのときにＡＬＭ１がＬＯＷからＨＩＧＨになったときはＬＯＷのまま切り替えない。

切替手段７は、ＳＥＬがLOWのときは第１のクロック分配系ＣＩＮ０を選択し、ＳＥＬがＨＩＧＨのときは第２のクロック分配系ＣＩＮ１を選択し、ＣＯＵＴとして出力する。
（クロック切替回路の動作の説明）
次に図１〜図３におけるクロック切り替え装置の各構成要素の動作を図４〜７に示すタイムチャートを使用して説明する。

図１において、通常時、別々の発振源で生成されるほぼ同一の周波数のクロックＣＩＮ０とＣＩＮ１とが供給されており、切替手段７は、そのいずれか一方のクロックを選択してＣＯＵＴとして出力している。

まず、１例として、切替手段７がＣＩＮ０を選択している状態で、ＣＩＮ０のクロックパルスの上側パルスが１発抜ける異常が発生したときに、ＣＩＮ１に切り替える動作を説明する。

図２において、第１のクロックパルスＴ０とその１周期前のクロックパルスＴ０’の位相を比較し、Ｔ０の位相が前の場合はカウンタ１３に対してカウントＵＰを指示し、Ｔ０の位相が後の場合はカウントDOWNを指示する。

可変遅延回路１１は、カウンタ１３の値に従って遅延量を増減させる。

これにより、カウンタ１３のカウント値は可変遅延回路１１がちょうどクロックＣＩＮ０の１周期分の遅延量となるように調整され、Ｔ０’の位相がＴ０の位相と一致する（図４の４−１、４−２）。

第１の異常検出手段２内の、ＥｘＯＲ回路２１は、Ｔ０とＴ０’の排他的論理和演算結果Ｔ０’’を出力する。例えば、図４のＦの時点でＣＩＮ０のクロックパルスの上側パルスが１発抜ける異常が発生した場合は、図４の４−３のような波形を出力する。

固定遅延回路２４およびゲート２５は、位相Ｔ０’に特定の遅延を与え、正論理Ｔ０’’’および負論理／Ｔ０’’’の両方を出力する（図４の４−４、４−６）。

セレクタ２２−１およびＦ／Ｆ２３−１は、Ｔ０’’’の立ち上がりエッジでＴ０’’の論理１（ＨＩＧＨレベル）を取り込みホールドしたＤＴ０を出力し、Ｔ０’’’のＡのエッジでＤＴ０をＨＩＧＨレベルにする（図４の４−５）。

このとき、セレクタ２２−２およびＦ／Ｆ２３−２は、Ｔ０’’’の立ち下がりエッジ（／Ｔ０’’’の立ち上がり）でＴ０’’の値を取り込むが、図４の４−３および４−６に示すように、Ｔ０’’’の立ち下がりエッジ（／Ｔ０’’’の立ち上がり）時はＴ０’’が論理０（ＬＯＷレベル）であるため、ＤＣ０はＬＯＷのまま変化しない（図４の４−７）。

ＯＲ回路２６は、ＤＴ０とＤＣ０の論理和結果をＡＬＭ０として出力するので、ＡＬＭ０は図４のＡの時点以降ＨＩＧＨとなる（図４の４−８）。

図３において、切替用位相調整手段５内の、位相比較回路５２は、第１のクロック分配系ＣＩＮ０のあるクロックパルスＤ０と第２のクロック分配系ＣＩＮ１のあるクロックパルスＤ１の位相を比較し、Ｄ０の位相が前の場合はカウンタ５３−０に対してカウントUP、カウンタ５３−１に対してカウントDOWNを指示し、Ｄ０の位相が後の場合はカウンタ５３−０に対してカウントDOWN、カウンタ５３−１に対してカウントUPを指示する。

可変遅延回路51-0は、カウンタ53-0の値に従って遅延量を増減させ、可変遅延回路51-1は、カウンタ53-1の値に従って遅延量を増減させる。

このとき、CIN0とCIN1は発振源が異なるため、カウンタ53-0と53-1は、D0とD1の位相を合わせ込むため常時カウントUPまたはDOWNし、可変遅延回路51-0および51-1がMAX側あるいはMIN側に張り付く前に、検出用位相調整手段1および2内のカウンタ13および33のカウンタ値分を減算または加算する。

これにより、第１のクロック分配系CIN0のあるクロックパルスD0と第２のクロック分配系CIN1のあるクロックパルスD1の位相が一致した状態がキープされる（図５の5-4、5-4）。

切替信号生成手段6は、切替信号SELがLOWなので、ALM0がＡ時点でLOWからHIGHになると、クロックパルスD1の立ち下がりエッジで微分した信号AP0、AP’’を生成し、Ｓ時点でＦ／Ｆ61の値（SEL）をLOWからHIGHに反転させる（図５の5-5、5-6、5-7）。

切替手段7は、Ｓ時点でＦ／Ｆ61の値（SEL）をLOWからHIGHに反転したことにより、出力クロックCOUTを第１のクロック分配系CIN0から第２のクロック分配系CIN1に切り替える（図５の5-8）。

このとき、切替手段7の入力部においてCIN0のあるクロックパルスD0とCIN1のあるクロックパルスD1の位相を合わせているので、出力クロックCOUTは見かけ上連続しており、装置の処理を中断することなく自動的にバックアップ用のクロック分配系に切り替えることができる。

また、１例として、切替手段7がCIN0を選択している状態で、CIN0のクロックパルの下側パルスが１発抜ける異常が発生したときに、CIN1に切り替える動作を説明する。

図２において、第１の検出用位相調整手段1内の位相比較回路12は、第１のクロック分配系CIN0のあるクロックパルスT0とその１周期前のクロックパルスT0’の位相を比較し、T0の位相が前の場合はカウンタ13に対してカウントUPを指示し、T0の位相が後の場合はカウントDOWNを指示する。

可変遅延回路11は、カウンタ13の値に従って遅延量を増減させる。

これにより、カウンタ13のカウント値は可変遅延回路11がちょうどクロックCIN0の１周期分の遅延量となるように調整され、T0’の位相がT0の位相と一致する（図６の6-1、6-2）。

第１の異常検出手段2内の、ＥｘＯＲ回路21は、T0とT0’の排他的論理和演算結果T0’’を出力し、例えば図６のＦの時点でCIN0のクロックパルスの下側パルスが１発抜ける異常が発生した場合は、図６の6-3のような波形を出力する。

固定遅延回路24およびゲート25は、位相T0’に特定の遅延を与え、正論理T0’’’および負論理/T0’’’の両方を出力する（図６の6-4、6-6）。

セレクタ22-2およびＦ／Ｆ23-2は、T0’’’の立ち下がりエッジでT0’’の論理１（HIGHレベル）を取り込みホールドしたDC0を出力し、T0’’’のＡの立ち下がりエッジ（/T0’’’の立ち上がりエッジ）でDC0をHIGHレベルにする（図６の6-7）。

このとき、セレクタ22-1およびＦ／Ｆ23-1は、T0’’’の立ち上がりエッジでT0’’の値を取り込むが、図６の6-3および6-4に示すように、T0’’’の立ち上がりエッジ時はT0’’が論理0（LOWレベル）であるため、DT0はLOWのまま変化しない（図６の6-5）。

ＯＲ回路26は、DT0とDC0の論理和結果をALM0として出力するので、ALM0は図６のＡの時点以降HIGHとなる（図６の6-8）。

図３における、切替用位相調整手段5、切替信号生成手段6、切替手段7の動作は、前述のCIN0のクロックパルスの上側パルスが異常となった場合と同様であり、切替手段7は図７のＳ時点で、出力クロックCOUTを第１のクロック分配系CIN0から第二のクロック分配系CIN1に切り替える（図７の7-8）。

以上、切替手段7が第１のクロック分配系CIN0を選択している状態で、第１のクロック分配系CIN0のクロックパルスに異常が発生したときにCIN1に切り替える動作を説明したが、図１〜３の実施例では、切替手段7が第２のクロック分配系CIN1を選択している状態で、第２のクロック分配系CIN1のクロックパルスに異常が発生したときにも、全く同様の動作によってCIN0に切り替えることが可能である。

尚、切替手段7がCIN0を選択している状態で、CIN1のクロックパルスに異常が発生した場合は、第２の異常検出手段4はALM1をHIGHにするが、切替信号生成手段6内のＦ／Ｆ61の値（SEL）がLOWなので、AP’’はLOWのまま変化せず、Ｆ／Ｆ61の値（SEL）は反転しない。

また、同様に、切替手段7がCIN1を選択している状態で、CIN0のクロックパルスに異常が発生した場合も、第１の異常検出手段2はALM0をHIGHにするが、切替信号生成手段6内のＦ／Ｆ61の値（SEL）がHIGHなので、AP’’はLOWのまま変化せず、Ｆ／Ｆ61の値（SEL）は反転しない。

以上説明したように、本発明においては、以下に記載するような効果を奏する。

第１の効果は、発振源の異なる２系統のクロック分配系の、第１のクロック分配系と第２のクロック分配系の位相を切替手段の入力部において一致させているので、装置の処理を中断することなく自動的にバックアップ用のクロック分配系に切り替えることができることである。

第２の効果は、VCO（電圧制御オシレータ）を使用せず、遅延回路で位相調整を行っているので、クロック発振源に高精度の水晶発振器を使用することによりジッタを小さくすることができることである。

以上好ましい複数の実施の形態をあげて本発明を説明したが、本発明は必ずしも、上記実施の形態に限定されるものでなく、その技術的思想の範囲内において様々に変形して実施することができる。

本発明の実施の形態によるクロック切り替え装置の構成を示すブロック図である。 本発明の実施の形態によるクロック切り替え装置の構成要素の構成を示すブロック図である。 本発明の実施の形態によるクロック切り替え装置の構成要素の構成を示すブロック図である。 本発明の実施の形態によるクロック切り替え装置の構成要素の動作を示すタイムチャートである。 本発明の実施の形態によるクロック切り替え装置の構成要素の動作を示すタイムチャートである。 本発明の実施の形態によるクロック切り替え装置の構成要素の動作を示すタイムチャートである。 本発明の実施の形態によるクロック切り替え装置の構成要素の動作を示すタイムチャートである。

符号の説明

１，３：検出用位相調整手段
１１，３１：可変遅延回路
１２，３２：位相比較回路
１３，３３：カウンタ
２，４：異常検出手段
２１，４１：ＥＸ．ＯＲ回路
２２−１，２２−２，４２−１，４２−２：セレクタ
２３−１，２３−２，４３−１，４３−２：Ｆ／Ｆ
２４，４４：固定遅延回路
２５，４５：ゲート
２６，４６：ＯＲ回路
５：切替用位相調整手段
５１−０，５１−１：可変遅延回路
５２：位相比較回路
５３−０，５３−１：カウンタ
６：切替信号生成手段
６１：Ｆ／Ｆ
７：切替手段
７１：セレクタ

Claims (8)

1. 情報処理装置に対して供給するクロックの切り替えを行うクロック切り替え装置であって、
   入力する複数のクロックパルスの内、出力している前記クロックパルスの波形異常を検出した場合、前記出力中のクロックパルスに位相を合わせた他のクロックパルスに切り替えて出力する手段を備えることを特徴とするクロック切り替え装置。
2. 前記複数のクロックパルス毎に、現在のクロックパルスと１周期前のクロックパルスの論理レベルの不一致を検出する異常検出手段を備え、
   前記他のクロックパルスの位相を前記出力中のクロックパルスの位相に合わせる切替用位相調整手段と、
   前記異常検出手段による論理レベルの不一致の検出に基づいて、前記切替用位相調整手段によって位相を合わせた前記他のクロックパルスに切り替えて出力する切替手段とを備えることを特徴とする請求項１に記載のクロック切り替え装置。
3. 前記複数のクロックパルス毎に、現在のクロックパルスと１周期前のクロックパルスの位相を合わせる検出用位相調整手段を備え、
   前記検出用位相調整手段から、前記切替用位相調整手段に対して出力中のクロックパルスと他のクロックパルスを出力することを特徴とする請求項２に記載のクロック切り替え装置。
4. 前記異常検出手段が不一致を検出した場合に、他のクロックパルスへの切替信号を生成する切替信号生成手段を備え、
   前記切替手段が、前記切替信号生成手段からの切替信号に基づいてクロックパルスの切り替えを行うことを特徴とする請求項２又は請求項３に記載のクロック切り替え装置。
5. 情報処理装置に対して供給するクロックの切り替えを行うクロック切り替え方法であって、
   入力する複数のクロックパルスのうち、出力している前記クロックパルスの波形異常を検出した場合、前記出力中のクロックパルスに位相を合わせた他のクロックパルスに切り替えて出力することを特徴とするクロック切り替え方法。
6. 前記複数のクロックパルス毎に、現在のクロックパルスと１周期前のクロックパルスの論理レベルの不一致を検出するステップと、
   前記他のクロックパルスの位相を前記出力中のクロックパルスの位相に合わせるステップと、
   前記論理レベルの不一致の検出に基づいて、前記切替用位相調整手段によって位相を合わせた前記他のクロックパルスに切り替えて出力するステップを含むことを特徴とする請求項５に記載のクロック切り替え方法。
7. 前記複数のクロックパルス毎に、現在のクロックパルスと１周期前のクロックパルスの位相を合わせるステップを含むことを特徴する請求項６に記載のクロック切り替え方法。
8. 前記論理レベルの不一致を検出した場合に、他のクロックパルスへの切替信号を生成するステップを有し、
   前記切替信号に基づいてクロックパルスの切り替えを行うことを特徴とする請求項６又は請求項７に記載のクロック切り替え方法。

Images