JP5401947B2 - クロック無瞬断切替装置およびその動作方法 - Google Patents

クロック無瞬断切替装置およびその動作方法 Download PDF

Info

Publication number
JP5401947B2
JP5401947B2 JP2008306500A JP2008306500A JP5401947B2 JP 5401947 B2 JP5401947 B2 JP 5401947B2 JP 2008306500 A JP2008306500 A JP 2008306500A JP 2008306500 A JP2008306500 A JP 2008306500A JP 5401947 B2 JP5401947 B2 JP 5401947B2
Authority
JP
Japan
Prior art keywords
clock
frequency
frequency division
phase difference
outputting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008306500A
Other languages
English (en)
Other versions
JP2010130638A (ja
Inventor
英一 深沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2008306500A priority Critical patent/JP5401947B2/ja
Publication of JP2010130638A publication Critical patent/JP2010130638A/ja
Application granted granted Critical
Publication of JP5401947B2 publication Critical patent/JP5401947B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

本発明は、インターネットなどの通信回線を介して映像信号等の情報信号を送受信する伝送装置に関し、特に冗長伝送における2系統のクロックを無瞬断で切り替えるクロック無瞬断切替装置およびその動作方法に関するものである。
従来、高精細テレビジョンなどの映像信号等の情報信号送信装置において、冗長伝送のために現用系と予備系の2系統の入力クロックを備え、切替えによりいずれかを選択する方法が一般的に用いられる。このような送信装置においては、クロックを現用系から予備系に切り替えるときに、信頼性の向上のため無瞬断での切替えが要求される。このとき両クロックの位相を合わせることが重要となってくる。
特許文献1には、現用系のクロック側が予備系のクロック分周器をリセットすることで、現用系、予備系のクロック位相を合わせる例が、また特許文献2には、現用系、予備系のどちらか一方の系に対して複数の位相遅延を与える遅延回路を持ち、最も位相差の少ないクロックを選択することで、現用系、予備系のクロック位相を合わせる例が開示されている。
特開平8-223085号公報 特開平10-240375号公報
従来のクロック切替装置において、現用系と予備系とのクロックに位相差のある場合、現用系のクロックで予備系のクロック分周器をリセットすることにより位相を合わせたとしても、最低でもクロック1サイクル以下の位相差が残ってしまう。また、位相遅延回路を多数用意すれば、位相合わせの精度を上げることも可能であるが、ハード構成の面でもコストの面でも限界があり、結局位相差が残ってしまうことになる。
いずれにしてもこれらの位相差によって電圧水晶発振器(VCXO:Voltage Controlled
Crystal Oscillator)からの出力クロックを乱してしまうという問題があった。
本発明は、このような従来技術の欠点を解消し、系切替え時の位相差を高精度で一致させることができるクロック無瞬断切替装置およびその方法を提供することを目的とする。
本発明によれば、上述の課題を解決するために、冗長伝送における2系統のクロックを無瞬断で切り替えるクロック無瞬断切替装置は、位相差のある2系統のクロックを出力するクロック供給手段と、この2系統のクロックからそれぞれ第1の分周カウンタ値を出力する第1の分周カウンタ手段と、この第1の分周カウンタ値をそれぞれ1/Nに分周し(ただしNは自然数)、それぞれ分周信号を出力する第1のカウンタデコード手段と、2系統の分周信号からどちらかの分周信号を選択する選択手段と、この選択された分周信号と、出力から帰還される出力分周信号との位相を比較し、位相差に対応した位相差対応電圧を出力する位相比較手段と、この位相差対応電圧をフィルタし、制御電圧を出力するフィルタリング手段と、制御電圧で周波数の制御を行い、入力されたクロックのα(ただしαは自然数)倍の周波数制御クロックを出力するクロック生成手段と、この周波数制御クロックを1/αに分周し、出力クロックを出力するクロック出力手段と、周波数制御クロックから第2の分周カウンタ値を出力する第2の分周カウンタ手段と、第2の分周カウンタ値を1/(N×α)に分周し、出力分周信号を一時的に記憶するとともに、出力する第2のカウンタデコード手段と、2系統の第1の分周カウンタ値の一方と第2の分周カウンタ値との位相差分を、周波数制御クロックを用いてα倍の周波数精度で位相差分値として検出する位相差分検出手段と、系の切替え発生時に、一時的に記憶された出力分周信号を位相差分値で加減算を行い、位相を合わせる位相合わせ手段とを含むことを特徴とする。
また、冗長伝送における2系統のクロックを無瞬断で切り替えるクロック無瞬断切替の動作方法は、位相差のある2系統のクロックを出力するクロック供給工程と、この2系統のクロックからそれぞれ第1の分周カウンタ値を出力する第1の分周カウンタ工程と、この第1の分周カウンタ値をそれぞれ1/Nに分周し(ただしNは自然数)、それぞれ分周信号を出力する第1のカウンタデコード工程と、2系統の分周信号からどちらかの分周信号を選択する選択工程と、この選択された分周信号と、出力から帰還される出力分周信号との位相を比較し、位相差に対応した位相差対応電圧を出力する位相比較工程と、この位相差対応電圧をフィルタし、制御電圧を出力するフィルタリング工程と、制御電圧で周波数の制御を行い、入力されたクロックのα(ただしαは自然数)倍の周波数制御クロックを出力するクロック生成工程と、この周波数制御クロックを1/αに分周し、出力クロックを出力するクロック出力工程と、周波数制御クロックから第2の分周カウンタ値を出力する第2の出力分周カウンタ工程と、第2の分周カウンタ値を1/(N×α)に分周し、出力分周信号を一時的に記憶するとともに、出力する第2のカウンタデコード工程と、2系統の第1の分周カウンタ値の一方と第2の分周カウンタ値との位相差分を、周波数制御クロックを用いてα倍の周波数精度で位相差分値として検出する位相差分検出工程と、系の切替え発生時に、一時的に記憶された出力分周信号を位相差分値で加減算を行い、位相を合わせる位相合わせ工程とを含むことを特徴とする。
次に添付図面を参照して、本発明によるクロック無瞬断切替装置の実施例について詳細に説明する。
図1に高精細テレビ(HDTV:High Definition Television)の HD-SDI(High Definition Serial Digital Interface)処理部からの出力信号におけるクロック無瞬断切替装置100の構成を示す。
本実施例は冗長構成のHD-SDI処理部から出力される位相差のある現用系のクロック(0系クロック)と予備系のクロック(1系クロック)とを切り替える際、VCXOからの出力クロックの乱れを最小限に抑え、無瞬断切替えを行う方法を示している。
クロック供給部12は、位相差のある2系統のクロック、0系クロック102と1系クロック104を出力し、それぞれ分周カウンタ14、18に送る。
分周カウンタ14、18は、クロック供給部12から送られた0系クロック102および1系クロック104を分周するためのカウンタであり、分周カウンタ値122、124をそれぞれカウンタデコーダ(DEC:Decoder)16、20に送るとともに、位相差分検出回路36に送る。
カウンタデコーダ16、20は、分周カウンタ14、18から送られた分周カウンタ値122、124から0系クロックおよび1系クロックをそれぞれ1/N(N:所望の自然数値)に分周し、0系分周信号106と1系分周信号108をセレクタ22に送る。
セレクタ22は、カウンタデコーダ16、20から送られた0系分周信号106と1系分周信号108のどちらかの信号を選択し、選択した分周信号110を位相比較回路24に送る。また、系の切替えが発生した場合には外部から選択信号128を受信する。
位相比較回路24は、セレクタ22から送られた分周信号110を基準とし、出力カウンタデコーダ34から送られる出力分周信号120を従属として位相を比較し、位相差に対応する位相差対応電圧111を出力しフィルタ回路26に送る。
フィルタ回路26は、位相比較回路24から送られる位相差対応電圧111をフィルタにかけてVCXO制御電圧112とし、電圧制御水晶発振器(VCXO)28に送る。
VCXO 28は、フィルタ回路26から送られるVCXO制御電圧112により周波数の制御を行い入力されたクロックのα倍(所望の自然数倍)の周波数精度の周波数制御クロック114を出力し、1/α分周回路30に送る。また周波数制御クロック114をVCXO分周カウンタ32と位相差分検出回路36に送る。
1/α分周回路30は、VCXO 28から送られるα倍の周波数精度の周波数制御クロック114を1/αに分周し、最終的に選択した分周信号110と同じクロック周波数の出力クロック116を出力する。
VCXO分周カウンタ32は、VCXO 28から送られる周波数制御クロック114を分周するためのカウンタであり、VCXO分周カウンタ値118を出力カウンタデコーダ34と位相差分検出回路36に送る。
出力カウンタデコーダ34は、VCXO分周カウンタ32から送られるVCXO分周カウンタ値118を1/(N×α)に分周し、出力分周信号120として位相比較回路24に送る。
また外部から選択信号128による系の切替えの発生時には、出力カウンタデコーダ34は、切替え発生前の出力分周信号120(デコード値)を記憶しておき、位相差分検出回路36から送られる位相差分値126で加減算を行い、切替え後の分周信号に位相の一致する出力分周信号120を作り出す。
位相差分検出回路36は、分周カウンタ14から送られる分周カウンタ値122、もしくは分周カウンタ18から送られる分周カウンタ値124の一方と、VCXO分周カウンタ32 から送られるVCXO分周カウンタ値118との位相差分を、VCXO 28から送られる周波数制御クロック114を用いてα倍の周波数精度の位相差分値126として検出し、出力カウンタデコーダ34に送る。
次に、本実施例におけるクロック無瞬断切替装置100の動作方法について、説明する。
まず、クロックの系切替えが発生していない場合の動作について説明する。
クロック供給部12から位相差のある0系クロック102と1系クロック104とが出力され、0系クロック102は分周カウンタ14に入力され、分周カウンタ値122が出力される。この分周カウンタ値122はカウンタデコーダ16でデコードされ1/Nに分周され分周信号106となる。同様に1系クロック104は分周カウンタ18に入力され、カウンタ値124が出力され、このカウンタ値124はカウンタデコーダ20でデコードされ1/Nに分周され分周信号108となる。
これら分周信号106、108はセレクタ22に送られ、どちらかが分周信号110として選択され位相比較回路24に送られる。
位相比較回路24では、この選択された分周信号110を基準側として、またVCXO 28から出力される周波数制御クロックを元に分周された出力分周信号120を従属側として、両者の位相が比較され、位相差に対応した位相差対応電圧111が出力され、フィルタ回路26に送られVCXO制御電圧112がVCXO 28に送られる。
VCXO 28では、あらかじめ入力クロックのα倍(所望の自然数倍)のクロックが出力されるように設定されてあり、クロック供給部12から供給されるクロックのα倍の周波数精度の周波数制御クロック114が出力される。
α倍の周波数精度の周波数制御クロック114は、VCXO分周カウンタ32に入力され、VCXO分周カウンタ値118が出力され、出力カウンタデコーダ34に送られる。
出力カウンタデコーダ34では送られてきたVCXO分周カウンタ値118が1/(N×α)に分周され出力分周信号120となる。
この出力分周信号120が従属側として位相比較回路24に送られ、セレクタ22から送られる基準側の分周信号110と位相比較が行われる。
このようにして周波数制御クロック114が分周され、1/α分周回路30から最終的に選択された出力クロック116が出力される。
次にクロックの切替えが発生した場合について説明する。ここで選択された系を現用系、選択されなかった系を予備系とよぶ。
位相差分検出回路36では、2系統のクロックから送られた2系統の分周カウンタのうち予備系のカウンタ値、すなわち0系クロックが現用系で1系のクロックが予備系の場合には1系の分周カウンタ値124が、1系クロックが現用系で0系のクロックが予備系の場合には0系の分周カウンタ値122が、VCXO分周カウンタ値118と比較される。
ここで外部からの選択信号128により現用系から予備系への切替えが発生した際、出力カウンタデコーダ34では、あらかじめ記憶された切替え発生前の分周カウンタ124(デコード値)に位相差分検出回路36からの位相差分値126を加減算されることにより切替え後の予備系の分周信号に位相が一致する出力分周信号120が作り出される。
位相差分値126は、α倍の周波数精度のクロック114から求められているため、倍数の大きいほど精度を高く位相を一致させることが可能である。
さらに図2に示すように、0系クロックが現用系で1系のクロックが予備系の場合には、0系のカウンタデコーダ16からのリセット信号130で1系の分周カウンタ18をリセットすることにより、また1系のクロックが現用系で0系のクロックが予備系の場合には、1系のカウンタデコーダ20からのリセット信号132で0系の分周カウンタ14をリセットすることによりあらかじめ両系の分周カウンタ値122、124の位相差、および両系の分周信号106,108の位相差を、供給されるクロックの1サイクル以内にしておくことを併用しても構わない。
以上の動作について、図3のタイムチャートを用いて具体的に説明する。ここでαは4、すなわちVCXOクロックが供給クロックの4倍の周波数、0系クロックが現用系クロック、1系クロックが予備クロックであるとする。
クロック切替えがおこなわれる前の状態では、現用系の分周カウンタ122が「0」をデコードしたときの現用系分周信号106の立ち上がりと、VCXO分周カウンタ値118が「0」〜「3」をデコードしたしたときのVCXO出力分周信号120の立ち上がりとが一致し、現用系クロック102は、VCXOクロック114と位相が一致している。
次に現用系クロックと位相が一致していない予備系クロック104でカウントされる予備系分周カウンタ124は、VCXO分周カウンタ118と位相差があり、その位相差分値126が求められる。具体的には、現用系分周カウンタ122のときと同様に、予備系分周カウンタ124が「0」をデコードしたときの予備系分周信号108の立ち上がりと、VCXO分周カウンタ118が「0」〜「3」をデコードしたしたときのVCXO出力分周信号120の立ち上がりとの位相差分値126は、VCXOクロック114の精度で「6」となっている。
クロック切替えが行われる際、VCXO出力分周信号120が出力カウンタデコーダ34において、VCXOクロック114を用いて位相差分値126である6クロック分ずらされることによりVCXO分周カウンタ118の「6」〜「9」にデコードされる。
これにより、予備系分周信号108の位相をVCXOクロック114の1サイクル以内の精度で、クロック切替え後のVCXO分周信号を、切替え前の位相と一致させることができる。
本実施例では、HDTV信号を例として示したが、SDTV(Standard Definition Television)はもちろん周波数領域には関係なく適用することができる。また、VCXOの周波数は、供給クロックに対する倍率が大きければ大きいほど位相精度が向上することは明らかであるが、2倍以上であれば本発明を適用することが可能である。
このように、本発明によれば、クロック無瞬断切替装置において、位相差のある2系統のクロックを切り替える際に、位相比較回路の従属側のクロック周波数を供給されるクロックより整数倍高くし、予備系の分周カウンタ値と従属側の分周カウンタを比較して位相差分値を求めておき、系切替えが発生した際は、従属側の分周カウンタのデコード値を位相差分値だけずらし、切替え後の分周信号の位相を高精度で一致させることで、切替え時に発生するクロックの乱れを防止することが可能である。
また、簡単な位相比較によって処理することができるため、精度を上げるためのハード量を増大させることもなく回路の規模を削減することが可能となる。
本発明の実施例によるクロック無瞬断切替装置の構成を示すブロックである。 本発明の他の実施例によるクロック無瞬断切替装置の説明の図である。 本発明の実施例によるクロック無瞬断切替装置の動作を説明するタイムチャートである。
符号の説明
100 クロック無瞬断切替装置
12 クロック供給部
14,18 分周カウンタ
16,20 カウンタデコーダ
22 セレクタ
24 位相比較回路
26 フィルタ回路
28 電圧制御水晶発振器(VCXO)
30 1/α分周回路
32 VCXO分周カウンタ
34 出力カウンタデコーダ
36 位相差分検出回路

Claims (4)

  1. 冗長伝送における2系統のクロックを無瞬断で切り替えるクロック無瞬断切替装置において、該装置は、
    位相差のある2系統のクロックを出力するクロック供給手段と、
    該2系統のクロックからそれぞれ第1の分周カウンタ値を出力する第1の分周カウンタ手段と、
    該第1の分周カウンタ値をそれぞれ1/Nに分周し(ただしNは自然数)、それぞれ分周信号を出力する第1のカウンタデコード手段と、
    2系統の該分周信号からどちらかの分周信号を選択する選択手段と、
    該選択された分周信号と、出力から帰還される出力分周信号との位相を比較し、位相差に対応した位相差対応電圧を出力する位相比較手段と、
    該位相差対応電圧をフィルタし、制御電圧を出力するフィルタリング手段と、
    該制御電圧で周波数の制御を行い、入力されたクロックのα(ただしαは自然数)倍の周波数制御クロックを出力するクロック生成手段と、
    該周波数制御クロックを1/αに分周し、出力クロックを出力するクロック出力手段と、
    前記周波数制御クロックから第2の分周カウンタ値を出力する第2の分周カウンタ手段と、
    該第2の分周カウンタ値を1/(N×α)に分周し、出力分周信号を一時的に記憶するとともに、出力する第2のカウンタデコード手段と、
    前記2系統の前記第1の分周カウンタ値の一方と前記第2の分周カウンタ値との位相差分を、前記周波数制御クロックを用いて前記α倍の周波数精度で位相差分値として検出する位相差分検出手段と、
    系の切替え発生時に、前記一時的に記憶された出力分周信号を該位相差分値で加減算を行い、位相を合わせる位相合わせ手段とを含むことを特徴とするクロック無瞬断切替装置。
  2. 請求項1のクロック無瞬断切替装置において、前記2系統のクロックを分周するときに一方のクロックから他方のクロックの第1の分周カウンタ手段をリセットすることを特徴とするクロック無瞬断切替装置。
  3. 請求項2のクロック無瞬断切替装置において、前記リセットにより、あらかじめ前記2系統の前記第1の分周カウンタ値の位相差を供給されるクロックの1サイクル以内にすることを特徴とするクロック無瞬断切替装置。
  4. 冗長伝送における2系統のクロックを無瞬断で切り替えるクロック無瞬断切替の動作方法において、該方法は、
    位相差のある2系統のクロックを出力するクロック供給工程と、
    該2系統のクロックからそれぞれ第1の分周カウンタ値を出力する第1の分周カウンタ工程と、
    該第1の分周カウンタ値をそれぞれ1/Nに分周し(ただしNは自然数)、それぞれ分周信号を出力する第1のカウンタデコード工程と、
    2系統の該分周信号からどちらかの分周信号を選択する選択工程と、
    該選択された分周信号と、出力から帰還される出力分周信号との位相を比較し、位相差に対応した位相差対応電圧を出力する位相比較工程と、
    該位相差対応電圧をフィルタし、制御電圧を出力するフィルタリング工程と、
    該制御電圧で周波数の制御を行い、入力されたクロックのα(ただしαは自然数)倍の周波数制御クロックを出力するクロック生成工程と、
    該周波数制御クロックを1/αに分周し、出力クロックを出力するクロック出力工程と、
    前記周波数制御クロックから第2の分周カウンタ値を出力する第2の分周カウンタ工程と、
    該第2の分周カウンタ値を1/(N×α)に分周し、出力分周信号を一時的に記憶するとともに、出力する第2のカウンタデコード工程と、
    前記2系統の前記第1の分周カウンタ値の一方と前記第2の分周カウンタ値との位相差分を、前記周波数制御クロックを用いて前記α倍の周波数精度で位相差分値として検出する位相差分検出工程と、
    系の切替え発生時に、一時的に記憶された前記出力分周信号を該位相差分値で加減算を行い、位相を合わせる位相合わせ工程とを含むことを特徴とするクロック無瞬断切替の動作方法。
JP2008306500A 2008-12-01 2008-12-01 クロック無瞬断切替装置およびその動作方法 Active JP5401947B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008306500A JP5401947B2 (ja) 2008-12-01 2008-12-01 クロック無瞬断切替装置およびその動作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008306500A JP5401947B2 (ja) 2008-12-01 2008-12-01 クロック無瞬断切替装置およびその動作方法

Publications (2)

Publication Number Publication Date
JP2010130638A JP2010130638A (ja) 2010-06-10
JP5401947B2 true JP5401947B2 (ja) 2014-01-29

Family

ID=42330632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008306500A Active JP5401947B2 (ja) 2008-12-01 2008-12-01 クロック無瞬断切替装置およびその動作方法

Country Status (1)

Country Link
JP (1) JP5401947B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6036014B2 (ja) * 2012-02-22 2016-11-30 沖電気工業株式会社 クロック切替装置
JP5880603B2 (ja) 2014-03-19 2016-03-09 日本電気株式会社 クロック発生装置、サーバシステムおよびクロック制御方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01314447A (ja) * 1988-06-14 1989-12-19 Fujitsu Ltd ヒットレス切替制御回路
JP2841837B2 (ja) * 1990-11-07 1998-12-24 日本電気株式会社 中継端局装置のクロック受信回路
JPH08223085A (ja) * 1995-02-15 1996-08-30 Fujitsu Ltd 無線送信装置
JP2003032320A (ja) * 2001-07-16 2003-01-31 Nec Corp ヒットレス切替回路を具備するデジタル無線通信装置
JP4359786B2 (ja) * 2007-03-22 2009-11-04 日本電気株式会社 データ伝送装置及びクロック切替回路

Also Published As

Publication number Publication date
JP2010130638A (ja) 2010-06-10

Similar Documents

Publication Publication Date Title
US5852728A (en) Uninterruptible clock supply apparatus for fault tolerant computer system
US8175205B2 (en) Clock data recovery circuit capable of generating clock signal synchronized with data signal
US8249171B2 (en) MPEG-2 transport stream packet synchronizer
JP3619466B2 (ja) 半導体装置
US8035451B2 (en) On-the-fly frequency switching while maintaining phase and frequency lock
JP2001352241A (ja) デジタルpll装置
JP5401947B2 (ja) クロック無瞬断切替装置およびその動作方法
WO2012081196A1 (ja) 信号選択回路及び信号選択方法
JP3251213B2 (ja) フェーズ・ロックド・ループ回路
JP2008177678A (ja) クロック生成装置及び方法
US20040117691A1 (en) Method and related device for reliably receiving a digital signal
US20030086518A1 (en) Clock recovery from data streams containing embedded reference clock values
JP2602421B2 (ja) クロック受信分配システム
JP2008176578A (ja) 冗長演算システムよび演算部
JP2006339940A (ja) Pll制御回路およびその制御方法
JP3536780B2 (ja) 同期源信号切替回路
JP3132657B2 (ja) クロック切替回路
JP6036014B2 (ja) クロック切替装置
JP2000148281A (ja) クロック選択回路
JP4089352B2 (ja) フレームパルス切替回路及びその位相制御方法
JP4921811B2 (ja) 位相同期ループ回路及びこの位相同期ループ回路で使用される制御方法
JP2000244311A (ja) クロック切替調整方法及び回路
JP2018207197A (ja) クロック冗長システム
JP2002141893A (ja) クロック供給装置
JP2000138658A (ja) クロック切り替えシステム

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131014

R150 Certificate of patent or registration of utility model

Ref document number: 5401947

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150