JP4359786B2 - データ伝送装置及びクロック切替回路 - Google Patents
データ伝送装置及びクロック切替回路 Download PDFInfo
- Publication number
- JP4359786B2 JP4359786B2 JP2007074407A JP2007074407A JP4359786B2 JP 4359786 B2 JP4359786 B2 JP 4359786B2 JP 2007074407 A JP2007074407 A JP 2007074407A JP 2007074407 A JP2007074407 A JP 2007074407A JP 4359786 B2 JP4359786 B2 JP 4359786B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- parallel
- phase
- switch
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 title claims description 29
- 238000006243 chemical reaction Methods 0.000 claims description 25
- 230000004044 response Effects 0.000 claims description 13
- 230000001172 regenerating effect Effects 0.000 claims 1
- 238000011084 recovery Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000008186 active pharmaceutical agent Substances 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M9/00—Parallel/series conversion or vice versa
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Communication Control (AREA)
Description
図2は、本発明の実施の形態に係るデータ伝送装置1の構成を示すブロック図である。このデータ伝送装置1は、複数系統のシリアルデータを無瞬断で切り替えて伝送する機能を有している。具体的には、データ伝送装置1は、第1シリアルパラレル変換部10、第2シリアルパラレル変換部20、パラレルシリアル変換部30、第1映像メモリ41、第2映像メモリ42、第1ライトアドレス発生器43、第2ライトアドレス発生器44、リードアドレス発生器45、映像切替器46、クロック切替回路50、及び切替制御回路60を備えている。クロック切替回路50は、切替器51及びクロックリカバリ回路52を有している。
図3は、本実施の形態に係るクロック切替回路50の構成を示すブロック図である。クロック切替回路50は、切替器51、フェーズシフタ53、PLL(Phase Locked Loop)回路54、位相比較器55、及び制御回路56を有している。フェーズシフタ53、PLL回路54、位相比較器55、及び制御回路56は、図2中のクロックリカバリ回路52を構成している。
上述のように、位相比較器55は、選択パラレルクロック信号PCLKと他方のパラレルクロック信号との位相差を検出する。系統切り替えと同時に、PLL回路54の前段に設けられたフェーズシフタ53は、系統切り替え直前の位相差を示す位相差信号SPを受け取る。そして、そのフェーズシフタ53は、その位相差の分だけ選択パラレルクロック信号PCLKの位相をシフトさせる。その結果、PLL回路54の入力で位相差が無くなる。つまり、位相差をなくしたクロック切り替え動作が可能となる。従って、系統間の位相差により発生するジッタを大幅に低減することが可能となる。このように、本発明によれば、複数系統のシリアルデータを無瞬断で切り替えて伝送するデータ伝送装置において、系統切り替え時のジッタを低減することが可能になる。
10 第1シリアルパラレル変換部
20 第2シリアルパラレル変換部
30 パラレルシリアル変換部
41 第1映像メモリ
42 第2映像メモリ
43 第1ライトアドレス発生器
44 第2ライトアドレス発生器
45 リードアドレス発生器
46 映像切替器
50 クロック切替回路
51 切替器
52 クロックリカバリ回路
53 フェーズシフタ
54 PLL回路
55 位相比較器
56 制御回路
60 切替制御回路
DS1 第1シリアルデータ
DS2 第2シリアルデータ
DP パラレルデータ
DS シリアルデータ
PCLK1 第1パラレルクロック信号
PCLK2 第2パラレルクロック信号
PCLK 選択パラレルクロック信号
SC 切替信号
SP 位相差信号
Claims (6)
- 第1系統のシリアルデータから第1パラレルクロック信号を再生する第1シリアルパラレル変換部と、
第2系統のシリアルデータから第2パラレルクロック信号を再生する第2シリアルパラレル変換部と、
前記第1パラレルクロック信号と前記第2パラレルクロック信号のいずれかを、選択パラレルクロック信号としてパラレルシリアル変換部に出力するクロック切替回路と
を備え、
前記クロック切替回路は、
前記第1パラレルクロック信号と前記第2パラレルクロック信号を受け取り、前記選択パラレルクロック信号を切り替える切替器と、
前記切替器から出力される前記選択パラレルクロック信号を前記パラレルシリアル変換部に出力するPLL回路と、
前記第1パラレルクロック信号と前記第2パラレルクロック信号との位相差を検出する位相比較器と、
前記切替器と前記PLL回路との間に介在するフェーズシフタと
を有し、
前記切替器が前記選択パラレルクロック信号を切り替える際、前記フェーズシフタは、前記位相差の分だけ前記選択パラレルクロック信号の位相をシフトさせる
データ伝送装置。 - 請求項1に記載のデータ伝送装置であって、
前記切替器は、前記第1パラレルクロック信号と前記第2パラレルクロック信号の一方を前記選択パラレルクロック信号として前記フェーズシフタに出力し、他方を前記位相比較器に出力し、
前記位相比較器は、前記PLL回路から出力される前記選択パラレルクロック信号と、前記切替器から出力される前記他方のパラレルクロック信号との位相差を検出する
データ伝送装置。 - 請求項1又は2に記載のデータ伝送装置であって、
前記クロック切替回路は、前記位相比較器の出力に接続された制御回路を更に有し、
前記切替器は、切替信号に応答して、前記選択パラレルクロック信号を切り替え、
前記制御回路は、前記切替信号に応答して、前記位相比較器によって検出された前記位相差を示す位相差信号を前記フェーズシフタに出力し、
前記フェーズシフタは、前記位相差信号に基づいて前記選択パラレルクロック信号の位相をシフトさせる
データ伝送装置。 - 第1クロック信号と第2クロック信号のいずれかを選択クロック信号として出力するクロック切替回路であって、
前記第1クロック信号と前記第2クロック信号を受け取り、前記選択クロック信号を切り替える切替器と、
前記切替器から出力される前記選択クロック信号を出力するPLL回路と、
前記第1クロック信号と前記第2クロック信号との位相差を検出する位相比較器と、
前記切替器と前記PLL回路との間に介在するフェーズシフタと
を備え、
前記切替器が前記選択クロック信号を切り替える際、前記フェーズシフタは、前記位相差の分だけ前記選択クロック信号の位相をシフトさせる
クロック切替回路。 - 請求項4に記載のクロック切替回路であって、
前記切替器は、前記第1クロック信号と前記第2クロック信号の一方を前記選択クロック信号として前記フェーズシフタに出力し、他方を前記位相比較器に出力し、
前記位相比較器は、前記PLL回路から出力される前記選択クロック信号と、前記切替器から出力される前記他方のクロック信号との位相差を検出する
クロック切替回路。 - 請求項4又は5に記載のクロック切替回路であって、
更に、前記位相比較器の出力に接続された制御回路を備え、
前記切替器は、切替信号に応答して、前記選択クロック信号を切り替え、
前記制御回路は、前記切替信号に応答して、前記位相比較器によって検出された前記位相差を示す位相差信号を前記フェーズシフタに出力し、
前記フェーズシフタは、前記位相差信号に基づいて前記選択クロック信号の位相をシフトさせる
クロック切替回路。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007074407A JP4359786B2 (ja) | 2007-03-22 | 2007-03-22 | データ伝送装置及びクロック切替回路 |
BRPI0801097-8A BRPI0801097A2 (pt) | 2007-03-22 | 2008-03-19 | dispositivo de transferÊncia de dados, circuito de chaveamento de relàgio e mÉtodo de chaveamento de relàgio |
CN2008100865862A CN101272235B (zh) | 2007-03-22 | 2008-03-20 | 数据传送装置、时钟切换电路和时钟切换方法 |
TW097110104A TWI391827B (zh) | 2007-03-22 | 2008-03-21 | 資料傳送裝置、時脈切換電路及時脈切換方法 |
KR1020080026518A KR100970351B1 (ko) | 2007-03-22 | 2008-03-21 | 데이터 전송 디바이스, 클록 스위칭 회로 및 클록 스위칭방법 |
HK09101164.9A HK1120351A1 (en) | 2007-03-22 | 2009-02-09 | Data transfer device, clock switching circuit and clock switching method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007074407A JP4359786B2 (ja) | 2007-03-22 | 2007-03-22 | データ伝送装置及びクロック切替回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008236493A JP2008236493A (ja) | 2008-10-02 |
JP4359786B2 true JP4359786B2 (ja) | 2009-11-04 |
Family
ID=39908705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007074407A Expired - Fee Related JP4359786B2 (ja) | 2007-03-22 | 2007-03-22 | データ伝送装置及びクロック切替回路 |
Country Status (6)
Country | Link |
---|---|
JP (1) | JP4359786B2 (ja) |
KR (1) | KR100970351B1 (ja) |
CN (1) | CN101272235B (ja) |
BR (1) | BRPI0801097A2 (ja) |
HK (1) | HK1120351A1 (ja) |
TW (1) | TWI391827B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5401947B2 (ja) * | 2008-12-01 | 2014-01-29 | 沖電気工業株式会社 | クロック無瞬断切替装置およびその動作方法 |
US8700926B2 (en) * | 2010-01-11 | 2014-04-15 | Qualcomm Incorporated | System and method of tuning a dynamic clock and voltage switching algorithm based on workload requests |
CN103164363B (zh) * | 2011-12-16 | 2018-07-17 | 南京中兴新软件有限责任公司 | 数据处理方法和装置 |
CN103595928B (zh) * | 2013-11-19 | 2017-02-08 | 大连科迪视频技术有限公司 | 一种512×512的广播级超大规模3gsdi矩阵 |
US20200322122A1 (en) * | 2017-11-22 | 2020-10-08 | Mitsubishi Electric Corporation | Data transmission device and data transmission method |
KR102428498B1 (ko) | 2018-10-26 | 2022-08-04 | 매그나칩 반도체 유한회사 | 스위칭 노이즈를 감소시킬 수 있는 수신 장치 및 이를 포함하는 전송 시스템 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2553244B1 (fr) * | 1983-10-07 | 1988-12-30 | Trt Telecom Radio Electr | Dispositif de commutation avec remise en phase automatique des donnees sur 3,5 bits |
KR950008665B1 (ko) * | 1992-08-29 | 1995-08-04 | 한태섭 | 합성수지재의 입체라벨 제조방법 |
JPH1022821A (ja) * | 1996-06-28 | 1998-01-23 | Nec Corp | 位相合わせによる系切替方式 |
JP3761481B2 (ja) * | 2002-03-26 | 2006-03-29 | 株式会社東芝 | 同期回路 |
US6952115B1 (en) * | 2003-07-03 | 2005-10-04 | Lattice Semiconductor Corporation | Programmable I/O interfaces for FPGAs and other PLDs |
KR100615580B1 (ko) * | 2005-07-05 | 2006-08-25 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 데이터 입출력 방법과이를 구비한 메모리 시스템 |
JP3950899B2 (ja) * | 2005-08-03 | 2007-08-01 | 株式会社日立コミュニケーションテクノロジー | ビット同期回路 |
KR100646336B1 (ko) | 2005-10-10 | 2006-11-23 | 엘지전자 주식회사 | 데이터 샘플링 장치 및 방법과 이를 이용한 고속 직렬수신기 |
-
2007
- 2007-03-22 JP JP2007074407A patent/JP4359786B2/ja not_active Expired - Fee Related
-
2008
- 2008-03-19 BR BRPI0801097-8A patent/BRPI0801097A2/pt not_active IP Right Cessation
- 2008-03-20 CN CN2008100865862A patent/CN101272235B/zh not_active Expired - Fee Related
- 2008-03-21 TW TW097110104A patent/TWI391827B/zh not_active IP Right Cessation
- 2008-03-21 KR KR1020080026518A patent/KR100970351B1/ko active IP Right Grant
-
2009
- 2009-02-09 HK HK09101164.9A patent/HK1120351A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
HK1120351A1 (en) | 2009-03-27 |
BRPI0801097A2 (pt) | 2008-11-18 |
TWI391827B (zh) | 2013-04-01 |
CN101272235B (zh) | 2012-09-19 |
JP2008236493A (ja) | 2008-10-02 |
KR100970351B1 (ko) | 2010-07-15 |
KR20080086407A (ko) | 2008-09-25 |
TW200900945A (en) | 2009-01-01 |
CN101272235A (zh) | 2008-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4359786B2 (ja) | データ伝送装置及びクロック切替回路 | |
WO2010089962A1 (ja) | ストリーム信号伝送装置及び伝送方法 | |
JP2011217062A (ja) | カメラシステム、信号遅延量調整方法及びプログラム | |
JP4529714B2 (ja) | Dll回路サンプリングタイミング調整システム及びその方法並びにそれに用いる送受信装置 | |
US9781358B2 (en) | 12G-SDI switcher with integrated processing of quad-link 3G-SDI | |
JP2001211228A (ja) | 電話端末装置 | |
CN103716106A (zh) | 时钟同步方法、系统及设备 | |
JPH0698358A (ja) | デジタル信号用スイッチング装置 | |
JP5610985B2 (ja) | 無瞬断切替装置及び方法 | |
JP2010212746A (ja) | 送出システム | |
JP5237683B2 (ja) | 映像信号の送信装置、受信装置及び映像伝送装置 | |
JPH1098457A (ja) | デジタル・オーディオ信号の同期化装置及び方法 | |
JP2008193405A (ja) | 伝送システム、送信側装置、受信側装置、これらの動作方法、及びデジタル放送システム | |
JP3882688B2 (ja) | 画像音声同期化装置 | |
JP2015046837A (ja) | クロック再生制御装置と映像信号受信装置及びクロック再生方法 | |
JP5023930B2 (ja) | フレームシンクロナイザ、フレーム同期方法、およびプログラム | |
JP2010166534A (ja) | 制御装置及び音声出力装置及びシアターシステム、及び制御方法並びにプログラム | |
JP3070546B2 (ja) | 警報転送回路 | |
JP3361862B2 (ja) | 画像伝送装置の多重分離制御装置 | |
JP2006101029A (ja) | データ受信装置 | |
JP2004072763A (ja) | デジタルデータ受信装置およびデジタルデータ受信方法 | |
JPH07264176A (ja) | フレーム番号付加方式と信号伝送装置 | |
JP4519726B2 (ja) | 放送素材信号切替送出装置及び切替制御装置 | |
JP2002057656A (ja) | 信号同期装置および信号同期方法、並びに放送方法 | |
JPH10257037A (ja) | 位相差吸収回路、送信装置、受信装置および波長多重伝送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090715 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090728 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4359786 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |