BRPI0801097A2 - dispositivo de transferÊncia de dados, circuito de chaveamento de relàgio e mÉtodo de chaveamento de relàgio - Google Patents
dispositivo de transferÊncia de dados, circuito de chaveamento de relàgio e mÉtodo de chaveamento de relàgioInfo
- Publication number
- BRPI0801097A2 BRPI0801097A2 BRPI0801097-8A BRPI0801097A BRPI0801097A2 BR PI0801097 A2 BRPI0801097 A2 BR PI0801097A2 BR PI0801097 A BRPI0801097 A BR PI0801097A BR PI0801097 A2 BRPI0801097 A2 BR PI0801097A2
- Authority
- BR
- Brazil
- Prior art keywords
- clock
- serial
- parallel
- phase
- clock switching
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M9/00—Parallel/series conversion or vice versa
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
Abstract
DISPOSITIVO DE TRANSFERÊNCIA DE DADOS, CIRCUITO DE CHAVEAMENTO DE RELàGIO E MÉTODO DE CHAVEAMENTO DE RELàGIO. Um dispositivo de transferência de dados inclui: um primeiro conversor serial-paralelo para converter um primeiro sistema serial em um primeiro sistema em um primeiro sinal paralelo, e recuperar um primeiro relógio; um segundo conversor serial-paralelo para converter um segundo sinal serial em um segundo sistema em um segundo sinal paralelo, e recuperar um segundo relógio; e uma chave de dados para selecionar um dos sinais paralelos de acordo com um sinal de controle de chave indicando um sistema selecionado. Uma chave de relógio para selecionar um relógio, de acordo com o sinal de controle; um conversor paralelo- serial para converter o sinal paralelo selecionado em um sinal serial de saída; um comparador de fase para fornecer a diferença de fase entre o relógio selecionado e um dos relógios não-selecionado; e um variador de fase para variar a fase de relógio selecionado de acordo com a diferença de fase, quando da mudança do sistema selecionado. Um circuito de chaveamento de relógio inclui a chave de relógio, o comparador de fase, e o variador de fase.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007074407A JP4359786B2 (ja) | 2007-03-22 | 2007-03-22 | データ伝送装置及びクロック切替回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
BRPI0801097A2 true BRPI0801097A2 (pt) | 2008-11-18 |
Family
ID=39908705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
BRPI0801097-8A BRPI0801097A2 (pt) | 2007-03-22 | 2008-03-19 | dispositivo de transferÊncia de dados, circuito de chaveamento de relàgio e mÉtodo de chaveamento de relàgio |
Country Status (6)
Country | Link |
---|---|
JP (1) | JP4359786B2 (pt) |
KR (1) | KR100970351B1 (pt) |
CN (1) | CN101272235B (pt) |
BR (1) | BRPI0801097A2 (pt) |
HK (1) | HK1120351A1 (pt) |
TW (1) | TWI391827B (pt) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5401947B2 (ja) * | 2008-12-01 | 2014-01-29 | 沖電気工業株式会社 | クロック無瞬断切替装置およびその動作方法 |
US8700926B2 (en) * | 2010-01-11 | 2014-04-15 | Qualcomm Incorporated | System and method of tuning a dynamic clock and voltage switching algorithm based on workload requests |
CN103164363B (zh) * | 2011-12-16 | 2018-07-17 | 南京中兴新软件有限责任公司 | 数据处理方法和装置 |
CN103595928B (zh) * | 2013-11-19 | 2017-02-08 | 大连科迪视频技术有限公司 | 一种512×512的广播级超大规模3gsdi矩阵 |
JP6639759B2 (ja) * | 2017-11-22 | 2020-02-05 | 三菱電機株式会社 | データ伝送装置及びデータ伝送方法 |
KR102428498B1 (ko) | 2018-10-26 | 2022-08-04 | 매그나칩 반도체 유한회사 | 스위칭 노이즈를 감소시킬 수 있는 수신 장치 및 이를 포함하는 전송 시스템 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2553244B1 (fr) * | 1983-10-07 | 1988-12-30 | Trt Telecom Radio Electr | Dispositif de commutation avec remise en phase automatique des donnees sur 3,5 bits |
KR950008665B1 (ko) * | 1992-08-29 | 1995-08-04 | 한태섭 | 합성수지재의 입체라벨 제조방법 |
JPH1022821A (ja) * | 1996-06-28 | 1998-01-23 | Nec Corp | 位相合わせによる系切替方式 |
JP3761481B2 (ja) * | 2002-03-26 | 2006-03-29 | 株式会社東芝 | 同期回路 |
US6952115B1 (en) * | 2003-07-03 | 2005-10-04 | Lattice Semiconductor Corporation | Programmable I/O interfaces for FPGAs and other PLDs |
KR100615580B1 (ko) * | 2005-07-05 | 2006-08-25 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 데이터 입출력 방법과이를 구비한 메모리 시스템 |
JP3950899B2 (ja) * | 2005-08-03 | 2007-08-01 | 株式会社日立コミュニケーションテクノロジー | ビット同期回路 |
KR100646336B1 (ko) | 2005-10-10 | 2006-11-23 | 엘지전자 주식회사 | 데이터 샘플링 장치 및 방법과 이를 이용한 고속 직렬수신기 |
-
2007
- 2007-03-22 JP JP2007074407A patent/JP4359786B2/ja not_active Expired - Fee Related
-
2008
- 2008-03-19 BR BRPI0801097-8A patent/BRPI0801097A2/pt not_active IP Right Cessation
- 2008-03-20 CN CN2008100865862A patent/CN101272235B/zh not_active Expired - Fee Related
- 2008-03-21 TW TW097110104A patent/TWI391827B/zh not_active IP Right Cessation
- 2008-03-21 KR KR1020080026518A patent/KR100970351B1/ko active IP Right Grant
-
2009
- 2009-02-09 HK HK09101164.9A patent/HK1120351A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TWI391827B (zh) | 2013-04-01 |
CN101272235B (zh) | 2012-09-19 |
KR100970351B1 (ko) | 2010-07-15 |
KR20080086407A (ko) | 2008-09-25 |
TW200900945A (en) | 2009-01-01 |
JP2008236493A (ja) | 2008-10-02 |
JP4359786B2 (ja) | 2009-11-04 |
CN101272235A (zh) | 2008-09-24 |
HK1120351A1 (en) | 2009-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
BRPI0801097A2 (pt) | dispositivo de transferÊncia de dados, circuito de chaveamento de relàgio e mÉtodo de chaveamento de relàgio | |
BRPI0703797A (pt) | sistema de proteção e de controle para redes de fornecimento de energia elétrica com interfaces de sinal e de comando no equipamento primário | |
EP3614386A3 (en) | Clock mode determination in a memory system | |
ES2527321T3 (es) | Método y dispositivo para la activación de usuarios de un sistema de bus y un usuario correspondiente | |
SG179140A1 (en) | Power control system | |
ATE503315T1 (de) | Gruppenenergieverwaltung von netzwerkvorrichtungen | |
BR112015030254A2 (pt) | aparelho para controlar um módulo de iluminação e módulo de iluminação | |
EA200601961A1 (ru) | Скважинные системы генерации света и способы применения | |
PE20100344A1 (es) | Metodo y sistema para explotar informacion de fuentes heterogeneas | |
ES2464640R1 (es) | Sistemas y procedimientos de sincronización de sistemas de generación distribuida | |
WO2009140336A3 (en) | Digital interface for data converters | |
WO2010141650A3 (en) | Reference voltage optimization for flash memory | |
BR112016004057A8 (pt) | Dispositivo e método de comunicação | |
WO2009064440A3 (en) | Three-phase detection module | |
TW200951451A (en) | An apparatus and a method for detecting a switching current of a power converter | |
WO2012037377A3 (en) | Integrated circuit with optical data communication | |
BRPI0922991B8 (pt) | Método de comunicação e dispositivo de comunicação | |
WO2008094968A3 (en) | Clock circuitry for ddr-sdram memory controller | |
TW200943722A (en) | Multi-channel decoding system and methods thereof | |
TW201129980A (en) | Read only memory cell for storing a multiple bit value | |
FR2932231B1 (fr) | Dispositif pour convertir une energie de houle en energie utilisable notamment electrique et procede associe | |
TW200511314A (en) | Synchronous memory device having advanced data align circuit | |
ATE470936T1 (de) | Digitaler datenpuffer | |
TW200943048A (en) | Device and method for displaying BIOS POST code | |
TW200742261A (en) | Phase selector for automatically selecting phase of output clock |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
B03A | Publication of an application: publication of a patent application or of a certificate of addition of invention | ||
B06T | Formal requirements before examination |
Free format text: PARECER 6.20 |
|
B08F | Application fees: dismissal - article 86 of industrial property law |
Free format text: REFERENTE A 11A ANUIDADE. |
|
B08K | Lapse as no evidence of payment of the annual fee has been furnished to inpi (acc. art. 87) |
Free format text: EM VIRTUDE DO ARQUIVAMENTO PUBLICADO NA RPI 2506 DE 15-01-2019 E CONSIDERANDO AUSENCIA DE MANIFESTACAO DENTRO DOS PRAZOS LEGAIS, INFORMO QUE CABE SER MANTIDO O ARQUIVAMENTO DO PEDIDO DE PATENTE, CONFORME O DISPOSTO NO ARTIGO 12, DA RESOLUCAO 113/2013. |