TWI391827B - 資料傳送裝置、時脈切換電路及時脈切換方法 - Google Patents

Description

資料傳送裝置、時脈切換電路及時脈切換方法 併入之參考資料

本申請案係以2007年3月22日提出申請之日本專利申請案第2007－074407號為優先權案基礎，在此以參考資料方式併入其所揭示之內容。

本發明係關於資料傳送裝置、時脈切換電路及時脈切換方法，更有關於從複數之串列資料信號中選擇其中之一以傳送該資料信號之資料傳送裝置、用以選擇複數之時脈其中之一的時脈切換電路及時脈切換方法。

用以實施高速串列通信之串列通信系統已為人所知。在串列通信系統中，串列數位資料，例如影像資料及聲音資料，係在資料傳送裝置之間傳送。在串列通信中，可使用複數之傳送系統。在串列通信中，在傳送系統之間實施切換而不干擾資料傳送裝置中的資料是很重要的。能夠實施不中斷切換之切換裝置已揭示於例如日本專利申請案公開號第2000－151568號中。

舉例而言，在電視(TV)廣播站設備中，為了要輕易地連接影像裝置，則以串列信號方式傳送數位影像信號。利用光學纜線將串列信號傳送至另一廣播站。SMPTE259M(標準解析度(Standard－Definition，SD))、及SMPTE292M(高解析度(High－Definition，HD))係作為廣播站採用之串列數位介面(Serial Digital Interface(SDI))之標準。在廣播站中及廣播站之間係採用兩種傳送系統，即主系統及備用系統，來傳送串列視頻信號。當在使用主系統傳送產生錯誤時，則用於傳送之系統即從主系統切換至備用系統。在切換時，必須在無瞬間干擾之情形下實施切換，同時保持與主系統相同之傳送品質。

圖6為顯示相關技術中之資料傳送裝置之配置之方塊圖。資料傳送裝置具有不中斷的切換功能。

第一串列－平行轉換器(S/P)110接收第一系統之串列資料(DS1)。在從DS1再生資料之後，第一S/P 110實施平行轉換、並輸出平行資料(DP1)。更進一步，第一S/P 110再生用於稍後之DP1之平行－至－串列轉換的平行時脈(PCLK1)。相似地，第二S/P 120從第二系統之串列資料(DS2)再生平行資料(DP2)及平行時脈(PCLK2)。

實際上傳送DP1及DP2其中一者。藉由預定開關(未顯示)選擇平行資料DP1及DP2其中之一，並輸出選擇資料作為平行資料(DP0)。DP0被輸出至平行－串列轉換器(P/S)130。

時脈切換單元(CSU)150接收PCLK1及PCLK2，選擇PCLK1或是PCLK2作為PCLK0，並輸出PCLK0至P/S 130。選擇平行時脈為相當於被選擇作為DP0之平行資料之平行時脈。舉例而言，若選擇DP1作為DP0，則選擇PCLK1作為PCLK0。如圖6所示，CSU 150包含時脈開關151及相鎖迴圈(phase locked loop，PLL)154。時脈開關151選擇PCLK1或是PCLK2，並輸出所選擇者至PLL 154作為時脈PCLK0。PLL 154輸出PCLK0至P/S 130。

P/S 130對接收到的DP0與PCLK0同步實施平行－至－串列轉換，以產生串列資料(DS0)並輸出所產生的資料。

當錯誤發生在使用中的傳送系統內時，則切換成用於DP0之平行資料。舉例而言，當已選擇平行資料DP1作為傳送用之DP0時，則把作為DP0之平行資料切換成DP2。因此，時脈開關151選擇平行時脈PCLK2作為將輸出至P/S 130之平行時脈(PCLK0)。

系統切換之實施係獨立於系統中之串列資料之相位差，亦即，DS1及DS2之間的相位差。當切換系統中之串列資料時，PLL 154調整PCLK0之相位，以遵循平行時脈之相位改變。然而，若切換係獨立於系統中之串列資料之間的相位差而實施，則PCLK0中會發生跳動，直到PLL 154已完成遵循相位改變為止。

在上述之SDI標準中，明定有時序跳動、及對準跳動之可容許量。對於時序跳動而言，規定跳動頻率必須等於或是大於10 Hz。跳動頻率表示相位偏離參考值之的改變速率。SMPTE259M標準明定：對於作為標準解析度之SD而言，時序跳動在0.2UI(Unit Interval，單位間隔)之內。亦即，明定時序跳動等於或是小於系統之時脈週期之20%(當頻率為270 MHz時，為0.74 ns)。藉由放慢PLL響應，有可能可以減少切換時的跳動。然而，難以滿足明定於標準中之數值0.2UI。

能夠切換參考信號之PLL電路揭示於日本專利申請公開案第2004－23470號中。PLL電路包含相位比較器、積分電路、電壓控制震盪器、分頻器、選擇兩輸入參考信號其中一者的選擇電路、及具有去除兩參考信號間之相位差功能的相位差去除電路。相位差去除電路包含信號輸入偵測電路、相位差存在偵測電路、及延遲電路。信號輸入偵測電路監控兩輸入之參考信號，以偵測兩參考信號是否存在。相位差存在偵測電路偵測兩參考信號之間是否存在相位差。延遲電路延遲兩參考信號其中之一。

本發明之一例示性目標為提供一種資料傳送裝置，其可以減少在資料傳送裝置中串列資料信號切換時所產生的跳動，其中選擇複數之串列資料信號其中一者以傳送該資料信號。

本發明之另一例示性目標為提供一種時脈切換電路及時脈切換方法，其可以減少在選擇複數時脈其中一者之時脈切換時所產生的跳動。

資料傳送裝置包含：第一串列－平行轉換器，轉換第一系統中之第一串列信號為第一系統中之第一平行信號，並從第一串列信號恢復第一系統中之第一時脈；第二串列－平行轉換器，轉換第二系統中之第二串列信號為第二系統中之第二平行信號，並從第二串列信號恢復第二系統中之第二時脈；資料開關，根據表示所選 系統之切換控制信號選擇第一平行信號及第二平行信號其中之一作為選擇平行信號；平行－串列轉換器，轉換選擇平行信號為具有選擇時脈的串列輸出信號；相位比較器，輸出選擇時脈及未被時脈開關選擇之時脈其中一者之間的相位差；及相移器，當由切換控制信號表示之選之系統改變時，根據在系統改變時序時的相位差，移動選擇時脈之相位。

時脈切換電路包含：時脈開關，根據表示選擇系統之切換控制信號，選擇第一時脈及第二時脈其中之一作為選擇時脈；相位比較器，輸出選擇時脈及未被時脈開關選擇之時脈其中一者之間的相位差；及相移器，用以在由切換控制信號表示之選擇系統改變時，根據在系統改變時序時的相位差而移動選擇時脈之相位。

時脈切換方法包含：根據表示選擇系統之切換控制信號選擇第一時脈及第二時脈其中之一作為選擇時脈；輸出選擇時脈與未被選擇之時脈其中一者之間的相位差；及用以在由切換控制信號表示之選擇系統改變時，根據在系統改變時序時的相位差而移動選擇時脈之相位。

以下將根據附圖來詳細描述本發明之例示性實施例。

1.第一例示性實施例

以下將參照圖式來描述本發明之第一例示性實施例之資料傳送裝置。

圖1為顯示本發明之第一例示性實施例之資料傳送裝置1之配置之方塊圖。資料傳送裝置1包含在複數之串列資料中實施不中斷的串列資料切換、並傳送此資料之功能。

明確而言，資料傳送裝置1包含第一串列－平行轉換器(第一S/P)10、第二串列－平行轉換器(第二S/P)20、及平行－串列轉換器(P/S)30。此外，資料傳送裝置1包含第一資料記憶體41、第二資料記憶體42、第一寫入位址產生器(第一WAG)43、第二寫 入位址產生器(第二WAG)44、及讀出位址產生器(RAG)45。更進一步，資料傳送裝置1包含資料開關46、時脈切換單元(CSU)50、及切換控制器60。CSU 50包含時脈開關51及相移單元(PSU)52。

資料傳送裝置1接收複數系統中之複數串列資料。舉例而言，第一系統中之串列資料(DS1)從傳輸線輸入至第一輸入端子(IN1)。第二系統中之串列資料(DS2)從傳輸線輸入至第二輸入端子(IN2)。舉例而言，第一系統係為主系統，且第二系統係為備用系統。當資料傳送裝置1為用於廣播站之傳送裝置時，DS1及DS2為具有串列格式之數位影像信號。DS1及DS2之各者係分別與DS1及DS2之串列傳送之各個時脈同步傳送。

第一S/P 10透過IN1接收DS1。第一S/P 10包含串列－平行轉換器及時脈恢復電路。在從接收到的DS1恢復資料之後，第一S/P 10實施平行轉換，以輸出平行資料(DP1)。更進一步，第一S/P 10恢復用於稍後之DP1之串列－至－平行轉換之平行時脈(PCLK1)。DP1輸出至第一資料記憶體41。PCLK1輸出至第一WAG43及CSU 50。

第二S/P 20透過IN2接收DS2。第二S/P 20包含串列－平行轉換器及時脈恢復電路。在從接收到的DS2恢復資料之後，第二S/P 20實施平行轉換，以輸出平行資料(DP2)。更進一步，第二S/P 20恢復用於稍後之DP2之串列－至－平行轉換之平行時脈(PCLK2)。DP2輸出至第二資料記憶體42。PCLK2輸出至第二WAG 44及CSU 50。

第一WAG 43與PCLK1同步輸出寫入位址至第一資料記憶體41。第一資料記憶體41根據寫入位址儲存DP1。相似地，第二WAG 42與PCLK2同步輸出寫入位址至第二資料記憶體42。第二資料記憶體42根據寫入位址儲存DP2。

RAG 45與下述之平行時脈(PCLK0)同步輸出讀出位址至第一資料記憶體41及第二資料記憶體42。從第一資料記憶體41讀 出之平行資料(DP1’)、及從第二資料記憶體42讀出之平行資料(DP2’)輸出至資料開關46。

資料開關46接收DP1’及DP2’。資料開關46選擇DP1’或是DP2’其中之一，並輸出所選擇者作為平行資料0(DP0)。資料開關46根據下述之切換控制信號(SC)選擇DP1’或是DP2’作為DP0。資料開關46輸出DP0至P/S 30。

CSU 50接收PCLK1及PCLK2。CSU 50藉由時脈開關51根據SC選擇PCLK1或是PCLK2其中之一，並輸出所選擇之時脈作為平行時脈0(PCLK0)。PCLK0為相當於由資料開關46根據SC選擇之平行資料DP0之平行時脈。CSU 50藉由使用PSU 52移動所選擇之平行時脈之相位，並輸出移相之時脈至RAG 45及P/S 30。

當切換選擇作為PCLK0之PCLK1至PCLK2、及切換選擇作為PCLK0之PCLK2至PCLK時，CSU 50實施切換而不會改變PCLK0之相位。因此，CSU 50藉由PSU 52調整PCLK0之相位。

相位調整係以下述方式實施。首先，PSU 52得到未被時脈開關51選擇之平行時脈(PCLK_B)、及PCLK0之間的相位差。當由時脈開關51選擇作為選擇平行時脈(PCLK_A)之平行時脈從現在所選的平行時脈切換至另一平行時脈時，在切換之後，新選擇的平行時脈之相位會移動所得之相位差量。在切換之後，新選擇的平行時脈是切換之前的未被選擇的平行時脈(PCLK_B)。如上述，因為CSU 50之相位調整功能，PCLK0之相位即使在切換平行時脈之後，仍然不會改變。亦即，跳動並不會發生在PCLK0之中。

將根據實際範例來描述CSU 50之操作。假設選擇PCLK1作為PCLK_A。此時，PSU 52得到作為PCLK_B的PCLK2、及PCLK0之間的相位差。當SC從切換控制器60輸入至CSU 50時，重新選擇PCLK2作為PCLK_A。此時，PSU 52根據在切換之前的PCLK0、及PCLK2之間的相位差調整PCLK2的相位。因為相位 調整，即使選擇作為PCLK_A的時脈從PCLK1切換成PCLK2，但是PCLK0的相位仍然不會改變。

P/S 30接收DP0及PCLK0。P/S 30對於接收到的DP0與PCLK0同步實施平行－至－串列轉換，並產生串列輸出資料(DS0)。P/S 30透過輸出端子(OUT)輸出DS0至傳輸線。

當錯誤發生在使用中的系統時，切換控制器60輸出用以切換系統之切換控制信號(SC)至資料開關46及CSU 50。根據SC，資料開關46切換平行資料且CSU 50選擇平行時脈。在切換時，資料開關46及CSU 50之操作係如同上述。

如上所述，在切換系統時，第一例示性實施例之資料傳送裝置根據切換之後所選擇之時脈、及目前所選擇之時脈之間的相位差來調整時脈之相位。因此，資料傳送裝置具有當切換系統時，在輸出信號中不會產生跳動的優點。

圖2顯示資料傳送裝置2之配置，其僅包含圖1所示之資料傳送裝置之最少必須元件。在圖1所示之配置中，第一資料記憶體41及第二資料記憶體42係設置作為暫時容納DP1及DP2之裝置。容納裝置可設置於第一S/P 10及第二S/P 20之中。在此情況中，資料傳送裝置2不需要包含第一WAG 43、第二WAG 44、及RAG 45。當SC係由外部裝置提供，則資料傳送裝置2不需要包含切換控制器60。因此，具有如圖2所示之配置之資料傳送裝置亦具有當切換系統時，在輸出信號中不會產生跳動的優點。

更進一步，在第一例示性實施例之資料傳送裝置中，切換兩個系統的串列信號，並傳送兩個串列信號其中之一。本發明可應用於多於兩個系統之串列信號的切換。為了此目的，資料開關及時脈開關可選擇等於系統數目之複數信號其中之一。資料記憶體及寫入位址產生器的數目亦設置成與系統之數目相等。

2.第二例示性實施例

將參照圖示來描述本發明之另一例示性實施例之資料傳送裝置。第二實施例之資料傳送裝置包含時脈切換單元(CSU)之可 行的例示性配置。圖3為顯示根據第二例示性實施例之資料傳送裝置3之配置之方塊圖。資料傳送裝置3包含第一串列－平行轉換器(第一S/P)10、第二串列－平行轉換器(第二S/P)20、平行－串列轉換器(P/S)30、及時脈切換單元(CSU)50。時脈開關單元(CSU)50包含時脈開關51、相移器53、相鎖迴圈(PLL)54、相位比較器55、及相移控制器(PSC)56。由相移器53、相鎖迴圈(PLL)54、相位比較器55、及相移控制器(PSC)56組成的相移單元(PSU)52為圖1及圖2所示之相移單元之可行配置。

時脈開關51接收第一平行時脈(PCLK1)及第二平行時脈(PCLK2)。時脈開關51根據用以切換系統之切換控制信號(SC)，選擇PCLK1或是PCLK2之一作為平行時脈clock_A(PCLK_A)。時脈開關51輸出PCLK_A至相移器53。透過相移器53輸出PCLK_A至PLL 54作為平行時脈(PCLK0)。將根據SC而未被選擇的平行時脈輸出至相位比較器55，作為平行時脈clock_B(PCLK_B)。

時脈開關51包含根據SC運作之四個開關51A、51B、51C、及51D。開關51A、51B、51C、51D係由圖3所示之時脈開關51中之x記號表示。開關51A與開關51C、及開關51B與開關51D係彼此結合而運作。當根據SC而選擇PCLK1作為PCLK_A、且選擇PCLK2作為PCLK_B時，關閉開關51B與開關51D、並打開開關51A與開關51C。當根據SC而選擇PCLK2作為PCLK_A、且選擇PCLK1作為PCLK_B時，關閉開關51A與開關51C、並打開開關51B與開關51D。

在圖4中，顯示時脈開關51及四個開關51A、51B、51C、及51D之例示性配置。圖4所示之時脈開關51之配置僅為一範例。因此，可得具有與時脈開關51相同之邏輯操作之另一配置。

CSU 50在時脈開關51之後的層級、及在PLL 54之前的層級包含相移器53。相移器53輸出從時脈開關51接收的PCLK_A至PLL 54。

PLL 54透過相移器53接收從時脈開關51輸出之PCLK_A。PLL 54藉由利用接收的PCLK_A作為參考信號產生PCLK0，並輸出PCLK0至P/S 30、及相位比較器55。

相位比較器55偵測PCLK0及PCLK_B之間的相位差。明確而言，相位比較器55接收從PLL 54輸出之PCLK0、及從時脈開關51輸出之PCLK_B。相位比較器55偵測接收到的兩個平行時脈(PCLK0及PCLK_B)之間的相位差。相當於由相位比較器55所偵測到的相位差之相位差信號(SP)被輸出至PSC 56。

PSC 56從相位比較器55接收SP。PSC 56根據SC輸出SP至相移器53。當輸入SC並切換時脈時，SP從PSC 56輸入至相移器53。此時，相移器53以下述方式移動PCLK_A之相位。在不切換選擇的時脈(PCLK_A)的系統的狀態中，相移器53不會移動相位，並以現有相位輸出PCLK_A。

當切換系統時，SC被輸入至CSU 50。時脈開關51回應SC而選擇平行時脈PCLK1或是平行時脈PCLK2作為PCLK_A。回應SC而輸入SP至相移器53。相移器53根據SP控制PCLK_A之相位。明確而言，相移器53僅將PCLK_A之相位移動由SP所表示之相位差量。相位調整過的PCLK_A被輸入至PLL 54。

將明確描述相移器53之操作。假設選擇PCLK1作為PCLK_A，相位比較器55得到被輸出至P/S 30之PCLK0與PCLK_B(即PCLK2)之間的相位差。於此，當輸入SC時，選擇PCLK2作為PCLK_A。此時，相移器53根據SP調整PCLK0及PCLK2之間的相位差。因此，當把平行時脈從PCLK1切換至PCLK2時，PCLK0的相位不會改變。

在圖3所示之資料傳送裝置3中，時脈開關51選擇PCLK1作為PCLK0。因此，時脈開關51輸出PCLK2至相位比較器55。相位比較器55偵測PCLK0及PCLK2之間的相位差。當錯誤在第一系統中發生，時脈開關51選擇PCLK2作為PCLK0。同時，相移器53接收SP，並僅移動PCLK2之相位所偵測到的相位差量。

如上述，相位比較器55偵測被選擇及輸出之平行時脈PCLK0、及未被選擇之另一平行時脈之間的相位差。當切換系統時，位於PLL 54之前的層級的相移器53接收表示恰好在系統切換之前的相位差的相位差信號SP。相移器53僅移動PCLK0之相位此相位差量。結果，輸入至PLL 54之平行時脈之相位不會改變。換而言之，可達成平行時脈信號之間的切換操作，而不會造成其中的相位差。因此，當切換系統時，可以實質減少由信號之間的相位差造成的跳動。

因此，當預定資料係選自複數系統中之串列資料並傳送之，則第二例示性實施例之資料傳送裝置可以減少在傳輸系統中之系統切換時所產生的跳動。

圖5顯示圖3中之時脈切換單元(CSU)。CSU 50為用以在切換時所產生的跳動已經減少之兩個系統中實施切換之時脈切換裝置。

CSU 50可輕易擴展至多於兩個系統之時脈切換。亦即，可修正時脈切換，以在等於系統數目之複數時脈信號中選擇一時脈信號。被擴展至多於兩個系統之CSU 50或是時脈切換單元可用於不同裝置中，其中，除了第一及第二例示性實施例中所示之資料傳送裝置之外，複數系統中之時脈亦被切換。

舉例而言，描述在三個系統中之時脈信號(PCLK1、PCLK2、PCLK3)之時脈切換的情況。在此情況中，藉由時脈開關，只選擇一個時脈信號(例如PCLK1)作為PCLK_A，如同上述之兩個系統的情況。其他兩個時脈信號(PCLK2、PCLK3)輸入至相位比較器。相位比較器偵測兩個相位差：PCLK1及PCLK2之間的相位差、及PCLK1及PCLK3之間的相位差。當時脈開關把PCLK_A從PCLK1切換成PCLK2時，相移單元根據PCLK1及PCLK2之間的相位差移動PCLK2之相位。因此，即使在時脈切換之後，PCLK_A之相位仍然不會改變。附帶一提，可根據應用而設定選擇時脈之何者的條件。

儘管已參考例示性實施例而明確顯示及描述本發明，但本發明並不限於此等實施例。熟知本技藝者當可知，可在不脫離後附之申請專利範圍所定義之本發明之精神及範圍之內，對本發明之形式及細節作出各種變更。

更進一步，即使申請專利範圍在專利申請過程之中期間被修正，但本案發明人仍然欲包含所請求發明之全部均等範圍。

1‧‧‧資料傳送裝置

2‧‧‧資料傳送裝置

3‧‧‧資料傳送裝置

10：第一S/P

20‧‧‧第二S/P

30‧‧‧P/S

41‧‧‧第一資料記憶體

42‧‧‧第二資料記憶體

43‧‧‧第一WAG

44‧‧‧第二WAG

45‧‧‧RAG

46‧‧‧資料開關

50‧‧‧CSU

51‧‧‧時脈開關

52‧‧‧PSU

53‧‧‧相移器

54‧‧‧PLL

55‧‧‧相位比較器

56‧‧‧PSC

60‧‧‧切換控制器

110‧‧‧第一S/P

120‧‧‧第二S/P

130‧‧‧P/S

150‧‧‧CSU

151‧‧‧時脈開關

154‧‧‧PLL

當伴隨附圖來詳細說明時，本發明之例示性特徵及優點會更加明顯，其中：圖1為顯示本發明之第一例示性實施例之資料傳送裝置之配置之方塊圖；圖2為顯示本發明之資料傳送裝置之必要配置之方塊圖；圖3為顯示本發明之第二例示性實施例之資料傳送裝置之配置之方塊圖；圖4為顯示本發明之第二例示性實施例之時脈開關之例示性配置之電路圖；圖5為顯示本發明之例示性實施例之時脈切換電路之配置之電路圖；及圖6為顯示先前技術之資料傳送裝置之配置之方塊圖。

1‧‧‧資料傳送裝置

10‧‧‧第一S/P

20‧‧‧第二S/P

30‧‧‧P/S

41‧‧‧第一資料記憶體

42‧‧‧第二資料記憶體

43‧‧‧第一寫入資料產生器(WAG)

44‧‧‧第二寫入資料產生器(WAG)

45‧‧‧讀出位址產生器(RAG)

46‧‧‧資料開關

50‧‧‧CSU

51‧‧‧時脈開關

52‧‧‧相移單元(PSU)

60‧‧‧切換控制器

Claims (18)

1. 一種資料傳送裝置，包含：一第一連續串列-平行轉換器，把一第一系統中之一第一串列信號轉換成該第一系統中之一第一平行信號，且從該第一串列信號回復一第一時脈；一第二串列-平行轉換器，把一第二系統中之一第二串列信號轉換成該第二系統中之一第二平行信號，且從該第二串列信號回復一第二時脈；一資料開關，根據指示一選擇系統之一切換控制信號，選擇該第一平行信號及該第二平行信號其中一者作為一選擇平行信號，該選擇系統係選自包含該第一系統及該第二系統之複數系統其中一者；一時脈開關，根據該切換控制信號，選擇該第一時脈及該第二時脈其中一者作為一選擇時脈；一平行-串列轉換器，轉換該選擇平行信號為具有該選擇時脈之一串列輸出信號；一相位比較器，輸出該選擇時脈及未被選擇之時脈之間的一相位差；及一相移器，用以在一系統變換時間根據該相位差而移動該選擇時脈之一相位，其中於該系統變換時間該切換控制信號所指示之該選擇系統被變換。
2. 如申請專利範圍第1項之資料傳送裝置，其中，該相移器係用以移動該選擇時脈之該相位，以使該串列輸出信號之一相位為固定。
3. 如申請專利範圍第1項之資料傳送裝置，其中，該相移器係用以使相位移動與該系統變換時間之前的該選擇時脈及在該系統變換時間之後的該選擇時脈之間的相位差相同之量值。
4. 如申請專利範圍第3項之資料傳送裝置，其中，若該時脈開關在該系統變換時間之前已選擇該第一時脈，則 該相移器使該第二時脈之一相位移動與該第一時脈及該第二時脈之間的一相位差相同之量值，及若該時脈開關在該系統變換時間之前已選擇該第二時脈，則該相移器使該第一時脈之一相位移動與該第一時脈、及該第二時脈之間的一相位差相同之量值。
5. 如申請專利範圍第1項之資料傳送裝置，更包含：一第三串列-平行轉換裝置，轉換一第三系統中之一第三串列信號為該第三系統中之一第三平行信號，並從該第三串列信號回復一第三時脈，其中該資料開關根據該切換控制信號，選擇該第一平行信號、該第二平行信號、及該第三平行信號其中一者，及該時脈開關根據該切換控制信號，選擇該第一時脈、該第二時脈、及該第三時脈其中一者，並輸出該選擇時脈。
6. 如申請專利範圍第5項之資料傳送裝置，其中，若在該系統變換時間之後選擇該第三時脈，則該相移器根據該第三時脈及該系統變換時間之前的該選擇時脈之間的一相位差移動該第三時脈之一相位，若在該系統變換時間之後選擇該第二時脈，則該相移器根據該第二時脈與該系統變換時間之前的該選擇時脈之間的一相位差而移動該第二時脈之一相位，及若在該系統變換時間之後選擇該第一時脈，則該相移器根據該第一時脈與該系統變換時間之前的該選擇時脈之間的一相位差而移動該第一時脈之一相位。
7. 一種時脈切換電路，包含：一時脈開關，根據指示一選擇系統之一切換控制信號，選擇一第一系統的一第一時脈及一第二系統的一第二時脈其中一者作為一選擇時脈，該選擇系統係選自包含該第一系統及該第二系統之複數系統其中一者；一相位比較器，用以輸出該選擇時脈及未被該時脈開關選擇 之時脈之間的一相位差；及一相移器，用以在一系統變換時間根據該相位差而移動該選擇時脈之一相位，其中於該系統變換時間該切換控制信號指示之該選擇系統被變換。
8. 如申請專利範圍第7項之時脈切換電路，其中該相移器係用以移動該選擇時脈之該相位，以使該選擇時脈之該相位為固定。
9. 如申請專利範圍第7項之時脈切換電路，其中該相移器係使該相位移動與該系統變換時間之前的該選擇時脈及該系統變換時間之後的該選擇時脈之間的該相位差相同的量值。
10. 如申請專利範圍第9項之時脈切換電路，其中若該時脈開關在該系統變換時間之前已選擇該第一時脈，則該相移器使該第二時脈之一相位移動與該第一時脈及該第二時脈之間的一相位差相同的量值，及若該時脈開關在該系統變換時間之前已選擇該第二時脈，則該相移器使該第一時脈之一相位移動與該第一時脈及該第二時脈之間的一相位差相同的量值。
11. 如申請專利範圍第7項之時脈切換電路，其中該時脈開關根據該切換控制信號，選擇該第一時脈、該第二時脈、及一第三系統的一第三時脈其中一者，並輸出該選擇時脈。
12. 如申請專利範圍第11項之時脈切換電路，其中若在該系統變換時間之後選擇該第三時脈，則該相移器根據該第三時脈及在該系統變換時間之前的該選擇時脈之間的一相位差而移動該第三時脈之一相位，若在該系統變換時間之後選擇該第二時脈，則該相移器根據該第二時脈及在該系統變換時間之前的該選擇時脈之間的一相位差而移動該第二時脈之一相位，及若在該系統變換時間之後選擇該第一時脈，則該相移器根據 該第一時脈及在該系統變換時間之前的該選擇時脈之間的一相位差而移動該第一時脈之一相位。
13. 一種時脈切換方法，包含：選擇步驟，根據指示一選擇系統之一切換控制信號，選擇一第一系統的一第一時脈及一第二系統的一第二時脈其中一者作為一選擇時脈，該選擇系統係選自包含該第一系統及該第二系統之複數系統其中一者；輸出步驟，輸出該選擇時脈與未被選擇之時脈之間的一相位差；及移動步驟，在一系統變換時間根據該相位差而移動該選擇時脈之一相位，其中於該系統變換時間該切換控制信號指示之該選擇系統被變換。
14. 如申請專利範圍第13項之時脈切換方法，其中該移動步驟係為該選擇時脈之該相位之移動，以使該輸出的選擇時脈之該相位為固定。
15. 如申請專利範圍第13項之時脈切換方法，其中該移動步驟係使該相位移動與該系統變換時間之前的該選擇時脈及該系統變換時間之後的該選擇時脈之間之一相位差相同的量值。
16. 如申請專利範圍第15項之時脈切換方法，其中若在該系統變換時間之前已選擇該第一時脈，則該移動步驟係使該第二時脈之一相位移動與該第一時脈及該第二時脈之間的一相位差相同的量值，及若在該系統變換時間之前已選擇該第二時脈，則該移動步驟係使該第一時脈之一相位移動與該第一時脈及該第二時脈之間的一相位差相同的量值。
17. 如申請專利範圍第13項之時脈切換方法，其中該選擇步驟為根據該切換控制信號，選擇該第一時脈、該第二時脈、及一第三系統的一第三時脈其中一者，並輸出該選擇時 脈。
18. 如申請專利範圍第17項之時脈切換方法，其中若在該系統變換時間之後選擇該第三時脈，則該移動步驟為根據該第三時脈及該系統變換時間之前的該選擇時脈之間的一相位差而移動該第三時脈之一相位，若在該系統變換時間之後選擇該第二時脈，則該移動步驟為根據該第二時脈及該系統變換時間之前的該選擇時脈之間的一相位差而移動該第二時脈之一相位，及若在該系統變換時間之後選擇該第一時脈，則該移動步驟為根據該第一時脈及該系統變換時間之前的該選擇時脈之間的一相位差而移動該第一時脈之一相位。