TWI452843B - 頻率合成器 - Google Patents
頻率合成器 Download PDFInfo
- Publication number
- TWI452843B TWI452843B TW099123646A TW99123646A TWI452843B TW I452843 B TWI452843 B TW I452843B TW 099123646 A TW099123646 A TW 099123646A TW 99123646 A TW99123646 A TW 99123646A TW I452843 B TWI452843 B TW I452843B
- Authority
- TW
- Taiwan
- Prior art keywords
- weight
- reference signal
- oscillator
- converter
- external reference
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B21/00—Generation of oscillations by combining unmodulated signals of different frequencies
Description
本發明係有關頻率合成器,特別是有關將在內部使用之基準信號,從電源投入之後,可在使用期間全體安定化之頻率合成器。
在新世代移動體通信,地上數位放送等基地台所使用之頻率合成器中,對於基準信號而言之精確度的提升,或啟動特性的提升為佳。
作為基準信號源,有著銫(Cs)標準振盪器,銣(Rb)標準振盪器,經由GPS信號之頻率同步型之標準振盪器,恆溫槽控制水晶振盪器(OCXO),及溫度補償水晶振盪器(TCXO)等,頻率數的精確度則不同。
因此,利用對應於各用途而滿足必要的精確度之基準信號源。
OCXO係具備將溫度做成一定之恆溫槽之水晶振盪器,另外,TCXO係將補償經由溫度的變動之溫度補償資料記憶於記憶體,進行溫度補正之水晶振盪器。
對於作為基準信號源所使用之振盪器的頻率安定度,採用圖6加以說明。圖6係顯示作為基準信號源所使用之振盪器的頻率安定度之模式說明圖。
如圖6所示,一般而言,TCXO之頻率安定度(△f/f)係10-6程度,OCXO係10-8程度,利用原子的共鳴現象之銣振盪器或銫振盪器係具備更佳的頻率安定度,而各為10-10,10-12程度。
但,銣振盪器或銫振盪器係為高價,無法實現搭載於量產品上。
另外,OCXO係恆溫槽內部的溫度至達到一定溫度的數分鐘間係頻率數則產生大的變動。TCXO係至安定為止的時間為短,啟動特性係為良好,但長期性的頻率安定度係比OCXO差。
另一方面,對於位相雜音特性,了解到OCXO則較TCXO為佳。
然而,作為有關頻率合成器之技術,有著日本特開平8-56120號公報「基準振盪器電路」(申請人:日本八重洲無線股份有限公司,專利文獻1)、日本特開2004-172686號公報「基準信號產生器」(申請人:NEC engineering股份有限公司,專利文獻2)。
對於專利文獻1係記載有在頻率合成器中,具備TCXO與OCXO雙方,切換此等而作為基準信號而使用之基準振盪器電路。
另外,對於專利文獻2係記載有具備電壓控制型數位溫度補償水晶振盪器(VC-DTCXO),和OCXO,切換此
等而作為基準信號而使用之基準信號產生器。
但專利文獻1及2係並非對於來自複數之振盪器的輸出,施以權重而合成,以及從外部輸入安定更高之基準信號的構成。
但在以往的頻率合成器中,作為基準信號而使用OCXO之情況係啟動時之安定度差,而使用TCXO之情況係雖啟動時可儘快安定,但長期性的安定度差之故,而有從電源投入之後在長期使用期間全體無法得到良好的頻率安定度之問題。
本發明係有鑑於上述實際狀況所作成之構成,其目的為提供從電源投入之後在長期使用期間全體得到良好的頻率安定度之頻率合成器。
為了解決上述以往例的問題點之本發明係為具備產生基準信號之基準信號產生電路,比較自基準信號產生電路所輸出之基準信號,和來自電壓控制振盪器之輸出信號,電壓控制振盪器之輸出信號呈成為所期望之頻率加以控制之頻率合成器,其特徵為基準信號產生電路則作成具有:具備在電源投入後短時間,頻率產生安定化之特性的第1之振盪器,和在電源投入後,較前述第1之振盪器,頻率為不安定,但一定時間經過後,較第1之振盪器,頻率的安定度為高之特性的第2之振盪器,和進行來自第1之振盪器之輸出的權重調整之第1之權重變換器,和進行來自
第2之振盪器之輸出的權重調整之第2之權重變換器,和加算來自第1及第2之權重變換器的輸出,作為基準信號而輸出之加算器,和對於在第1之權重變換器的第1之權重與在第2之權重變換器的第2之權重,電源投入之後,將第1之權重作為較第2之權重為高而將第2之權重作為較第1之權重為低,對應於時間的經過,徐緩地將第1之權重為低,將第2之權重為高,對於一定時間經過後,呈將第1之權重作為0%,將第2之權重作為100%而將權重的值,輸出至第1之權重變換器及第2之權重變換器的控制部之頻率合成器,電源投入之後係增加第1之振盪器之貢獻部分而在短時間使頻率安定化之同時,比較於經由第2之振盪器之貢獻而以單獨使用第1之振盪器之情況,可提昇啟動時之位相雜音特性,更且第2之振盪器產生安定之一定時間經過後,經由只使用第2之振盪器之情況,有著從電源投入之後在長期使用期間全體可提供安定之基準信號的效果。
另外,本發明係在前述頻率合成器中,作為具備可輸入較第1及第2之振盪器,頻率之安定度為高之外部基準信號,進行外部基準信號之權重調整的第3之權重變換器,加算器則加算來自第1,第2,第3之權重變換器的輸出而作為基準信號加以輸出,控制部則對於輸入外部基準信號之情況,呈將在第1之權重變換器的第1之權重及在第2之權重變換器的第2之權重作為0%而將權重的值輸出至第1及第2之權重變換器之同時,將在第3之權重
變換器的第3之權重作為100%而將權重的值輸出至第3之權重變換器之頻率合成器,對於輸入外部基準信號之情況,經由以最優先輸出安定度高的外部基準信號之時,可供給高安定之基準信號,有可迅速結束迴圈的效果。
另外,本發明係在前述頻率合成器中,作為控制部則於輸入外部基準信號之情況,呈將在第3之權重變換器的第3之權重,於預先所設定之轉移期間內,從0%至100%徐緩增加地將權重的值輸出至第3之權重變換器之同時,將在第1之權重變換器的第1之權重與在第2之權重變換器的第2之權重的和,於轉移期間內,從100%至0%徐緩減少地將權重的值輸出至第1及第2之權重變換器之頻率合成器,於迴圈安定之前,基準信號之頻率急遽地產生變化,有著可防止頻率合成器輸出成為不安定之效果。
另外,本發明係在前述頻率合成器中,作為具備對應於從電源投入的時間,記憶在第1之權重變換器的第1之權重與在第2之權重變換器的第2之權重的第1之平台,和對應於從外部基準信號之輸入開始的時間,記憶在第3之權重變換器的第3之權重,與第1之權重與前述第2之權重的和的第2之平台,控制部則於未輸入外部基準信號之情況,依據第1之平台,輸出權重的值至第1及第2之權重變換器,當輸入外部基準信號時,依據第2之平台,輸出權重的值至第3之權重變換器之同時,將記憶於第2之平台之第1及第2之權重的和,對應於記憶於第1之平台的第1之權重與第2之權重的比而進行分配,輸出權重
的值至第1及第2之權重變換器之頻率合成器,控制部係有著可以簡單的處理,將對應於從電源投入的時間之適當的權重的值,輸出至第1及第2之權重變換器之同時,對於輸入外部基準信號之情況,可將頻率未產生急遽變動之適當的權重的值,容易地輸出至第1,第2,第3之權重變換器之效果。
另外,本發明係在前述頻率合成器中,作為第1之振盪器為溫度補償水晶振盪器,第2之振盪器為恆溫槽控制水晶振盪器之頻率合成器,有著從電源投入之後長期基準信號的安定度為高,且可比較廉價地實現位相雜音特性佳之頻率合成器之效果。
對於本發明之實施形態,使用圖面加以說明。
有關本發明之實施形態的頻率合成器係於內部,具備OCXO與TCXO,和對應於各自而調整輸出之權重的權重變換器,和加算從各權重變換器之輸出而作為基準信號,輸出至PLL電路之加算器,和控制各權重變換器之控制部,控制部則對於在電源投入時,提昇TCXO的權重,徐緩地提昇OCXO的權重,OCXO之恆溫槽則成為一定溫度之後,係呈只作為OCXO控制各權重變換器之構成,可迅速地使電源投入時之基準信號的頻率安定之同時,亦可長期地使其安定之構成。
另外,有關本發明之實施形態的頻率合成器係加上於前述構成,具備作成可輸入來自安定度更高之振盪器之外部基準信號,調整外部基準信號之輸出權重的權重變換器,對於輸入外部基準信號之情況,控制部則提昇外部基準信號之權重而優先地輸出之構成,於啟動時如輸入外部基準信號,可輸出精確度高的基準信號,可迅速地使PLL電路關閉之構成。
對於有關本實施形態的頻率合成器之構成,採用圖1加以說明。圖1係有關本實施形態之頻率合成器(本頻率合成器)的構成方塊圖。
如圖1所示,本頻率合成器係基本上由基準信號產生電路1,和位相比較器2,和環路濾波器3,和電壓控制振盪器4,和分頻器5加以構成。
並且,位相比較器2則比較從基準信號產生電路1所輸出之基準信號與來自分頻器5之所分頻之合成器輸出,檢測位相差而輸出位相差信號,環路濾波器3則平滑化位相差信號,將控制電壓輸出至電壓控制振盪器,從電壓控制振盪器輸出特定之頻率的構成。
接著,對於本頻率合成器之特徵部分的基準信號產生電路1,採用圖1加以說明。
基準信號產生電路1係於內部,具備恆溫槽控制水晶振盪器(OCXO)20,和溫度補償水晶振盪器(TCXO)30,更且可由使用者之操作輸入從外部所輸入之外部基準信號,OCXO 20,TCXO 30,外部基準信號的權重比率而進行加算,作為基準信號而輸出之構成。OCXO 20係相當於記載於申請專利範圍之第2之振盪器,TCXO 30係相當於第1之振盪器。
然而,設置於內部之第1,第2之振盪器係並不限於TCXO或OCXO之構成,第1之振盪器係具備於電源投入後,迅速地頻率偏差(△f/f)產生安定化之特性,第2之振盪器係雖較第1之振盪器,對於安定化耗時,但如電源投入後一定時間經過後,具備頻率安定度較第1之振盪器為高特性之組合即可。
在此,外部基準信號係例如來自銣振盪器或銫振盪器之信號,從較設置於內部之OCXO 20,TCXO 30為高安定之振盪器所輸出的信號。
另外,如為將內部的OCXO 20,TCXO 30為高安定度,外部基準信號的信號源係亦可為水晶振盪器。
對於基準信號產生電路1之構成,具體地加以說明。
如圖1所示,基準信號產生電路1係具備CPU10,和恆溫槽控制水晶振盪器(OCXO)20,和溫度補償水晶振盪器(TCXO)30,和權重變換器A(11),和權重變換器B(21),和權重變換器C(31),和D/A轉換器12,22,32,和外部基準信號位準檢測電路13,和A/D轉換器
14,24,和恆溫槽溫度檢測部23,和記憶體40,和加算器41。
對於各構成部分加以說明。
權重變換器A(11)係將從外部所輸入之外部基準信號的權重,依據來自CPU10的權重值進行變換而輸出至加算器41。
權重變換器B(21)係將OCXO 20之輸出的權重,依據來自CPU10的權重值進行變換而輸出至加算器41。
權重變換器C(31)係將TCXO 30之輸出的權重,依據來自CPU10的權重值進行變換而輸出至加算器41。
權重變換器A,B,C係各相當於記載於申請專利範圍之第3之權重變換器,第2之權重變換器,第1之權重變換器,在權重變換器A,B,C之權重值係各相當於申請專利範圍之第3,第2,第1之權重。
加算器41係加算來自權重變換器A,B,C之輸出,作為基準信號而輸出至位相比較器2。
CPU10係相當於記載於申請專利範圍之控制部,輸出控制在權重變換器A,B,C之權重的權重值。由此,在本頻率合成器,係經由適切地加權加算外部基準信號,OCXO 20,TCXO 30之輸出之時,輸出頻率安定度高,位相雜音特性優越之基準信號的構成。對於CPU10之處理係在後有具體的說明。
D/A轉換器12,22,32係將來自CPU10權重值變換為類比信號,各輸出至權重變換器A,B,C。
外部基準信號位準檢測電路13係檢測外部基準信號之輸入位準(類比)。然而,外部基準信號係經由在數位所要求之頻率安定度,有著未作為輸入之情況,而輸入之開啟/關閉經由開關使用者以手動進行切換。
A/D轉換器14係將類比信號的輸入位準變換為數位之輸入位準。
並且,CPU10係自A/D轉換器14的外部基準信號位準成為一定位準以上之情況,判斷輸入外部基準信號。
恆溫槽溫度檢測部23係檢測OCXO 20之恆溫槽之溫度,輸出類比信號之溫度信號至A/D轉換器24。
A/D轉換器24係將類比信號之溫度信號變換為數位之溫度資料。
記憶體40係記憶成為在CPU10之權重控制之基準的基本權重表與外部基準信號權重表之2種類權重表。對於權重表係在後加以說明。
在本頻率合成器中,依據從預先經由模擬或實驗所求得之電源投入時之時間與OCXO 20及TCXO 30之頻率安定度的關係,生成基本權重表,記憶於記憶體40。
另外,對於利用恆溫槽溫度檢測部23之權重控制的應用例係後述之。
接著,對於使用於本頻率合成器之OCXO,TCXO之頻率安定度的特性,採用圖2加以說明。圖2係顯示
OCXO,TCXO之頻率安定度的特性之模式說明圖。
如圖2所示,當電源投入時之時刻作為0時,OCXO係電源投入後,暫時之間,頻率安定度(△f/f)並非良好,在時刻t2,恆溫槽的溫度則充分上升而成為一定溫度時,頻率安定度則成為良好。然而,在本模式圖的例中,將作為目標之頻率安定度(△f/f)作為0,全顯示於正側(經由OCXO,TCXO係實際上具有從負側開始之特性的構成)。TCXO係電源投入後,雖在短時間安定,但時刻t1以後係較OCXO成為不安定。
因此,在本頻率合成器中,對於電源投入之後,將TCXO的權重作為100%,於啟動時,迅速地使基準信號的頻率安定,徐緩地減少TCXO的權重而使OCXO的權重增加,於OCXO的安定度則超過TCXO時,將OCXO的權重呈作為100%而控制權重變換器B,C。
也就是,電源投入後,在至時刻t1之T1區間,從100%徐緩減少TCXO的權重,從0%徐緩增加OCXO的權重,而作為100%,在T2區間(時刻t1以後)直接將OCXO的權重作為100%。其結果,本實施形態之頻率合成器之基準信號係以點線顯示。
在本頻率合成器中,依據後述之基本權重表,從電源投入後至T1經過為止係進行對應於時間的權重。
如此,在T1區間,經由進行權重調整之同時併用TCXO與OCXO之時,OCXO至充分安定之間係增加TCXO之貢獻部分而提昇頻率安定度之同時,比較於經由
OCXO之貢獻部分而作為TCXO單體的情況,可提昇位相雜音特性之構成。
另外,在本頻率合成器中,在T1區間頻率安定度並不佳之情況,或欲提早結束迴圈之情況,可作為以來自使用者的指示(經由手動之外部基準信號源連接)輸入外部基準信號。
對於輸入外部基準信號之情況,係將外部基準信號的權重作為100%,OCXO,TCXO的權重係均作為0%。
但為了防止經由外部基準信號輸入之急遽的基準頻率的變動,從外部基準信號之輸入開始至一定微小時間經過為止係作為移轉期間,呈使外部基準信號的權重徐緩地增加而控制權重變換器A,B,C。在此,將微小時間作為T4。對於T4區間的權重控制,係依據後述之外部基準信號權重表而加以進行。
在圖2的例中,在時刻t3開始輸入外部基準信號時,將在至時刻t4之T4區間的外部基準信號的權重,呈成為從0%至100%徐緩地加以變化。T4區間結束後係將外部基準信號的權重作為100%。
並且,以來自使用者的指示(經由手動之外部基準信號源連接切斷),外部信號之輸入變無時,CPU10係參照基本權重表,進行對應於來自電源投入時之時間的權重控制。
CPU10係電源投入後,開始計時,與此同時定期性地依據來自A/D轉換器14的外部基準信號位準,判斷外部基準信號之輸入的有無。並且,如未輸入外部基準信號,參照基本權重表之同時,定期性地輸出OCXO的權重於D/A轉換器22,輸出TCXO的權重值於D/A轉換器32。
各權重值係加以D/A變換,各輸入至權重變換器B與權重變換器C,將OCXO 20及TCXO 30的輸出加以權重變換,以在基本權重表所設定的權重比而輸入至加算器41,加以加算而作為基準信號而輸出。
CPU10則對於依據來自A/D轉換器14的外部基準信號位準,辨識外部基準信號之輸入的情況,徐緩地增加外部基準信號之權重,在為移轉期間之T4區間結束後,呈將OCXO及TCXO的權重均作為0%,將外部基準信號的權重作為100%,而輸出權重值於D/A轉換器12,22,32。
外部基準信號係因安定度最高之故,對於輸入外部基準信號之情況係將此作為最優先,迅速地使基準頻率及合成器輸出安定之構成。對於T4區間的權重控制係後述之。
然而,外部基準信號的輸入/切斷係經由使用者之操作加以進行,對於外部基準信號輸入時,頻率仍不安定之故,作為移轉期間,在T4區間進行特別的權重控制,但
以外部基準信號之輸入,迴圈結束之後係切斷外部基準信號而移轉至OCXO 20與TCXO 30組合(或只有OCXO 20),頻率亦未產生有大的變動。
接著,對於記憶於記憶體40之權重表之內,基本權重表,採用圖3加以說明。圖3係顯示基本權重表的模式說明圖。然而,基本權重表係相當於記載於申請專利範圍之第1之平台。
基本權重表係成為權重控制之基準的構成,CPU10則記憶進行OCXO 20之權重調整的權重變換器B(21),和進行TCXO 30之權重調整的權重變換器C(31)的權重值。另外,基本權重表的各數值係配合OCXO 20則在標準的溫度遷移產生溫度上升之情況所決定。對於至OCXO安定為止的時間為長之情況,T1係變大。
如圖3所示,在基本權重表中,記憶自電源投入之時間,和OCXO 20(權重變換器B)及TCXO 30(權重變換器C)之各權重值。
對於電源投入時,如上述,OCXO為0%,TCXO為100%,在T1中,OCXO為100%,TCXO為0%。其間係呈徐緩地產生變化地加以設定。
對應於經過時間而進行權重控制係基本上,係至電源投入後T1為止,T1以後係因OCXO安定之故,將保持T1經過時之權重之OCXO作為100%。
接著,記憶於記憶體40之外部基準信號權重表,採用圖4加以說明。圖4係顯示外部基準信號權重表的模式說明圖。然而,外部基準信號權重表係相當於記載於申請專利範圍之第2之平台。
外部基準信號權重表係輸入外部基準信號之情況的移轉期間,在T4區間之權重控制之基準的平台。
然而,移轉期間T4係加上於外部基準信號之頻率安定度,和TCXO及OCXO之頻率安定度的關係,經由作為合成器而進行頻率同步之時間(PLL迴圈結束的時間)所決定。
如圖4,外部基準信號權重表係各記憶從外部基準信號之輸入檢測時至時間T4經過為止之外部基準信號(權重變換器A)的權重,和OCXO及TCXO之合計的權重之構成。
在圖4的例中,外部基準信號之輸入檢測時(時間0)係將外部基準信號的權重作為0%,將OCXO+TCXO的權重作為100%,至時間T4與時刻做比例而使權重變化,徐緩地提昇外部基準信號的比率,在T4以後,將外部基準信號的權重作為100%,將OCXO+TCXO的權重作為0%。
由此,輸入外部基準信號之情況,可徐緩地切換為外部基準信號,可防止急遽之基準頻率的變動產生,另外,移轉至外部基準信號之後,係經由使用者加以切斷為止,
將外部基準信號優先作為外部基準信號持續輸出,迅速地可使合成器輸出安定化之構成。
對於T4區間之權重控制,具體地加以說明。
例如,在從外部基準信號之輸入檢測,T4/2經過的時點中,外部基準信號與OCXO+TCXO的權重係同時成為50%。也就是,在此時點中,外部基準信號的權重係為50%,OCXO與TCXO的權重係合計為50%。OCXO與TCXO的權重係依據自該時點之電源投入時之經過時間,以在圖3所示之基本權重表所設定之權重比而加以分配。
也就是,輸入外部基準信號之後,至T4之OCXO與TCXO的權重係成為外部基準信號權重表之權重值×基本權重表的權重值。
例如,外部基準信號之輸入開始早,從外部基準信號之輸入檢測,T4/2經過之時點則對於為電源投入後T1/4之情況OCXO的權重係成為0.5×0.125×100=6.25%,TCXO的權重係成為0.5×0.875×100=43.75%。
另外,外部基準信號之輸入開始更慢,從外部基準信號之輸入檢測,T4/2經過之時點則對於為電源投入後T1/2之情況OCXO的權重係成為0.5×0.25×100=12.5%,TCXO的權重係成為0.5×0.75×100=37.5%。
任何情況,OCXO與TCXO的權重之合計係50%。
並且,外部基準信號的輸入變無時,CPU10係再次參
照圖3之基本權重表,對應於其時點(自電源投入時之時間)的權重值,控制OCXO與TCXO的權重。
接著,對於在CPU10之電源投入時之權重控制的處理,採用圖5加以說明。圖5係顯示在CPU10之電源投入時之權重控制之處理流程圖。
如圖5所示,CPU10係當投入電源時,開始T1之計時(100),參照基本權重表,進行OCXO 20,TCXO 30之權重控制(102)。
並且,CPU10係判斷是否T1有經過,對於T1經過之情況(Yes之情況),保持其時點的權重(OCXO為100%,TCXO為0%),結束處理。
另外,對於在處理104,T1未經過之情況(No的情況),CPU10係判定依據來自A/D轉換器14之外部基準信號位準,是否檢測外部基準信號之輸入(110),如未檢測有外部基準信號之輸入(No的情況),移轉至處理102,進行依據基本權重表的控制。
另外,對於在處理110檢測有外部基準信號之輸入(Yes的情況),CPU10係開始T4區間的計時(112),參照外部基準信號權重表與基本權重表之雙方,進行外部基準信號與OCXO與TCXO之權重控制(114)。
並且,CPU10係判斷是否T4有經過(116),對於未經過之情況(No的情況),移轉至處理114,進行徐
緩地增加外部基準信號的權重之控制。
另外,對於在處理116,T4有經過的情況(Yes的情況),外部基準信號之權重係成為100%,OCXO與TCXO係成為0%,CPU10係判斷是否有切斷外部基準信號之輸入(118),對於未切斷之情況(No的情況)係移轉至處理114。也就是,T4區間結束之後係只要外部基準信號之輸入持續,外部基準信號之權重係保持在100%。
對於在處理118,切斷外部基準信號之輸入的情況(Yes的情況),CPU10係移轉至處理102,進行依據基本權重表的控制。
由如此作為,進行在CPU10之電源投入時之權重控制的處理。
接著,對於權重控制之應用例加以說明。
應用例係CPU10則依據來自恆溫槽溫度檢測部23的溫度資訊,微調整基本權重表的值而進行權重控制的構成。
在應用例中,將從預先實驗上求的電源投入之時間與恆溫槽溫度之標準的關係(標準的溫度遷移),記憶於記憶體40,CPU10係電源投入後,將恆溫槽溫度檢測部23之溫度資訊,與標準的溫度遷移比較,於OCXO 20之恆溫槽的溫度較標準為早上升之情況,或較標準為慢之情況,呈調整基本權重表的權重值而輸出。
例如,在圖3之基本權重表中,從電源投入,T2/2經過時點之權重係OCXO的權重成為25%,TCXO的權重成為75%,CPU10係由恆溫槽溫度檢測部23所檢測之溫度,和在標準的溫度遷移之該時點的溫度(標準溫度)的差如為一定範圍,直接輸出基本權重表的值。
另外,對於運用時之溫度上升則比較於標準的溫度遷移為早,由恆溫槽溫度檢測部23所檢測之溫度較標準溫度為高之情況,例如將OCXO的權重作為30%,將TCXO的權重作為70%。
相反地,對於所檢測的溫度較標準溫度為低之情況,例如係考量將OCXO的權重作為20%,將TCXO的權重作為80%。
權重值之調整係例如,在CPU10算出對應於恆溫槽之溫度與標準溫度的差之係數,將該係數乘算於基本權重表的權重值,求得OCXO之權重即可。
如由此作為,可對應於恆溫槽之溫度狀態而微調整OCXO之權重,對於OCXO早安定之情況,可盡早移轉至OCXO,另外,對於OCXO之恆溫槽之溫度上升變慢的情況,使至OCXO之移轉變慢,可輸出安定之基準信號之構成。
如根據本發明之實施形態之頻率合成器,因作為於基準信號產生電路1,具備OCXO 20,和TCXO 30,和對於
各輸出而言進行權重調整之權重變換器21,31,和加算來自各權重變換器的輸出而作為基準信號輸出之加算器41,CPU10則對於在電源投入時,將TCXO 30的權重作為100%,將OCXO 20的權重作為0%,徐緩地提昇OCXO 20的權重,在預先設定之一定時間後,將TCXO 30的權重作為0%,將OCXO 20的權重作為100%地控制權重變換器B,C之頻率合成器之故,至充分加熱OCXO 20之恆溫槽之間係可併用TCXO 30與OCXO 20而生成基準信號,可於電源投入時及早安定頻率,另外,恆溫槽加熱後係只作為OCXO 20有可長期保持頻率安定度之效果。
另外,如根據本頻率合成器,因作為具備加上於前述構成可輸入安定度更高之外部基準信號,調整外部基準信號之權重之權重變換器A(11),和檢測外部基準信號之輸入位準的外部基準信號位準檢測電路13,CPU10則對於輸入外部基準信號之情況,將外部基準信號的權重作為100%,將OCXO 20與TCXO 30之權重作為0%而控制權重變換器A,B,C之頻率合成器之故,對於輸入高精確度之外部基準信號之情況,有可優先將外部基準信號作為基準信號而輸出,在啟動時迅速地使基準信號安定化,可迅速地結束PLL之迴圈的效果。
另外,如根據本頻率合成器,CPU10則於有外部基準信號的輸入之情況,並非馬上切換為外部基準信號,而於移轉期間T4之間,徐緩地提昇外部基準信號之權重,對
於T4之結束,外部基準信號之權重呈成為100%而控制之故,有著可防止頻率之急遽的變動之效果。
更且,CPU10則對於TCXO 30的權重成為0%之情況,亦可呈停止對於TCXO 30及權重變換器C(31)之電源供給而控制電源電路,由此,可大幅地降低消耗電力。
另外,如根據本頻率合成器,CPU10則對於將來自恆溫槽溫度檢測部23的溫度資訊,與所記憶之標準的溫度做比較,差則較一定範圍為大之情況,如較標準溫度為高,呈提昇OCXO之權重值,如為低,呈降低OCXO之權重而調整基本權重表之值而輸出之故,可對應於恆溫槽之溫度狀態而微調整OCXO之權重,可輸出更安定之基準信號之構成。
本發明係適合於可將基準信號,從電源投入之後,在使用全體期間安定之頻率合成器。
1‧‧‧基準信號產生電路
2‧‧‧位相比較器
3‧‧‧環路濾波器
4‧‧‧電壓控制振盪器
5‧‧‧分頻器
10‧‧‧CPU
20‧‧‧恆溫槽控制水晶振盪器(OCXO)
30‧‧‧溫度補償水晶振盪器(TCXO)
11,21,31‧‧‧權重變換器A,B,C
12,22,32‧‧‧D/A轉換器
13‧‧‧外部基準信號位準檢測電路
23‧‧‧恆溫槽溫度檢測部
14,24‧‧‧A/D轉換器
40‧‧‧記憶體
41‧‧‧加算器
圖1係有關本實施形態之頻率合成器的構成方塊圖。
圖2係顯示OCXO,TCXO之頻率安定度的特性之模式說明圖。
圖3係顯示基本權重表的模式說明圖。
圖4係顯示外部基準信號權重表的模式說明圖。
圖5係顯示在CPU10之電源投入時之權重控制之處理流程圖。
圖6係顯示作為基準信號源所使用之振盪器的頻率安
定度之模式說明圖。
1‧‧‧基準信號產生電路
2‧‧‧位相比較器
3‧‧‧環路濾波器
4‧‧‧電壓控制振盪器
5‧‧‧分頻器
10‧‧‧CPU
20‧‧‧恆溫槽控制水晶振盪器(OCXO)
30‧‧‧溫度補償水晶振盪器(TCXO)
11,21,31‧‧‧權重變換器A,B,C
12,22,32‧‧‧D/A轉換器
13‧‧‧外部基準信號位準檢測電路
23‧‧‧恆溫槽溫度檢測部
14,24‧‧‧A/D轉換器
40‧‧‧記憶體
41‧‧‧加算器
Claims (8)
- 一種頻率合成器,係具備產生基準信號之基準信號產生電路,比較自前述基準信號產生電路所輸出之基準信號,和來自電壓控制振盪器之輸出信號,前述電壓控制振盪器之輸出信號呈成為所期望之頻率加以控制之頻率合成器,其特徵為前述基準信號產生電路則具有:具備在電源投入後短時間,頻率產生安定化之特性的第1之振盪器;和具備在電源投入後,較前述第1之振盪器,頻率為不安定,但一定時間經過後,較前述第1之振盪器,頻率的安定度為高之特性的第2之振盪器;和進行來自前述第1之振盪器之輸出的權重調整之第1之權重變換器;和進行來自前述第2之振盪器之輸出的權重調整之第2之權重變換器;和加算來自前述第1及第2之權重變換器的輸出,作為前述基準信號而輸出之加算器;和對於在前述第1之權重變換器的第1之權重與在前述第2之權重變換器的第2之權重,電源投入之後,將前述第1之權重作為較前述第2之權重為高而將前述第2之權重作為較前述第1之權重為低,對應於時間的經過,徐緩地將前述第1之權重為低,將前述第2之權重為高,對於前述一定時間經過後,呈將前述第1之權重作為0%,將前述第2之權重作為100%而將權重的值,輸出至前述 第1之權重變換器及前述第2之權重變換器的控制部。
- 如申請專利範圍第1項記載之頻率合成器,其中,具備可輸入較第1及第2之振盪器,頻率之安定度為高之外部基準信號,進行前述外部基準信號之權重調整的第3之權重變換器;加算器則加算來自第1,第2,第3之權重變換器的輸出而作為基準信號加以輸出,控制部則對於輸入前述外部基準信號之情況,呈將在前述第1之權重變換器的第1之權重及在第2之權重變換器的第2之權重作為0%而將權重的值輸出至前述第1及第2之權重變換器之同時,將在前述第3之權重變換器的第3之權重作為100%而將權重的值輸出至前述第3之權重變換器。
- 如申請專利範圍第2項記載之頻率合成器,其中,控制部則於輸入外部基準信號之情況,呈將在第3之權重變換器的第3之權重,於預先所設定之移轉期間內,從0%至100%徐緩增加地將權重的值輸出至前述第3之權重變換器之同時,將在第1之權重變換器的第1之權重與在第2之權重變換器的第2之權重的和,於前述移轉期間內,從100%至0%徐緩減少地將權重的值輸出至前述第1及第2之權重變換器。
- 如申請專利範圍第3項記載之頻率合成器,其中,具備:對應於從電源投入的時間,記憶在第1之權重變換 器的第1之權重與在第2之權重變換器的第2之權重的第1之平台;和對應於從外部基準信號之輸入開始的時間,記憶在第3之權重變換器的第3之權重,與前述第1之權重與前述第2之權重的和的第2之平台;控制部則於未輸入外部基準信號之情況,依據前述第1之平台,輸出權重的值至前述第1及第2之權重變換器,當輸入外部基準信號時,依據前述第2之平台,輸出權重的值至第3之權重變換器之同時,將記憶於前述第2之平台之第1及第2之權重的和,對應於記憶於前述第1之平台的前述第1之權重與前述第2之權重的比而進行分配,輸出權重的值至前述第1及第2之權重變換器。
- 如申請專利範圍第1項記載之頻率合成器,其中,第1之振盪器則為溫度補償水晶振盪器,第2之振盪器則為恆溫槽控制水晶振盪器。
- 如申請專利範圍第2項記載之頻率合成器,其中,第1之振盪器則為溫度補償水晶振盪器,第2之振盪器則為恆溫槽控制水晶振盪器。
- 如申請專利範圍第3項記載之頻率合成器,其中,第1之振盪器則為溫度補償水晶振盪器,第2之振盪器則為恆溫槽控制水晶振盪器。
- 如申請專利範圍第4項記載之頻率合成器,其中,第1之振盪器則為溫度補償水晶振盪器,第2之振盪器則為恆溫槽控制水晶振盪器。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009184126A JP4880014B2 (ja) | 2009-08-07 | 2009-08-07 | 周波数シンセサイザ |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201126913A TW201126913A (en) | 2011-08-01 |
TWI452843B true TWI452843B (zh) | 2014-09-11 |
Family
ID=43534359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099123646A TWI452843B (zh) | 2009-08-07 | 2010-07-19 | 頻率合成器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8451029B2 (zh) |
JP (1) | JP4880014B2 (zh) |
CN (1) | CN101997545B (zh) |
TW (1) | TWI452843B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5033895B2 (ja) | 2010-03-31 | 2012-09-26 | 日本電波工業株式会社 | 基準信号発振器 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4936675A (zh) * | 1972-08-14 | 1974-04-05 | ||
JPS59194519A (ja) * | 1983-04-19 | 1984-11-05 | Toyo Commun Equip Co Ltd | 基準周波数発生方式 |
JPH0856120A (ja) * | 1994-08-10 | 1996-02-27 | Yaesu Musen Co Ltd | 基準発振器回路 |
JPH08317564A (ja) * | 1995-05-18 | 1996-11-29 | Toshiba Corp | 交直変換器の制御装置 |
JP2002135235A (ja) * | 2000-10-18 | 2002-05-10 | Matsushita Electric Ind Co Ltd | シンボル同期回路及びシンボル同期方法 |
JP2005043289A (ja) * | 2003-07-24 | 2005-02-17 | Nec Engineering Ltd | 深度検出回路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3898579A (en) * | 1974-01-02 | 1975-08-05 | Motorola Inc | Frequency control circuits for phase locked loop frequency synthesizers |
JPS575823B2 (zh) * | 1974-01-30 | 1982-02-02 | ||
JPS53146560A (en) * | 1977-05-26 | 1978-12-20 | Pioneer Electronic Corp | Oscillator |
JPH0638642B2 (ja) * | 1986-07-31 | 1994-05-18 | 日本放送協会 | 映像合成方法 |
JP2785831B2 (ja) * | 1989-02-15 | 1998-08-13 | 富士通株式会社 | 電圧制御発振器 |
JP3010961B2 (ja) * | 1993-03-09 | 2000-02-21 | 株式会社富士通ゼネラル | Pll回路 |
JPH085612A (ja) | 1994-06-17 | 1996-01-12 | Tokyo Gas Co Ltd | リモートフィールド渦流式探傷装置及びその探傷センサ |
CN1543703A (zh) * | 2001-08-29 | 2004-11-03 | 精工爱普生株式会社 | 振荡器及通信设备 |
JP2004172686A (ja) | 2002-11-18 | 2004-06-17 | Nec Engineering Ltd | 基準信号発生器 |
GB0323936D0 (en) * | 2003-10-11 | 2003-11-12 | Zarlink Semiconductor Inc | Digital phase locked loop with selectable normal or fast-locking capability |
-
2009
- 2009-08-07 JP JP2009184126A patent/JP4880014B2/ja active Active
-
2010
- 2010-07-19 TW TW099123646A patent/TWI452843B/zh active
- 2010-07-30 US US12/805,436 patent/US8451029B2/en active Active
- 2010-08-05 CN CN201010245795.4A patent/CN101997545B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4936675A (zh) * | 1972-08-14 | 1974-04-05 | ||
JPS59194519A (ja) * | 1983-04-19 | 1984-11-05 | Toyo Commun Equip Co Ltd | 基準周波数発生方式 |
JPH0856120A (ja) * | 1994-08-10 | 1996-02-27 | Yaesu Musen Co Ltd | 基準発振器回路 |
JPH08317564A (ja) * | 1995-05-18 | 1996-11-29 | Toshiba Corp | 交直変換器の制御装置 |
JP2002135235A (ja) * | 2000-10-18 | 2002-05-10 | Matsushita Electric Ind Co Ltd | シンボル同期回路及びシンボル同期方法 |
JP2005043289A (ja) * | 2003-07-24 | 2005-02-17 | Nec Engineering Ltd | 深度検出回路 |
Also Published As
Publication number | Publication date |
---|---|
CN101997545A (zh) | 2011-03-30 |
JP2011040850A (ja) | 2011-02-24 |
US8451029B2 (en) | 2013-05-28 |
JP4880014B2 (ja) | 2012-02-22 |
TW201126913A (en) | 2011-08-01 |
CN101997545B (zh) | 2013-04-24 |
US20110032005A1 (en) | 2011-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102714500B (zh) | 基准频率产生装置 | |
TWI485986B (zh) | 時脈訊號合成之方法與裝置 | |
WO2009062446A1 (fr) | Procédé, dispositif et point d'accès pour compensation de température | |
JP4374463B2 (ja) | 発振周波数制御回路 | |
JP2009159013A (ja) | 発振周波数制御回路 | |
US8638172B2 (en) | Local oscillator | |
JP2015082815A (ja) | 発振器 | |
JP4355350B2 (ja) | 発振周波数制御回路 | |
JP6548411B2 (ja) | 発振装置 | |
JP2006526946A5 (zh) | ||
JP5426316B2 (ja) | 周波数シンセサイザ | |
TWI452843B (zh) | 頻率合成器 | |
JP5145398B2 (ja) | 発振周波数制御回路 | |
JP7117119B2 (ja) | 発振装置 | |
US11429134B2 (en) | Clock circuit portions | |
JP2007259345A (ja) | 恒温型の水晶発振器 | |
JP2004064445A (ja) | 恒温槽付水晶発振器のウォ−ムアップ制御方法とこの方法を用いたクロック生成回路及び移動体通信基地局装置 | |
JP2004172686A (ja) | 基準信号発生器 | |
JP2001257531A (ja) | 水晶発振器 | |
CN105375921A (zh) | 使用基于mems的振荡器的准确频率控制 | |
JP2015154249A (ja) | 位相同期回路および同期方法 | |
Xu et al. | An ADPLL-based fast start-up technique for sensor radio frequency synthesizers | |
Okuno et al. | Temperature compensation using least mean squares for fast settling all-digital phase-locked loop | |
RU98302U1 (ru) | Устройство с цифровой коррекцией частоты опорного генератора синтезатора частот | |
JP2006050027A (ja) | 水晶発振装置 |