KR20010085441A - 무선 통신 시스템 - Google Patents

무선 통신 시스템 Download PDF

Info

Publication number
KR20010085441A
KR20010085441A KR1020010008664A KR20010008664A KR20010085441A KR 20010085441 A KR20010085441 A KR 20010085441A KR 1020010008664 A KR1020010008664 A KR 1020010008664A KR 20010008664 A KR20010008664 A KR 20010008664A KR 20010085441 A KR20010085441 A KR 20010085441A
Authority
KR
South Korea
Prior art keywords
signal
circuit
frequency
setting
variable
Prior art date
Application number
KR1020010008664A
Other languages
English (en)
Other versions
KR100682000B1 (ko
Inventor
가사하라마스미
야하기고이찌
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR20010085441A publication Critical patent/KR20010085441A/ko
Application granted granted Critical
Publication of KR100682000B1 publication Critical patent/KR100682000B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/199—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division with reset of the frequency divider or the counter, e.g. for assuring initial synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
    • H04B1/406—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency with more than one transmission mode, e.g. analog and digital modes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Transmitters (AREA)

Abstract

복수의 발진 회로를 갖는 PLL 회로를 구비하여, 발진 회로를 전환함으로써 서로 주파수대가 다른 2 이상의 송신 신호 및 수신 신호를 처리할 수 있게 된 무선 통신 시스템은 상기 발진 회로를 전환할 때에, 상기 PLL 회로 내의 필터 용량의 전압을 소정의 전압으로 리셋하는 리셋 수단을 갖는다.

Description

무선 통신 시스템{WIRELSS COMMUNICATION SYSTEM}
본 발명은 복수의 VCO(전압 제어 발진기)를 구비하여, 발진 주파수가 전환 가능한 PLL(Phase Lock Loop) 회로에 적용하기 유효한 기술에 관한 것으로, 예를 들면 복수 밴드의 신호를 송수신 가능한 휴대 전화기 등의 무선 통신 장치에 있어서 수신 신호나 송신 신호와 합성되는 소정의 주파수의 발진 신호를 발생하는 국부 발진기로서의 PLL 회로 및 그것을 이용한 무선 통신 시스템에 이용하기 유효한 기술에 관한 것이다.
휴대 전화기와 같은 이동체 시스템에 있어서는, 예를 들면 880∼915 MHz대의 GSM(Group Special Mobile)과 1710∼1785 MHz대의 DCS(Digital Cellular Mobile)와 같은 2개의 주파수대의 신호를 취급하는 듀얼 밴드 방식의 휴대 전화기가 있다. 휴대 전화기에 있어서는, 수신 신호나 송신 신호와 합성되는 소정의 주파수의 발진 신호를 발생하는 국부 발진기로서 PLL 회로가 이용되고 있지만, 상기와 같이 크게 다른 2개의 주파수대의 신호를 취급하는 휴대 전화기에 있어서는 회로의 특성상 하나의 VCO로 2개의 주파수대를 커버하는 것은 곤란하고, 각각의 주파수에 대응한 VCO를 설치하여 사용하는 주파수대에 따라서 VCO를 전환하도록 하고 있다.
도 5는 듀얼 밴드 방식의 휴대 전화기에 이용되고 있는 종래의 PLL 회로의 구성예를 도시한 것이다. 이 PLL 회로는 13 MHz와 같은 기준 주파수 신호 TCXO를 채널 간격과 거의 같은 약 200 KHz의 신호 R(이하, 기준측 펄스라 함)로 분주하는 분주기(11A)와, VCO로부터의 귀환 신호 F를 상기 기준측 펄스 R과 동일한 200 KHz 주파수의 펄스 N(이하, 귀환측 펄스라 함)으로 분주하는 분주기(11B)와, 귀환측 펄스 N과 상기 기준측 펄스 R의 위상을 비교하여 위상차를 검출하는 위상 비교기(12)와, 검출된 위상차에 따른 전하를 보내거나 추출하거나 하는 차지 펌프 회로(13)와, 차지 펌프로부터 공급되는 전하에 따른 전압을 발생하는 루프 필터(14)와, 발생된 전압에 따른 주파수로 발진하는 2개의 전압 제어 발진 회로(VCO)(15A, 15B)와, 이들 전압 제어 발진 회로(15A, 15B)의 발진 출력을 선택하여 귀환시키기 위한 전환 스위치(16)에 의해 구성되어 있다.
또, 휴대 전화기에 이용되고 있는 PLL 회로에서는 채널(주파수대)의 간격이 200 MHz이고, 복수의 채널 중에서 원하는 채널을 선택하기 위해 송수신 신호에 합성하는 선택 채널과 동일 주파수의 국부 발진 신호를 PLL 회로에서 발생시키기 때문에, 귀환측 분주기(11B)로서 분주비를 바꿀 수 있는 가변 분주기가 이용되고, 채널을 전환할 때는 시스템 컨트롤러부터의 제어 신호에 의해 가변 분주기(11B)의 분주비가 전환된다.
또한, 사용 밴드를 GSM대로부터 DCS대로 또는 DCS대로부터 GSM대로 전환할 때에는 시스템 컨트롤러로부터의 제어 신호에 의한 가변 분주기(11B)의 분주비 전환과 함께, 스위치(16)에 의한 전압 제어 발진 회로(VCO)(15A와 15B)의 출력 전환도 거의 동시에 행해진다. 이때, 가변 분주기(11B)의 분주비 전환에 의한 분주 출력의 응답 시간보다도 스위치(16)의 전환에 의한 VCO 출력의 안정화까지의 시간쪽이 길므로, 일반적으로는 VCO의 전환 쪽이 먼저 행해진다.
그러나, 종래의 듀얼밴드 방식의 휴대전화기에 있어서의 PLL 회로에 있어서는 밴드 전환시에 이하에 설명하는 이유로부터 PLL 회로의 인입 시간이 길어진다고 하는 문제점이 있다는 것이 명백해졌다.
도 6a는 PLL 회로가 록크하고 있을 때의 분주기(11A와 11B)의 출력과 차지 펌프(13)의 출력을 나타낸 것이다. 도 6a 및 도 6b에 도시한 바와 같이, 분주기(11A)의 출력(기준측 펄스 R)과 가변 분주기(11B)의 출력(귀환측 펄스 N)은 위상이 일치하고 있고, 차지 펌프(13)의 출력 CP는 0V로 일정하다. 이 상태에서 PLL 회로의 발진 주파수를 낮추기 위해 가변 분주기(11B)의 분주비 n을 낮추면, 도 6b와 같이 가변 분주기(11B)의 출력(귀환측 펄스 N)의 주기가 분주기(11A)의 출력(기준측 펄스 R)의 주기보다도 짧아지기 때문에, 차지 펌프(13)로부터 마이너스의 전류 펄스 CP가 출력되어 VCO의 주파수를 낮추도록 작용한다. 이때, 동일 밴드 내에서는 채널 간격이 200 KHz이고 분주비는 크게 변화하지 않기 때문에, 귀환 신호 F의 주기가 길어져서, 빠르게 도 6a와 같은 록크 상태로 된다.
한편, PLL 회로의 발진 주파수를 높이기 위해 가변 분주기(11B)의 분주비 n을 높게 하면, 상기와는 반대로 가변 분주기(11B)의 출력(귀환측 펄스 N)의 주기가 분주기(11A)의 출력(기준측 펄스 R)의 주기보다도 길어진다. 그 때문에, 차지 펌프(13)로부터 플러스의 전류 펄스 CP가 출력되어 VCO의 주파수를 높이도록 작용하고, 귀환 신호 F의 주기가 짧아져서 동일 밴드 내이면 빠르게 록크 상태로 된다. 이와 같이, 동일 밴드 내에서의 채널 전환에 따르는 가변 분주기(11B)의 분주비 n을 변경 시에는 주파수의 안정화가 빠르게 행해진다.
그렇지만, GSM대로부터 DCS대로의 밴드 전환시에는 스위치(16)의 전환이 행해지기 때문에, 도 7의 타이밍 t1과 같이 VCO의 전환이 행해진 주기 T1로부터, 가변 분주기(11B) 출력(귀환측 펄스 N)의 주기가 급격히 짧아진다. 그 때문에, 차지 펌프(13)로부터 폭이 긴 마이너스의 전류 펄스 CP가 출력되어 VCO의 주파수를 낮추도록 작용한다. 더욱이, 주기 T3과 같이, 한쪽의 분주기(여기에서는 기준측(11A)) 출력의 1주기간에 다른 쪽의 분주기(가변 분주기(11B))의 펄스가 2개 들어가도 위상 비교기(12)는 2개째의 펄스에 대해는 비교 동작을 하지 않으므로, 차지 펌프(13)로부터 출력되는 마이너스의 전류 펄스 CP는 상당히 긴 것으로 된다. 그 결과, 선택측 VCO의 출력은 주파수 변동 범위의 가장 주파수가 낮은 쪽으로 향해 버린다.
이와 같은 상태일 때에, 주기 T4의 타이밍 t2에서 가변 분주기(11B)의 분주비를 전환하면, 가변 분주기(11B)의 출력(귀환측 펄스 N)의 주기가 길어지지만, 분주비 전환의 타이밍에 따라서는 주기 T5와 같이 가변 분주기(11B)의 출력(귀환측 펄스 N)의 상승보다도 빨라져 버려, 본래 차지 펌프(13)로부터 플러스의 전류 펄스 CP가 나와야 하는 곳에서 마이너스의 전류 펄스 CP가 출력되어 버린다. 그 결과, PLL 회로는 오픈 상태에서 스타트하게 되어, 위상 록크 업, 즉 주파수 인입 시간이길어져 버리는 경우가 있다.
상기와는 반대로, DCS대로부터 GSM대로의 밴드 전환시에는 가변 분주기(11B)의 출력(귀환측 펄스 N)의 주기가 급격히 길어지기 때문에, 채널 펌프(13)로부터 폭이 긴 플러스의 전류 펄스 CP가 출력되어 VCO의 주파수를 높이도록 작용하고, 선택측 VCO의 출력은 주파수 변동 범위 내의 가장 주파수가 높은 쪽으로 향해 버린다. 그리고, 이와 같은 상태일 때에, 가변 분주기(11B)의 분주비를 전환하면, 본래 마이너스의 전류 펄스 CP를 나오게 하는 차지 펌프로부터 플러스의 전류 펄스 CP가 출력되어 버려, PLL 회로의 주파수 인입 시간이 길어져 버리는 경우가 있다.
상기와 같이, 종래의 PLL 회로에서는 분주비의 전환후 가변 분주기(11B)의 출력(귀환측 펄스 N)의 최초 상승이 기준측 분주기(11A)의 출력(기준측 펄스 R)의 상승보다도 빨라질 것인지 늦어질 것인지는 일정하게 정해져 있지 않고, 분주비의 전환 타이밍에 의존하게 되어, 주파수 인입 시간이 변동한다고 하는 문제점이 있었다. 이러한 VCO 및 분주비 전환시에 있어서의 주파수 인입 시간의 변동은 음성 신호만을 취급하고 있는 휴대 전화의 무선 통신 시스템에서는 문제가 되지 않는 범위의 것이었지만, 휴대 전화에 고속 데이터 통신 기능을 부가하려고 하면, 상기 주파수 인입 시간의 변동량이 허용 범위를 초과한다는 것이 명백해졌다.
본 발명의 목적은 복수의 VCO를 갖는 PLL 회로를 구비한 무선 통신 시스템에 있어서, VCO를 전환할 때의 주파수 인입 시간을 단축할 수 있게 하기 위한 것이다.
본 발명의 목적은 복수의 VCO를 갖는 PLL 회로를 구비한 무선 통신 시스템에 있어서, VCO를 전환할 때에 일정 시간 내에 주파수 인입을 완료할 수 있게 하기 위한 것이다.
본 발명의 상기 및 그 밖의 목적과 신규한 특징에 대해서는 본 명세서의 기술 및 첨부 도면으로부터 명백해질 것이다.
본 발명에서 개시되는 발명 중 대표적인 것의 개요를 설명하면, 하기와 같다.
즉, 복수의 발진 회로를 갖는 PLL 회로를 구비하여, 발진 회로를 전환함으로써 서로 주파수대가 다른 2이상의 송신 신호 및 수신 신호를 처리할 수 있게 된 시스템에 있어서, 상기 발진 회로를 전환할 때에, 제어 수단으로부터의 신호에 기초하여 필터 용량의 전압을 소정 전압으로 리셋하는 리셋 수단을 설치하도록 한 것이다.
상기한 수단에 따르면, 발진 회로를 전환했을 때에 발진 회로는 전환 전의 제어 전압에 영향받지 않고 발진 동작하게 되기 때문에, PLL 회로의 주파수의 인입 시간을 짧게 할 수 있다.
또한, 상기 PLL 회로는 상기 위상 비교기에서 기준이 되는 주파수 신호와 위상 비교되는 상기 어느 하나의 발진 회로로부터의 상기 귀환 신호를 분주하기 위한 가변 분주 회로를 구비하고, 상기 제어 수단으로부터의 신호에 기초하여 이 가변 분주 회로에서의 분주비를 변경함으로써 수신 신호 및 송신 신호의 주파수의 선택을 행하도록 구성한다. 이것에 의해, 발진 회로의 전환에 의해 송수신하는 신호의 펄스를 전환함과 동시에, 가변 분주 회로의 분주비를 변경함으로써 각 밴드 내에서의 원하는 주파수의 선택을 행할 수 있다.
상기 리셋 수단에 의해 행해지는 상기 필터 용량의 리셋은 임의의 고정 전위로 하는 것이 가능하지만, 접지 전위로의 리셋으로 하는 것이 바람직하다. 가장 안정한 전위이고 용이하게 얻을 수 있기 때문이다.
상기 가변 분주 회로에서의 분주비의 변경은 상기 발진 회로를 전환한 후에 행해지고, 이 가변 분주 회로는 분주비의 변경 후에 초기 상태로 리셋되고, 상기 리셋 수단에 의한 상기 필터 용량의 리셋은 상기 가변 분주 회로의 리셋과 연동하여 행해지도록 구성하면 좋다. 가변 분주 회로에서의 분주비의 변경후 주파수가 안정하기까지의 기간 쪽이 발진 회로의 전환후 변경후 주파수가 안정하기까지의 기간보다도 짧으므로, 총 주파수 인입 시간을 단축할 수 있기 때문이다.
상기 가변 분주 회로에서의 분주비의 변경은 상기 발진 회로를 전환한 후에 행해지고, 상기 가변 분주 회로 및 상기 필터 용량의 리셋은 상기 가변 분주 회로에서의 분주비의 변경 후에 동시에 개시되고, 상기 가변 분주 회로의 리셋이 해제된 후에 상기 필터 용량의 리셋이 해제되도록 하는 것이 바람직하다. 이것에 의해, 위상 비교 회로의 리셋이 해제된 직후에 기준이 되는 신호와 귀환 신호의 에지를 위상 비교하여 오동작해 버리는 것을 회피할 수 있다.
상기 가변 분주 회로를 리셋하는 제어 신호를 발생하는 리셋 신호 발생 수단을 구비하고, 이 리셋 신호 발생 수단은 상기 가변 분주 회로에서의 분주비의 설정 신호 및 상기 기준이 되는 주파수 신호에 기초하여, 분주비의 변경후 상기 기준이 되는 주파수 신호의 최초 펄스와 그 다음 펄스의 기간중 유효 레벨로 되는 리셋 신호를 발생하도록 구성하면 좋다. 분주비의 설정 신호에 기초하여 리셋 신호를 발생함으로써 가변 분주 회로의 리셋의 타이밍을 정확하고 용이하게 설정함과 동시에, 기준이 되는 주파수 신호에 기초하여 리셋 신호를 발생함으로써 리셋 해제 후의 기준이 되는 주파수 신호에 대한 귀환 신호를 분주한 신호의 위상을 유일하게 결정해 줄 수 있다.
상기 리셋 수단에 의한 상기 필터 용량의 리셋중에는 상기 위상 비교기 및 차지 펌프의 동작이 정지되거나 또는 위상 비교기 출력의 차지 펌프로의 전달이 차단되도록 구성하는 것이 바람직하다. 이것에 의해, 차지 펌프 출력에 의한 필터 용량의 전압의 영향을 완전하게 없앨 수 있어, 리셋 중에 발진 회로의 동작이 불안정하게 되는 것을 피할 수 있다.
상기 리셋 신호 발생 수단에 의해 발생된 리셋 제어 신호에 기초하여, 이 리셋 제어 신호의 유효 레벨의 변화와 동기하여 유효 레벨로 변화하고 상기 리셋 제어 신호의 무효 레벨의 변화보다도 상기 기준이 되는 주파수 신호의 펄스폭 이상의 지연 시간을 두고 무효 레벨로 변화하는 스톱 신호를 발생하는 스톱 신호 발생 수단을 구비하고, 이 스톱 신호 발생 수단에 의해 상기 필터 용량의 리셋 및 상기 위상 비교기 및 차지 펌프의 동작 정지 또는 위상 비교기 출력의 차지 펌프로의 전달의 차단 제어가 행해지도록 구성하면 좋다. 이것에 의해, 위상 비교 회로의 리셋이 해제된 직후에 기준이 되는 신호와 귀환 신호의 에지를 위상 비교하여 오동작해 버리는 것을 보다 확실하게 피할 수 있다.
도 1은 본 발명에 관한 PLL 회로의 제1 실시예를 도시한 블록도.
도 2는 제1 실시예의 PLL 회로의 분주(分周) 및 VCO 전환시의 동작 파형을 도시한 타이밍차트.
도 3은 본 발명에 관한 PLL 회로의 제2 실시예를 도시한 블록도.
도 4는 본 발명에 관한 PLL 회로를 적용한 시스템예로서의 듀얼밴드 방식의 휴대 전화 시스템의 구성예를 도시한 블록도.
도 5는 종래의 PLL 회로의 구성예를 도시한 블록도.
도 6a 및 6b는 PLL 회로의 록크 상태와 분주비 전환시의 동작 파형을 도시한 타이밍차트.
도 7은 PLL 회로의 분주비 및 VCO 전환시의 동작 파형을 도시한 타이밍차트.
<도면의 주요 부분에 대한 부호의 설명>
11A : 기준측 분주기
11B : 가변 분주기
12 : 위상 비교기
13 : 차지 펌프
14 : 루프 필터
15A, 15B : 전압 제어 발진 회로
16 : VCO 전환 스위치
18 : 리셋 신호 발생 회로
다음에, 본 발명의 실시예에 대해 도면을 참조하여 설명한다.
도 1에는 GSM과 DCS와 같은 2개의 주파수대의 신호를 취급할 수 있는 휴대 전화기에 있어서, 수신 신호나 송신 신호와 합성되는 소정의 주파수의 발진 신호를 발생하는 국부 발진기로서 이용되는 PLL 회로에 본 발명을 적용한 경우의 한 실시예가 도시되어 있다.
도 1에 도시되어 있는 바와 같이, 이 실시예의 PLL 회로(10)는 13 MHz와 같은 기준 주파수 신호 TCXO를 분주하여 예를 들면 200 KHz의 기준측 펄스 R을 생성하는 분주기(11A)와, 귀환 신호 F를 기준측 펄스 R과 동일한 200 KHz 주파수의 펄스 N으로 분주하는 가변 분주기(11B)와, 분주된 귀환측 펄스 N의 위상과 기준측 펄스 R의 위상을 비교하는 위상 비교기(12)와, 검출된 위상차에 따른 전하를 보내거나 추출하거나 하는 차지 펌프 회로(13)와, 용량 C0, C1, 저항 R1로 이루어지고 차지 펌프 회로로부터 공급되는 전하에 따른 전압을 발생하는 2차 루프 필터(14)와, 필터에 의해 발생된 전압에 따른 주파수로 발진하는 2개의 전압 제어 발진 회로(VCO)(15A, 15B)와, 이들 전압 제어 발진 회로(15A, 15B)의 발진 출력을 선택하기 위한 전환 스위치(16)에 의해 구성되어 있다.
상기 전압 제어 발진 회로(15A)는 GSM의 880∼915 MHz의 주파수대보다 상하 각각 5∼10% 넓은 주파수 범위에서 발진 동작 가능하게, 또한 전압 제어 발진 회로(15B)는 DCS의 1710∼1785 MHz의 주파수대보다 상하 각각 5∼10% 넓은 주파수 범위에서 발진 동작 가능하게 구성된다.
상기 위상 비교기(12)는 가변 분주기(11B)로 분주된 귀환측 펄스 N과 분주기(11A)로 분주된 기준측 펄스 R의 위상을 비교하여 귀환측 펄스 N의 위상이지연되고 있을 때는 업 신호 UP을, 귀환측 펄스 N의 위상이 선행되고 있을 때는 다운 신호 DOWN을 출력한다. 이 업 신호 UP 및 다운 신호 DOWN은 전하를 보내거나 추출하거나 하는 차지 펌프 회로(13)에 공급된다.
차지 펌프 회로(13)는 전류 공급용의 전류원과 전류 추출용의 전류원으로 이루어지고, 상기 업 신호 UP이 공급되면 플러스의 전류 펄스 CP를 생성하고, 다운 신호 DOWN이 공급되면 마이너스의 전류 펄스 CP를 생성하여 루프 필터(14)에 공급한다. 루프 필터(14)는 2차 로우패스 필터이고, 플러스의 전류 펄스 CP가 공급되면 용량 C0, C1의 차지 전하를 증가시키고, 마이너스의 전류 펄스 CP가 공급되면 용량 C0, C1의 차지 전하를 줄이도록 동작한다. 이것에 의해, 귀환측 펄스 N의 위상이 지연되고 있을 때는 루프 필터(14)의 출력 전압이 높게 되어 전압 제어 발진 회로(15A 또는 15B)의 발진 주파수를 높게 하고, 귀환측 펄스 N의 위상이 선행되고 있을 때는 루프 필터(14)의 출력 전압이 낮게 되어 전압 제어 발진 회로(15A 또는 15B)의 발진 주파수를 낮게 한다.
또, 이 루프 필터(14)는 2차 필터로 구성되어 그 주파수 응답 특성 즉 루프 대역은 위상 비교기(12)로 비교되는 신호의 주파수(이 실시예에서는 200 KHz)의 10분의 1 이하로 되도록, 루프 필터(14)의 시정수가 설정된다. 응답 특성이 이것 이상 높으면 위상 비교기(12)로부터 출력 펄스가 나올 때마다 루프 필터(14)의 출력 전압이 상하로 변동하여, 다음 단의 전압 제어 발진 회로(15A 또는 15B)의 발진 동작이 불안정하게 되어 버리기 때문이다.
이 실시예에서는, 상기 루프 필터(14)의 입력 노드와 접지 전위 GND와 같은정전압 단자와의 사이에 접속되어 필터 용량 C0, C1의 차지 전하를 리셋하기 위한 스위치(17)와, 기준측 분주기(11A)에서 분주된 펄스 R에 기초하여 가변 분주 회로(11B)에 대한 리셋 신호 /RES를 발생하는 리셋 신호 발생 회로(18)와, 발생된 리셋 신호 /RES에 기초하여 그 상승을 지연시킨 스톱 신호 /STOP을 발생하는 지연 회로(19)가 설치되어 있다.
그리고, 스톱 신호 /STOP은 위상 비교기(12)와 차지 펌프 회로(13)에 공급되어 이들 회로의 동작을 정지시킴과 동시에, 리셋용 스위치(17)에 제어 신호로서 공급되어 필터 용량 C0, C1의 차지 전하를 추출할 수 있도록 구성되어 있다. 또, 상기 지연 회로(19)에서의 스톱 신호 /STOP의 상승 지연 시간 tpd는 기준측 펄스 R의 펄스폭보다도 긴 것이 바람직하다. 위상 비교기(12)가 리셋 해제의 타이밍을 제공한 기준측 펄스 R과 그 후에 오는 귀환측 펄스 N의 에지를 위상 비교해 버리는 것을 확실하게 방지하기 때문이다.
상기 리셋 신호 발생 회로(18)는 시스템 컨트롤러 등으로부터 가변 분주기(11B)에 공급되는 분주비의 설정 신호 n의 변화를 검출하여, 그 검출후 기준측 분주기(11A)의 출력(기준측 펄스 R)의 최초의 펄스 상승에 동기하여 하강하고 그 다음의 펄스 상승에 동기하여 상승하는 리셋 신호 /RES를 발생하도록 구성된다. 구체적으로는, 리셋 신호 발생 회로(18)는 분주비의 설정 신호 n의 변화를 검출하는 검출 회로와, 그 검출후 기준측 펄스 R의 1 사이클간 유효 레벨로 되는 인에이블 신호 EN(도 2 참조)을 생성하는 회로와, 인에이블 신호 EN이 유효 레벨인 동안에 기준측 펄스 R의 최초의 펄스와 그 다음의 펄스 상승 에지에 동기하여 변화하는리셋 신호를 생성하는 회로 등으로 구성할 수 있다. 또한, 상기 스톱 신호 /STOP에 의해 위상 비교기(12)와 차지 펌프 회로(13)의 동작을 정지시키기 위한 구체적인 구성으로서는, 예를 들면 위상 비교기(12)나 차지 펌프 회로(13) 내의 전류원의 전류를 차단하는 스위치를 설치하거나, 위상 비교기(12)의 출력 UP, DOWN을 차지 펌프 회로(13)에 전달하지 않게 하기 위한 논리 게이트를 설치하는 등, 여러 가지 방법이 고려된다.
다음에, 상기 PLL 회로에 있어서, 가변 분주기(11B)의 분주비 전환 및 전압 제어 발진 회로(15A, 15B)의 전환이 행해진 경우의 동작을, 도 2의 타이밍차트를 이용하여 설명한다. 또, 도 2는 880∼915 MHz의 GSM대로부터 1710∼1785 MHz의 DCS대로 밴드 전환하는 경우의 타이밍을 도시한 것이다.
도 2의 주기 T1의 타이밍 t1에서 전압 제어 발진 회로의 전환이 행해진 경우, 귀환 신호 F를 분주하는 가변 분주기(11B)의 출력(귀환측 펄스 N)의 주기는 급격히 짧아진다. 그 때문에, 차지 펌프(13)로부터 마이너스의 전류 펄스 CP가 출력되어 전압 제어 발진 회로의 주파수를 낮추도록 작용한다. 더욱이, 주기 T3과 같이, 한쪽의 분주기(여기에서는 기준측(11A)) 출력의 1주기간에 다른 쪽 분주기(가변 분주기(11B))의 출력 펄스가 2개 들어가도 위상 비교기(12)는 2개째의 펄스에 대해서는 비교 동작을 하지 않으므로, 차지 펌프(13)로부터 출력되는 마이너스의 전류 펄스 CP는 상당히 긴 것으로 된다. 그 결과, 선택측의 전압 제어 발진 회로의 출력은 주파수 변동 범위의 가장 주파수가 낮은 쪽으로 향해 버린다.
이와 같은 상태일 때에, t2와 같은 타이밍에서 시스템 컨트롤러 등으로부터의 분주비 설정 신호 n에 의해 가변 분주기(11B)의 분주비의 전환이 행해지면, 상기 리셋 신호 발생 회로(18)가 분주비의 설정 신호 n의 변화를 검출하고, 그 검출후 기준측 분주기(11A)의 출력 펄스 R의 최초의 펄스 상승(타이밍 t3)에 동기하여 하강하고 그 다음의 펄스 하강(타이밍 t4)에 동기하여 상승하는 리셋 신호 /RES를 발생한다. 이것에 의해, 가변 분주기(11B)는 리셋 신호 /RES가 로우 레벨 기간 계속하여 리셋 상태로 된다.
또한, 리셋 신호 /RES의 하강에 동기하여 스톱 신호 /STOP이 로우 레벨로 변화하고, 이것에 의해 리셋용 스위치(17)가 온되어 루프 필터(14)의 용량 C0, C1의 차지 전하를 추출하여, 전압 제어 발진기(15B)로의 제어 전압을 접지 전위(0V)로 고정한다. 더욱이, 스톱 신호 /STOP에 의해 위상 비교기(12)와 차지 펌프 회로(13)의 동작이 정지된다. 그 때문에, 전압 제어 발진기(15B)는 변동 범위의 하한의 주파수로 발진 동작하도록 제어된다.
그 후, 기준측 펄스 R의 다음 상승 타이밍 t4에서 리셋 신호 /RES가 하이 레벨로 변화하여, 가변 주파수(11B)의 리셋이 해제되고, 가변 분주기(11B)는 이 시점에서부터 다시 분주를 개시한다. 그리고, 타이밍 t5에서 스톱 신호 /STOP이 하이 레벨로 변화되면, 위상 비교기(12)와 차지 펌프 회로(13)의 동작 정지 상태가 해제되기 위해 위상 비교가 개시된다. 그리고, 이때, 전압 제어 발진기(15B)는 변동 범위의 하한의 주파수에서 발진 동작하고 있고, 또한 리셋 신호 /RES는 기준측 펄스 R에 기초하여 형성되므로 그 상승이 게이트 지연분만큼 지연된다. 그 때문에, 분주비 n에 의해 결정되는 발진 주파수가 VCO 변동 범위의 하한에 가까운 주파수였다고 해도, 가변 분주기(11B)에서 분주된 귀환측 펄스 N의 주기는 반드시 기준측 펄스 R의 주기보다도 길어진다.
그 때문에, 기준측 펄스 R의 다음 상승 타이밍 t6에서 위상 비교기(12)는 귀환측 펄스 N의 위상 지연을 검출하여 차지 펌프 회로(13)로부터 위상차에 따른 플러스의 전류 펄스 CP가 출력된다. 그리고, 이때 전압 제어 발진기(15B)는 변동 범위의 하한의 주파수에서 발진 동작하고 있기 때문에, PLL 회로는 클로즈 상태에서 스타트하게 되고, 또한 귀환측 펄스 N의 위상 지연은 최대로 1710 MHz 신호와 1785 MHz 신호의 위상차 정도에 지나지 않으므로, 상기 차지 펌프 회로(13)로부터의 플러스의 전류 펄스 CP 하나에서 인입을 완료하여 다음 주기에서부터는 PLL이 록크 업한 상태로 된다.
상기와 반대로, 1710∼1785 MHz의 DCS 대로부터 880∼915 MHz의 GSM대로의 밴드 전환 시에는 도 2의 출력(기준측 펄스 R)과 N의 관계가 반대로 되어, 귀환 신호 F를 분주하는 가변 분주기(11B)의 출력(귀환측 펄스 N)의 주기는 급격히 길어진다. 그 때문에, 차지 펌프(13)로부터 플러스의 전류 펄스 CP가 출력되어 전압 제어 발진 회로의 주파수를 높이도록 작용한다. 그 때문에, 전압 제어 발진기(15A)는 변동 범위의 상한의 주파수로 향해 버린다.
그러나, 이 경우에도, 타이밍 t2에서 시스템 컨트롤러 등으로부터의 분주비 설정 신호 n에 의해 가변 분주기(11B)의 분주비 전환이 행해지면, 상기 리셋 신호 발생 회로(18)가 로우 액티브의 리셋 신호 /RES를 발생한다(타이밍 t3). 이것에 의해, 가변 분주기(11B)는 리셋 신호 /RES가 로우 레벨 기간 계속하여 리셋 상태로됨과 동시에, 스톱 신호 /STOP이 로우 레벨로 변화하고, 이것에 의해 리셋용 스위치(17)가 온되어 루프 필터(14)의 용량 C0, C1의 차지 전하를 추출한다. 또한, 스톱 신호 /STOP에 의해 위상 비교기(12)와 차지 펌프 회로(13)의 동작이 정지된다. 그 때문에, 전압 제어 발진기(15A)는 변동범위의 하한의 주파수에서 발진 동작하도록 제어된다.
따라서, 그 후는 GSM대로부터 DCS대로의 밴드 전환의 경우와 마찬가지로, 기준측 펄스 R의 다음 상승 타이밍 t4에서 리셋 신호 /RES가 하이 레벨로 변화하여, 가변 분주기(11B)의 리셋이 해제되어, 가변 분주기(11B)는 이 시점에서 다시 분주를 개시한다. 그리고, 타이밍 t5에서 스톱 신호 /STOP이 하이 레벨로 변화되면, 위상 비교기(12)와 차지 펌프 회로(13)의 동작 정지 상태가 해제되지만, 전압 제어 발진기(15A)는 변동 범위의 하한의 주파수에서 발진 동작하고 있고, PLL 회로는 클로즈 상태에서 스타트하게 된다. 게다가, 리셋 신호 /RES는 기준측 펄스 R에 기초하여 형성되어 그 상승이 게이트 지연분만큼 지연되기 때문에, 가변 분주기(11B)에서 분주된 귀환측 펄스 N의 주기는 반드시 기준측 펄스 R의 주기보다도 길어진다.
그 때문에, 기준측 펄스 R의 다음 상승 타이밍 t6에서 위상 비교기(12)는 귀환측 펄스 N의 위상 지연을 검출하여 차지 펌프 회로(13)로부터 위상차에 따른 플러스의 전류 펄스 CP가 출력된다. 그리고, 이때의 귀환측 펄스 N의 위상 지연은 비교적 작으므로, 전압 제어 발진기(15A)는 상기 차지 펌프 회로(13)로부터의 플러스의 전류 펄스 CP 하나로 인입을 완료하여, 다음 주기에서부터는 PLL이 록크 업한 상태로 된다.
도 3에 본 발명에 관한 PLL 회로의 제2 실시예를 도시한다.
이 실시예는 도 1의 실시예에서 루프 필터(14)의 입력 노드와 접지 전위 GND와의 사이에 접속된 필터 용량 C0, C1을 리셋하는 스위치(17)를, 루프 필터(14)의 입력 노드와 전원 전압 Vcc 사이에 접속하고, 필터 용량을 Vcc로 리셋하도록 한 것이다. 또한, 이와 같이 한 경우, GSM대로부터 DCS대로의 밴드 전환 또는 DCS대로부터 GSM대로의 밴드 전환의 어느 한 경우에도, 전압 제어 발진 회로(15A 또는 15B)는 리셋에 의해 변동 범위의 상한의 주파수에서 발진 동작하게 된다. 즉, 리셋 기간 중, 전압 제어 발진 회로(15A 또는 15B)는 제1 실시예와는 반대로 발진 주파수가 가장 높은 상태에서 발진 동작하게 된다.
그래서, 이 실시예에서는 가변 분주기(11B)의 출력(귀환측 펄스 N)에 기초하여 리셋 신호 /RES를 발생하는 리셋 신호 발생 회로(18)를 설치하고, 그 리셋 신호 /RES에서 기준측 분주기(11A)를 리셋시킴과 동시에, 리셋 신호 /RES의 하강을 지연한 스톱 신호 /STOP을 지연 회로(19)에서 생성하여 위상 비교기(12)와 차지 펌프(13)를 정지시키도록 구성되어 있다.
이것에 의해, 분주비 n에 의해 결정되는 발진 주파수가 VCO의 변동 범위의 상한에 가까운 주파수였다고 해도, 리셋 신호 /RES는 귀환측 펄스 N에 기초하여 형성되므로 그 상승이 게이트 지연분만큼 지연되기 때문에, 리셋 해제후의 최초의 펄스는 제1 실시예와는 반대로 가변 분주기(11B)의 출력(귀환측 펄스 N) 쪽이 반드시 기준측 분주기(1A)의 출력(기준측 펄스 R)보다도 빠른 타이밍이 된다. 이것에 의해, 위상 비교기(12)는 귀환 신호 F의 위상이 선행되고 있다고 판정하여 다운 신호를 출력하고, 차지 펌프(13)가 그것을 받아 마이너스의 전류 펄스 CP를 출력하기 때문에, 전압 제어 발진 회로(15A 또는 15B)는 발진 주파수를 낮추도록 동작한다. 더욱이, 전압 제어 발진 회로(15A 또는 15B)는 리셋 기간중 변동 범위의 상한의 주파수에서 발진 동작하고 있고, PLL 회로로서는 클로즈한 상태에서 스타트하므로, 1회의 전류 펄스 CP에서 주파수의 인입이 완료하여, PLL을 록크 업 상태로 할 수 있다.
도 4에는, 상기 실시예의 PLL 회로를 이용한 듀얼밴드 방식의 휴대 전화기의 무선 통신 시스템의 구성예가 도시되어 있다. 특별히 제한되지 않지만, 이 실시예의 시스템은 소위 싱글 슈퍼 헤테로다인 방식이라고 불리우는 것이다.
도 4에 있어서, 도면 부호 100은 신호 전파의 송수신용 안테나, 101은 송수신 전환용 스위치, 110은 안테나(100)에 의해 수신된 신호를 증폭하여 복조하는 수신계 회로, 120은 안테나(100)로부터 송신하는 신호를 변조하여 주파수 변환하는 송신계 회로, 130은 이들의 수신계 회로(110)와 송신계 회로(120)에 필요로 되는 국부 발진 신호를 발생하는 발진계 회로, 140은 수신 신호로부터 음성 데이터를 추출하거나 음성 데이터를 전압 펄스열로 변환하거나 하는 베이스밴드 신호 처리 회로, 150은 시스템 전체를 총괄적으로 제어하는 마이크로컴퓨터 등으로 이루어지는 시스템 컨트롤러이다. 상기 실시예의 PLL 회로는 발진계 회로(130)에서 이용된다.
상기 수신계 회로(110)는 안테나(100)로부터 수신된 신호로부터 불필요한 파를 제거하는 SAW 필터 등으로 이루어지는 대역 제한 필터(FLT)(111)와, 필터(111)를 통과한 신호를 증폭하는 저잡음 증폭 회로(LAN)(112)와, 증폭된 수신 신호와 발진계 회로(130)로부터의 국부 발진 신호를 합성함으로써 중간 주파수의 신호로 다운 컨버트하는 믹서(MIX)(113)와, 수신 신호와 국부 발진 신호의 주파수차에 상당하는 주파수의 신호를 통과시키는 밴드패스 필터(BPF)(114)와, 신호를 원하는 레벨로 증폭하는 이득 제어 가능한 프로그래머블 게인 앰프(PGA)(115)와, 원하는 진폭으로 조정된 신호를 베이스밴드 신호(I/Q)로 복조하는 복조기(DeMOD) 등으로 구성되어 있다.
상기 송신계 회로(120)는 베이스밴드 신호 처리 회로(140)로부터 베이스밴드 신호(I/Q)로서 입력된 송신 신호를 RF 신호로 변조하는 변조기(MOD)(121)와, 변조된 신호를 발진계 회로(130)로부터의 발진 신호와 합성함으로써 원하는 송신 주파수의 신호로 업 컨버트하는 믹서(UP-MIX)(122)와, 주파수 변환된 송신 신호를 전력 증폭하여 안테나(100)로부터 송신시키는 파워 앰프(PA) 등으로 구성되어 있다.
발진계 회로(130)는 RF 신호용의 전압 제어 발진 회로(RFVCO)(132)와, 복조기(116) 및 변조기(121)에서 필요로 되는 중간 주파수 신호(주파수 일정)를 생성하는 전압 제어 발진 회로(IFVCO)(131)와, 이들 VCO(131, 32)로부터의 귀환 신호와 수정 진동자를 이용한 주파수 정밀도가 높아 온도 의존성이 적은 발진 회로로부터 공급되는 기준 신호 TCXO와의 위상차를 비교하여 각각의 VCO에 대한 제어 전압을 생성하는 신서사이저(SYN)(133)와, RFVCO(131)에서 발생된 발진 신호를 수신측 믹서(113)와 송신측 믹서(122)에 분배하여 공급하는 버퍼(BFF)(134) 등으로 구성되어 있다.
여기에서, 도 1이나 도 3에 도시되어 있는 전압 제어 발진 회로(15A, 15B)및 전환 스위치(16)가 도 4의 VCO(131, 132)에 상당하고, RFVCO(131) 및 IFVCO(132)에는 2개의 전압 제어 발진 회로(15A, 15B)가 각각 설치되어 있다. 또한, 도 1이나 도 3에 도시되어 있는 분주 회로(11A, 11B), 위상 비교기(12), 차지 펌프(13) 및 루프 필터(14)는 도 4에서 신서사이저(SYN)(133)로서 도시되어 있고, 이 신서사이저(133) 내에 리셋용 스위치(17) 및 리셋 신호 발생 회로(18), 지연 회로(19)가 설치된다.
이 실시예의 시스템에 있어서는, 시스템 컨트롤러(150)가 채널을 변경하고자 할 때에, 신서사이저(133) 내부의 가변 분주기에 대해 공급하는 분주비의 설정 신호 n을 변경함과 동시에, RFVCO(131) 및 IFVCO(132)에 대한 VCO 전환 제어 신호 FC를 변화시킨다. 또한, 시스템 컨트롤러(150)는 송신과 수신을 전환할 때에, 전환 스위치(101)에 대한 송수신 전환 제어 신호 TX/RX를 변화시키는 제어를 행한다.
이상 본 발명자에 의해 이루어진 발명을 실시예에 기초하여 구체적으로 설명했지만, 본 발명은 이것에 한정되지 않고, 예를 들면 실시예에서는 차지 펌프 회로(13)의 후단에 2개의 전압 제어 발진 회로(15A 및 15B)를 갖는 PLL 회로로서 설명했지만, 전압 제어 발진 회로는 실시예와 같이 2개의 경우에 한정되지 않고, 3개 이상 있는 경우에도 본 발명을 적용하는 것이 가능하고, 그 경우에도 실시예와 마찬가지 효과를 얻을 수 있다.
또한, 리셋용 스위치(17)가 접속되는 단자는 접지점 GND나 전원 전압 단자 Vcc에 한정되지 않고, 임의의 고정 전위 단자로 할 수 있다. 또한, 루프 필터(14)는 도 1이나 도 3에 도시되어 있는 바와 같이 용량 C0, C1, R1로 이루어지는 2차필터에 한정되지 않고, 도 5와 같은 하나의 용량으로 이루어지는 1차 필터라도 좋다. 또한, 실시예에서는 기준 신호를 분주하는 분주기(11A)를 설치하고 있지만, 이 분주기는 반드시 필요한 것이 아니고, 기준 신호의 주파수에 따라서는 생략하는 것이 가능하다.
또한, 상기 응용예에서는 싱글 슈퍼 헤테로다인 방식이라 칭해지는 휴대전화기의 무선 통신 시스템에 대해 설명했지만, 싱글 슈퍼 헤테로다인 방식에서의 수신측 믹서(113)의 뒤에 다운 컨버트된 신호를 더욱 다운 컨버트하는 제2 믹서를 설치하도록 더블 슈퍼 헤테로다인 방식이라 칭해지는 휴대 전화기의 무선 통신 시스템이나, 수신측 믹서를 생략하여 증폭되어 소정의 휴대 필터를 통과한 수신 신호를 직접 복조기에 입력시키는 다이렉트 컨버트 방식이라 칭해지는 휴대전화기의 무선 통신 시스템에도 적용할 수 있음은 말할 것도 없다.
이상의 설명에서는 주로 발명자에 의해 이루어진 발명을 그 배경이 된 이용분야인 휴대 전화기의 무선 통신 시스템에 이용되는 PLL 회로에 적용한 경우에 대해 설명했지만, 본 발명은 이것에 한정되지 않고, 2 이상의 VCO를 구비하고, 주파수를 전환하여 동작시키는 PLL 회로 및 이것을 갖는 시스템 일반에 널리 적용할 수 있다.
본원에 있어서 개시되는 발명 중 대표적인 것에 의해 얻어지는 효과를 간단하게 설명하면 다음과 같다.
즉, 본 발명에 따르면, 복수의 VCO를 갖는 PLL 회로를 구비한 무선 통신 시스템에 있어서, VCO를 전환할 때의 주파수 인입 시간을 단축할 수 있고, 또한 VCO를 전환할 때에 반드시 일정 시간 내에 주파수 인입을 완료할 수 있도록 할 수 있다는 효과가 있다.

Claims (11)

  1. 무선 통신 시스템에 있어서,
    안테나로부터 수신된 신호를 처리하는 수신계 회로와;
    기준이 되는 주파수 신호와 귀환 신호의 위상차를 검출하는 위상 비교기 및 상기 위상 비교기에서 검출된 위상차에 응답하여 전압을 발생하는 차지 펌프 및 필터 용량, 상기 필터 용량의 전압에 기초하여 발진 동작하는 복수의 발진 회로를 구비하고, 상기 수신계 회로에서 처리되는 신호에 합성되는 국부 발진 신호를 생성하기 위한 PLL 회로를 포함하는 발진계 회로와;
    상기 수신계 회로 및 발진계 회로를 제어하는 제어 수단과;
    상기 발진 회로를 전환할 때에, 상기 제어 수단으로부터의 신호에 기초하여 상기 필터 용량의 전압을 소정의 전압으로 설정하는 설정 수단
    을 포함하는 무선 통신 시스템..
  2. 제1항에 있어서, 상기 PLL 회로는 상기 위상 비교기에서 기준이 되는 주파수 신호와 위상 비교되는 상기 어느 하나의 발진 회로로부터의 상기 귀환 신호를 분주(分周)하기 위한 가변 분주 회로를 구비하고, 상기 제어 수단으로부터의 신호에 기초하여 상기 가변 분주 회로에서의 분주비를 변경함으로써 수신 신호의 주파수 선택이 행해지는 무선 통신 시스템.
  3. 제2항에 있어서, 상기 설정 수단에 의해 행해지는 상기 필터 용량으로의 설정은 접지 전위로의 설정인 무선 통신 시스템.
  4. 제3항에 있어서, 상기 가변 분주 회로에서의 분주비의 변경은 상기 발진 회로를 전환한 후에 행해지고, 상기 가변 분주 회로는 분주비의 변경 후에 초기 상태로 설정되고, 상기 설정 수단에 의한 상기 필터 용량의 설정은 상기 가변 분주 회로의 설정과 연동(連動)하여 행해지는 무선 통신 시스템.
  5. 제4항에 있어서, 상기 가변 분주 회로에서의 분주비의 변경은 상기 발진 회로를 전환한 후에 행해지고, 상기 가변 분주 회로 및 상기 필터 용량의 설정은 상기 가변 분주 회로에서의 분주비의 변경 후에 개시되며, 상기 가변 분주 회로에 대한 초기 상태로의 설정이 해제된 후에 상기 필터 용량에 대한 설정이 해제되는 무선 통신 시스템.
  6. 제5항에 있어서, 상기 가변 분주 회로를 초기 상태로 설정하는 제어 신호를 발생하는 설정 신호 발생 수단을 구비하고, 상기 설정 신호 발생 수단은 상기 가변 분주 회로에서의 분주비의 설정 신호 및 상기 기준이 되는 주파수 신호에 기초하여, 분주비의 변경후 상기 기준이 되는 주파수 신호의 최초의 펄스와 그 다음의 펄스 기간중 유효 레벨이 되는 설정 신호를 발생하는 무선 통신 시스템.
  7. 제5항 또는 제6항에 있어서, 상기 필터 용량의 전압이 소정의 전압으로 설정되어 있을 때, 상기 위상 비교기 및 차지 펌프의 동작이 정지되거나 또는 위상 비교기 출력의 차지 펌프로의 전달이 차단되는 무선 통신 시스템.
  8. 제6항에 있어서, 상기 설정 신호 발생 수단에 의해 발생된 설정 신호에 기초하여, 이 설정 신호의 유효 레벨로의 변화와 동기하여 유효 레벨로 변화해서 상기 설정 신호의 무효 레벨로의 변화보다도 상기 기준이 되는 주파수 신호의 펄스폭 이상의 지연 시간을 두고 무효 레벨로 변화하는 스톱 신호를 발생하는 스톱 신호 발생 수단을 구비하고, 이 스톱 신호 발생 수단에 의해 상기 필터 용량의 전압의 소정 전압으로의 설정 및 상기 위상 비교기 및 차지 펌프의 동작 정지 또는 위상 비교기 출력의 차지 펌프로의 전달의 차단 제어가 행해지는 무선 통신 시스템.
  9. 제1항에 있어서, 상기 안테나로부터 송신하는 신호를 처리하는 송신계 신호를 갖고 있고, 상기 PLL 회로는 상기 송신계 회로에서 처리되는 신호에 합성되는 국부 발진 신호를 생성하며, 상기 PLL 회로의 복수개의 발진 회로를 전환함으로써, 상기 송신계 회로는 서로 주파수대가 다른 2 이상의 송신 신호를 처리하는 무선 통신 시스템.
  10. 제9항에 있어서, 상기 가변 분주 회로에 있어서의 분주비를 변경함으로써 송신 신호의 주파수 선택을 행하도록 되어 있는 무선 통신 시스템.
  11. 제8항에 있어서, 상기 안테나로부터 송신하는 신호를 처리하는 송신계 회로를 갖는 무선 통신 시스템.
KR1020010008664A 2000-02-23 2001-02-21 무선 통신 시스템 KR100682000B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-046200 2000-02-23
JP2000046200A JP3818624B2 (ja) 2000-02-23 2000-02-23 無線通信システム

Publications (2)

Publication Number Publication Date
KR20010085441A true KR20010085441A (ko) 2001-09-07
KR100682000B1 KR100682000B1 (ko) 2007-02-15

Family

ID=18568669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010008664A KR100682000B1 (ko) 2000-02-23 2001-02-21 무선 통신 시스템

Country Status (4)

Country Link
US (3) US6714772B2 (ko)
JP (1) JP3818624B2 (ko)
KR (1) KR100682000B1 (ko)
TW (1) TW558888B (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4138264B2 (ja) * 2001-03-16 2008-08-27 富士通株式会社 Ｐｌｌ周波数シンセサイザ
US7221243B2 (en) * 2001-04-11 2007-05-22 Kyocera Wireless Corp. Apparatus and method for combining electrical signals
US7746292B2 (en) 2001-04-11 2010-06-29 Kyocera Wireless Corp. Reconfigurable radiation desensitivity bracket systems and methods
US7174147B2 (en) * 2001-04-11 2007-02-06 Kyocera Wireless Corp. Bandpass filter with tunable resonator
US6690251B2 (en) * 2001-04-11 2004-02-10 Kyocera Wireless Corporation Tunable ferro-electric filter
JP2004173177A (ja) 2002-11-22 2004-06-17 Nec Corp Ｐｌｌ回路
US6788155B2 (en) * 2002-12-31 2004-09-07 Intel Corporation Low gain phase-locked loop circuit
JP4045978B2 (ja) * 2003-02-25 2008-02-13 松下電器産業株式会社 デジタル信号送受信機
DE60302867D1 (de) * 2003-03-14 2006-01-26 St Microelectronics Srl Phasenregelschleife mit Aufbereitung des Steuerstroms durch einen schaltbaren Kondensator
JP4434825B2 (ja) 2003-05-08 2010-03-17 パナソニック株式会社 インパルス波形生成装置
US7720443B2 (en) * 2003-06-02 2010-05-18 Kyocera Wireless Corp. System and method for filtering time division multiple access telephone communications
US6822484B1 (en) * 2003-06-26 2004-11-23 International Business Machines Corporation High-frequency phase/frequency detector with improved reset mechanism
JP4071681B2 (ja) 2003-07-24 2008-04-02 株式会社東芝 電圧制御発振器、周波数シンセサイザ及び通信システム
US7196591B2 (en) * 2003-08-06 2007-03-27 Synergy Microwave Corporation Tunable frequency, low phase noise and low thermal drift oscillator
EP1511174B1 (en) * 2003-08-29 2007-06-13 Texas Instruments Incorporated Charge pump phase locked loop with improved power supply rejection
US7088189B2 (en) * 2003-09-09 2006-08-08 Synergy Microwave Corporation Integrated low noise microwave wideband push-push VCO
US7292113B2 (en) * 2003-09-09 2007-11-06 Synergy Microwave Corporation Multi-octave band tunable coupled-resonator oscillator
US7262670B2 (en) * 2003-12-09 2007-08-28 Synergy Microwave Corporation Low thermal drift, tunable frequency voltage controlled oscillator
EP1542354B1 (en) * 2003-12-09 2021-02-03 Synergy Microwave Corporation Integrated ultra low noise microwave wideband push-push vco
US7366485B2 (en) 2004-03-04 2008-04-29 Matsushita Electric Industrial Co., Ltd. Multimode wireless transmitter and a portable wireless device using the same
US7599677B2 (en) * 2004-03-31 2009-10-06 Broadcom Corporation Charge pump circuit having switches
EP1589655B1 (en) * 2004-04-21 2019-08-21 Synergy Microwave Corporation Wideband voltage controlled oscillator employing evanescent mode coupled-resonators
CA2515982C (en) * 2004-08-16 2008-07-22 Synergy Microwave Corporation Low noise, hybrid tuned wideband voltage controlled oscillator
JP4487695B2 (ja) 2004-09-07 2010-06-23 日本電気株式会社 マルチバンド無線機
JP2006140852A (ja) * 2004-11-12 2006-06-01 Kenwood Corp Ｐｌｌ回路
JP3964426B2 (ja) * 2004-11-17 2007-08-22 シャープ株式会社 発振器、集積回路、通信装置
EP1886403B1 (en) * 2005-05-20 2018-12-26 Synergy Microwave Corporation Tunable oscillator having series and parallel tuned resonant circuits
DE102005041052B3 (de) 2005-08-30 2007-03-29 Infineon Technologies Ag Verfahren zur Stabilitätskontrolle einer selbstschwingenden Treiberschaltung und selbstschwingende Treiberschaltung
CA2566283C (en) 2005-11-02 2011-10-18 Synergy Microwave Corporation User-definable, low cost, low phase hit and spectrally pure tunable oscillator
JP5568207B2 (ja) * 2005-11-15 2014-08-06 シナジー マイクロウェーブ コーポレーション ユーザ指定可能、低コスト、低ノイズであり、位相跳躍に影響されにくいマルチオクターブ帯域チューナブル発振器
US7912428B2 (en) * 2005-11-16 2011-03-22 Broadcom Corporation System and method providing variable-frequency IF conversion in a multimode communication device
US8503545B2 (en) * 2006-08-31 2013-08-06 Advanced Micro Devices, Inc. I/Q imbalance compensation
WO2008114313A1 (ja) * 2007-03-16 2008-09-25 Fujitsu Limited Ｐｌｌ周波数シンセサイザ
US9708110B2 (en) 2008-03-12 2017-07-18 Dewal Industries, Llc Venting liner and method
KR101904749B1 (ko) * 2012-05-10 2018-10-08 삼성전자주식회사 위상 고정 루프의 스위칭 및 위상 잡음 향상 기법을 적용한 트랜시버
TWI533608B (zh) 2014-06-30 2016-05-11 友達光電股份有限公司 資料接收器及資料接收方法
CN104580038B (zh) * 2014-12-30 2017-12-29 江苏中兴微通信息科技有限公司 一种自回环结构的收发联合iq失衡估计与补偿方法
EP3276538B1 (en) * 2016-07-25 2020-01-01 STMicroelectronics International N.V. Carrier signal generation circuit for a radio-frequency identification transponder device and method for generating a carrier signal
US10075173B2 (en) * 2016-11-22 2018-09-11 Silicon Laboratories Inc. Digital fast lock for phase-locked loops
EP3787187A1 (en) * 2019-09-02 2021-03-03 NXP USA, Inc. Locking technique for phase-locked loop

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2748676B2 (ja) * 1990-09-19 1998-05-13 日本電気株式会社 Ｐｌｌ回路
EP0840456A3 (en) * 1990-10-22 1999-08-25 NEC Corporation PLL frequency synthesizer capable of changing an output frequency at a high speed
US5304951A (en) 1992-01-31 1994-04-19 Hughes Aircraft Company Divider synchronization circuit for phase-locked loop frequency synthesizer
JPH0613898A (ja) * 1992-06-29 1994-01-21 Nec Corp 周波数シンセサイザ
US5864572A (en) * 1996-08-26 1999-01-26 Sun Microsystems, Inc. Oscillator runaway detect and reset circuit for PLL clock generator
KR19980042114A (ko) * 1996-11-11 1998-08-17 가나이 츠토무 위상록루프회로를 갖는 시스템
US5847614A (en) * 1996-11-15 1998-12-08 Analog Devices, Inc. Low power charge pump
US5949264A (en) * 1996-11-29 1999-09-07 Lo; Dennis C. Digital phase detector and charge pump system reset and balanced current source matching methods and systems
US5774023A (en) * 1997-04-30 1998-06-30 Motorola, Inc. Adaptive phase locked loop system with charge pump having dual current output
US6308048B1 (en) * 1997-11-19 2001-10-23 Ericsson Inc. Simplified reference frequency distribution in a mobile phone
US6181212B1 (en) * 1999-01-28 2001-01-30 Lucent Technologies, Inc. Phase locked loop for generating two disparate, variable frequency signals
JP4015793B2 (ja) * 2000-02-16 2007-11-28 株式会社東芝 位相比較回路およびｐｌｌ回路
US6466100B2 (en) * 2001-01-08 2002-10-15 International Business Machines Corporation Linear voltage controlled oscillator transconductor with gain compensation
EP1318641A3 (en) * 2001-12-10 2006-10-04 Alps Electric Co., Ltd. Carrier recovery with antenna diversity
US6573769B1 (en) * 2002-06-27 2003-06-03 Pericom Semiconductor Corp. Phase-locked loop (PLL) with mixer for subtracting outer-band phase noise
DE60302867D1 (de) * 2003-03-14 2006-01-26 St Microelectronics Srl Phasenregelschleife mit Aufbereitung des Steuerstroms durch einen schaltbaren Kondensator
US7215936B2 (en) * 2003-04-02 2007-05-08 Bogdan Sadowski Super-regenerative receiver including phase-locked loop
JP4768645B2 (ja) * 2007-02-16 2011-09-07 パナソニック株式会社 Ｐｌｌ回路、およびそれを備えた無線装置

Also Published As

Publication number Publication date
JP2001237699A (ja) 2001-08-31
JP3818624B2 (ja) 2006-09-06
US6714772B2 (en) 2004-03-30
US7162216B2 (en) 2007-01-09
US20070087716A1 (en) 2007-04-19
KR100682000B1 (ko) 2007-02-15
TW558888B (en) 2003-10-21
US20040162047A1 (en) 2004-08-19
US20010016476A1 (en) 2001-08-23

Similar Documents

Publication Publication Date Title
KR100682000B1 (ko) 무선 통신 시스템
KR100929058B1 (ko) 조정가능-바이어스 ｖｃｏ
US7301416B2 (en) Semiconductor integrated circuit for wireless communication
US5424689A (en) Filtering device for use in a phase locked loop controller
US8036619B2 (en) Oscillator having controllable bias modes and power consumption
CA2001775C (en) Mobile telephone system with intermittent control of receiver components in standby state
JP3310057B2 (ja) ディジタル移動電話機の高周波回路構成
US5598405A (en) Time division multiple access time division duplex type transmitter-receiver
US20060211390A1 (en) Semiconductor integrated circuit for communication and terminal device for mobile communication
US5963100A (en) Frequency synthesizer having a speed-up circuit
JP2001237699A5 (ko)
US7386064B2 (en) Communication semiconductor integrated circuit device and a wireless communication system
US20140241335A1 (en) Phase-locked loop using dual loop mode to achieve fast resettling
US6788161B2 (en) Integrated oscillator circuit that inhibits noise generated by biasing circuitry
US7039380B2 (en) Automatic center frequency tuning of a voltage controlled oscillator
KR100926849B1 (ko) 송수신기, 디지털 합성기 구동형 위상 동기 루프, 디지털 합성기, 위상 동기 루프, 시스템, 휴대용 유닛, 네트워크 유닛 및 신호 송수신 방법
JP2006157983A (ja) 無線通信システム
AU754873B2 (en) Stabilization passband active filters
US8138842B2 (en) PLL frequency synthesizer
JP2001094447A (ja) 移動無線端末装置
JP3110383B2 (ja) 無線装置
AU747533B2 (en) Frequency synthesisers
JPH077454A (ja) 受信装置
JP2008177645A (ja) Ｐｌｌ制御システム
KR20010011832A (ko) 트리플모드용 이동단말기의 송신회로에서의 중간주파수 발생장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee