JPH1013227A - Ｐｌｌ周波数シンセサイザ - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 ２チャンネルのＰＬＬ回路間での干渉を抑
え、リファレンスリークを低減する。 【解決手段】 同一の基準信号OSC から異なる帯域のＰ
ＬＬ周波数シンセサイザにおいて、所定帯域の第一（第
二）の基準周波数frRF(frIF)に分周するリファレンスカ
ウンタ１（１１）と、反転させるインバータ１６と、前
記第一（第二）の基準周波数frRF(frIF)と第一（第二）
の比較周波数fpRF(fpIF)との位相を比較して位相差信号
を出力する第一（第二）の位相比較器２（１２）と、該
位相比較器２（１２）の出力信号を前記第一（第二）の
基準周波数frRF(frIF)に近づけるべく調整して、この調
整された信号を前記位相比較器２（１２）に入力する比
較周波数fpRF(fpIF)としてフィードバックするチャージ
ポンプ回路３（１３）、ローパスフィルタ４（１４）及
び電圧制御発振器５（１５）とを備える構成としてい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、携帯電話等の無線
機器における周波数チャンネル切換えを行うためのＰＬ
Ｌ（フェーズ・ロックド・ループ）周波数シンセサイザ
に関する。このようなＰＬＬ周波数シンセサイザにおい
ては、携帯電話等に内蔵するものであるため、小型化及
びノイズの抑制を実現することが求められている。

【０００２】

【従来の技術】図５は、従来のＰＬＬ周波数シンセサイ
ザを示す図であり、図５（ａ）はＰＬＬ周波数シンセサ
イザの基本構成図、図５（ｂ）は２チャンネルを有する
ＰＬＬ周波数シンセサイザの従来例を示す図である。Ｐ
ＬＬ周波数シンセサイザは、図５（ａ）に示すように、
基準周波数ｆｒと比較周波数ｆｐとを入力し、これらの
位相を比較する位相比較器３２と、位相差に比例した電
流を流すチャージポンプ回路３３と、チャージポンプ回
路３３からの信号をＤＣレベルにするローパスフィルタ
３４と、電圧に応じて出力周波数を変化させるための電
圧制御発振器３５からなることを基本構成としている。

【０００３】以上のような構成において、電圧制御発振
器３５からの信号を比較周波数ｆｐとして位相比較器３
２にフィードバックさせる動作を繰り返し行うことによ
り、基準周波数ｆｒと比較周波数ｆｐを同じ周波数、同
じ位相に合わせていく。携帯電話等においては、受信
用、送信用として異なる帯域の周波数を用いる２つのＰ
ＬＬ周波数シンセサイザが必要となるが、これを別個に
用意すると大型化を招くことになる。

【０００４】そこで、小型化を実現するために１つの半
導体パッケージに納めることができるような、同一の基
準信号OSC を入力する２チャンネルのＰＬＬ周波数シン
セサイザが用いられるようになってきている。図５
（ｂ）は、上記２チャンネルを有するＰＬＬ周波数シン
セサイザであり、同一の基準信号OSC を高周波用のリフ
ァレンスカウンタ４１と低周波用のリファレンスカウン
タ５１とにそれぞれ入力しており、各リファレンスカウ
ンタ４１，５１の後段には、図５（ａ）と同様な位相比
較器４２，５２、チャージポンプ回路４３，５３、ロー
パスフィルタ４４，５４、電圧制御発振器４５，５５が
接続されている。

【０００５】このようなＰＬＬ周波数シンセサイザは、
高周波側では、リファレンスカウンタ４１を介して、図
５（ａ）にて説明したように基準周波数frRFと比較周波
数fpRFとを同周波数、同位相に合わせていく。そして、
同周波数、同位相になった時点で電圧制御発振器４５か
らの出力周波数fRF を固定する。

【０００６】また、低周波側では、リファレンスカウン
タ５１を介して、図５（ａ）にて説明したように基準周
波数frRFと比較周波数fpRFとを同周波数、同位相に合わ
せていく。そして、同周波数、同位相になった時点で電
圧制御発振器５５からの出力周波数fIF を固定する。

【０００７】以上のように、図５（ｂ）におけるＰＬＬ
周波数シンセサイザは、高周波用及び低周波用それぞれ
で出力周波数fRF,fIF を発生させることができるため、
送受信が可能な小型のシンセサイザとなる。

【０００８】

【発明が解決しようとする課題】上記従来のＰＬＬ周波
数シンセサイザでは、２チャンネル、即ち２つのＰＬＬ
回路に対して、１つの基準信号OSC を入力するようにな
っているため、両ループが干渉することによるリファレ
ンスリークが発生する。このリファレンスリークは、携
帯電話等においてノイズとして現れることになり、通話
に支障をきたすこととなる。

【０００９】以下に、本発明者らが見出したリファレン
スリークの発生要因について説明する。図６は、図５
（ｂ）に示す従来のＰＬＬ周波数シンセサイザにおける
各信号のタイミングチャートであり、基準信号OSC と、
基準信号OSC に対してリファレンスカウンタ４１，５１
を介した高周波及び低周波の基準周波数frRF,frIF との
関係を示すものである。但し、各信号は同時間帯を省略
して示している。

【００１０】基準信号OSC は、例えば数十ＭHzであり、
この信号をリファレンスカウンタ４１では例えば数百Ｋ
Hzに分周し、リファレンスカウンタ５１では例えば数十
ＫHzに分周する。リファレンスカウンタ４１，５１は、
同一のものを使用しており、基準信号OSC の立ち上がり
をカウントして分周していることから、図６に示すよう
に、高周波信号frRFと低周波信号frIFとで出力が一致す
るタイミングが発生する。

【００１１】このように、高周波信号frRFと低周波信号
frIFとで位相が一致すると、その時に位相比較器４２，
５２以下各構成部が同時に動作することになる。上記の
如く高周波信号frRFと低周波信号frIFとの出力が一致す
ることによるチャージポンプ回路４３，５３の同時動作
がリファレンスリークの増大を招くものと考えられる。

【００１２】本発明は、上記課題を解決して、２チャン
ネルを有するＰＬＬ周波数シンセサイザにおいて、リフ
ァレンスリークの発生を低減することにより、ノイズを
抑えることを目的としている。

【００１３】

【課題を解決するための手段】上記課題を解決するため
の本発明は、基準信号OSC を所定帯域の第一の基準周波
数frRFに分周するリファレンスカウンタ１と、前記基準
信号OSC を反転させるインバータ１６と、該インバータ
１６によって反転した信号OSC バーを前記リファレンス
カウンタ１による第一の基準周波数frRFとは異なる帯域
の第二の基準周波数frIFに分周するリファレンスカウン
タ１１と、前記第一の基準周波数frRFと第一の比較周波
数fpRFとの位相を比較して位相差信号を出力する第一の
位相比較器２と、該位相比較器２の出力信号を前記第一
の基準周波数frRFに近づけるべく調整して、この調整さ
れた信号を前記位相比較器２に入力する比較周波数fpRF
としてフィードバックするチャージポンプ回路３、ロー
パスフィルタ４及び電圧制御発振器５と、前記第二の基
準周波数frIFと第二の比較周波数fpIFとの位相を比較し
て位相差信号を出力する第二の位相比較器１２と、該位
相比較器１２の出力信号を前記第二の基準周波数frIFに
近づけるべく調整して、この調整された信号を前記位相
比較器１２に入力する比較周波数fpIFとしてフィードバ
ックするチャージポンプ回路１３、ローパスフィルタ１
４及び電圧制御発振器１５とを備えることを特徴として
いる。

【００１４】上記本発明のＰＬＬ周波数シンセサイザに
よれば、異なる周波数域で動作する２チャンネルのＰＬ
Ｌ回路において、一方に入力される基準信号をインバー
タ１６によって反転させており、立ち上がりをカウント
する同一のリファレンスカウンタを使用していることか
ら、両者の基準周波数frRF,FRIF が一致することがな
い。

【００１５】この結果、両者のチャージポンプ回路３，
１３が同時に動作することを防ぐことができるため、リ
ファレンスリークを低減することが可能となった。

【００１６】

【実施の形態】以下、本発明の実施例を図面を参照しな
がら詳細に説明する。図１は、本発明のＰＬＬ周波数シ
ンセサイザの原理図、図２は図１のＰＬＬ周波数シンセ
サイザにおける各信号のタイミングチャートを示すもの
である。図１に示すように、本発明のＰＬＬ周波数シン
セサイザは、送信と受信を行うための異なる周波数域の
２つのＰＬＬ回路を有しており、高周波側は、基準信号
OSC を所定の周波数frRFに分周するリファレンスカウン
タ１と、リファレンスカンウタ１による基準周波数frRF
と比較周波数fpRFとの位相を比較する位相比較器２、位
相差に比例した電流を流すチャージポンプ回路３、チャ
ージポンプ回路３からの信号をＤＣレベルにするための
ローパスフィルタ４、及び電圧に応じて出力周波数を変
化させ、これを比較周波数fpRFとして位相比較器２にフ
ィードバックする電圧制御発振器５によって構成されて
いる。

【００１７】また、低周波側は、基準信号OSC を反転さ
せるためのインバータ１６、このインバータ１６によっ
て反転された信号OSC バーを所定の周波数frIFに分周す
るリファレンスカウンタ１１と、リファレンスカンウタ
１１による基準周波数frIFと比較周波数fpIFとの位相を
比較する位相比較器１２、位相差に比例した電流を流す
チャージポンプ回路１３、チャージポンプ回路１３から
の信号をＤＣレベルにするためのローパスフィルタ１
４、及び電圧に応じて出力周波数を変化させ、これを比
較周波数fpIFとして位相比較器１２にフィードバックす
る電圧制御発振器１５によって構成されている。

【００１８】以上のような構成において、高周波側のリ
ファレンスカウンタ１は、基準信号OSC を例えば数百Ｋ
Hzに分周を行うものであり、この数百ＫHzの基準周波数
frRFとフィードバックされる比較周波数fpRFとを位相比
較器２に入力して、両者の位相比較を行う。位相比較器
２の出力信号は、チャージポンプ回路３、ローパスフィ
ルタ４、及び電圧制御発振器５を介すことによって比較
周波数fpRFとなり、位相比較器２にフィードバックされ
る。

【００１９】この処理を繰り返し行うことにより、基準
周波数frRFと比較周波数fpRFとの周波数及び位相を一致
させ、一致した時点で出力周波数fRF を固定する。尚、
一致した後も上記ＰＬＬ回路の繰り返し処理は続けられ
ている。また、低周波側では、基準信号OSC を一旦イン
バータ１６によって反転させ、この信号OSC バーをリフ
ァレンスカウンタ１１に入力し、例えば数十ＫHzに分周
している。

【００２０】その後の位相比較器１２、チャージポンプ
回路１３、ローパスフィルタ１４、電圧制御発振器１５
の動作は、高周波側と同様であるため、説明は省略す
る。ここで、基準信号OSC に対する基準周波数frRF、fr
IFのタイミングについて図２を参照しながら説明する。
基準信号OSC は、例えば数十ＭHzであり、この信号をリ
ファレンスカウンタ１では、前述したように数百ＫHzに
分周し、リファレンスカウンタ１１では数十ＫHzに分周
する。

【００２１】リファレンスカウンタ１には、基準信号OS
C が入力されるため、立ち上がりをカウントするリファ
レンスカウンタ１は、図２に示すように基準信号OSC の
立ち上がり部分で一定のタイミング毎に基準周波数frRF
を出力する。また、低周波側のリファレンスカウンタ１
１は、基準信号OSC が反転された信号OSC バーを入力
し、この立ち上がりをカウントして分周を行うため、リ
ファレンスカウンタ１１が出力する基準周波数frIFは、
図２に示すように、基準信号OSC に対して少なくとも半
周期ずれたタイミングとなる。

【００２２】従って、高周波側の基準周波数frRFと低周
波側の基準周波数frIFとの出力のタイミングは、最も近
づく場合でも基準信号OSC の半周期分はずれることにに
なるため、両者の位相比較器２，１２及びチャージポン
プ回路３，１３、ローパスフィルタ４，１４、電圧制御
発振器５，１５は、同時に動作することはない。以上の
ように、本発明によればリファレンスリークの要因とな
るチャージポンプ回路の同時動作が起こることがないた
め、リファレンスリークを抑制することが可能となっ
た。

【００２３】次に本発明の第一実施例を図３を参照しな
がら説明する。図３は、本発明のＰＬＬ周波数シンセサ
イザの第一実施例を示すもので、図１と同一部分には同
一符号を付してある。本実施例では、基準信号OSC が入
力されるリファレンスカウンタ１の前段にバッファ用の
インバータ９，１０を備えると共に、基準信号OSC を反
転させるためのインバータ１６の前段にも同様にバッフ
ァ用のインバータ１９，２０を備えている。

【００２４】また、電圧制御発振器５，１５の出力信号
は、それぞれプリスケーラ７，１７とプログラムカウン
タ８，１８を介して位相比較器２，１２にフィードバッ
クされる構成としている。上記構成以外は、図１と同様
であるため、特に記述しない。通常、電圧制御発振器と
位相比較器との間には、消費電力が小さいＭＯＳトラン
ジスタで構成され、分周比を任意に設定できるプログラ
ムカウンタを設置するが、使用する周波数が高くなると
プログラムカウンタで直接分周することが困難になる。

【００２５】そのため、本実施例では高い周波数にも対
応できるように、プログラムカウンタ７，１７に加え、
高速動作可能なバイポーラトランジスタで構成するプリ
スケーラ７，１７を設置している。リファレンスカウン
タ１，１１から電圧制御発振器５，１５までの動作は、
図１における動作と同様であるため省略するが、電圧制
御発振器５，１５より出力される信号は、まずプリスケ
ーラ７，１７によって所定のレベルまで高速に分周し、
更にプログラムカウンタ８，１８にて位相比較器２，１
２に入力するための任意の周波数となるように調整す
る。

【００２６】以上のような動作を繰り返し行うことによ
って、高周波側と低周波側でそれぞれ必要な出力周波数
fRF,fIF を得る。本実施例においても、図２で説明した
のと同様に、高周波側のリファレンスカウンタ１と低周
波側のリファレンスカウンタ１１とに入力される信号
は、半周期分ずれており、リファレンスカウンタ１，１
１で分周される周波数も、その出力が最も近づく場合で
基準信号OSC の半周期分はずれることになるため、チャ
ージポンプ回路３，１３が同時に動作することがない。

【００２７】従って、リファレンスリークの発生を抑え
ることが可能となる。次に本発明の第二実施例を図４を
参照しながら説明する。図４は、本発明のＰＬＬ周波数
シンセサイザの第二実施例を示すもので、図１及び図３
と同一部分には同一符号を付してある。本実施例では、
高周波側においては第一実施例同様、基準信号OSC が入
力されるリファレンスカウンタ１の前段にバッファ用の
インバータ９，１０が備えられており、低周波側のリフ
ァレンスカウンタ１１の前段には、基準信号OSC 反転用
のインバータ１６とバッファ用のインバータ２０、及び
基準信号OSC と共に、パワーセーブ信号PSが入力される
ＮＡＮＤ回路２１を有している。

【００２８】携帯電話等では、長時間の携帯を可能にす
るために、バッテリー寿命を長くしなければならない
が、このためには携帯電話の消費電力を低く抑えること
が必要になってくる。そこで、通話時以外、即ち待機時
においては受信に必要な部分のみを動作させることで不
要な消費電流を省くことが行われるが、この状態を作る
ためにパワーセーブ信号を入力している。

【００２９】本実施例は、このパワーセーブ信号PSの入
力を行う場合の構成を示すものであり、低周波側のＮＡ
ＮＤ回路２１に基準信号OSC とパワーセーブ信号PSとを
入力して、所定条件の時にパワーセーブ状態にするもの
である。この場合、リファレンスカウンタ１１に入力さ
れる信号の論理を、２段のバッファ用インバータ９，１
０を有する高周波側のリファレンスカウンタ１に入力さ
れる信号に対して反転させるためには、図４に示すよう
に、ＮＡＮＤ回路２１と１段のバッファ用インバータ１
６及び反転用インバータ１６が必要となる。

【００３０】その他の構成、動作は第一実施例と同様で
あるため、説明は省略する。本実施例では、パワーセー
ブ信号PSを低周波側のみに入力しているが、これは高周
波側でもよく、更に消費電流を抑えるために高周波側、
低周波側両方にパワーセーブ信号を入力する構成とする
ことも考えられる。この場合、やはりＮＡＮＤ回路に基
準信号OSC とパワーセーブ信号とを入力する構成にす
る。

【００３１】以上説明した第一，第二実施例では、リフ
ァレンスカウンタ１，１１に入力される信号を高周波側
と低周波側で異なるようにインバータ１６を前段に設け
たが、リファレンスカウンタ１１の内部或いはリファレ
ンスカウンタ１１の後段に設けることによっても、高周
波側と低周波側とで位相比較器以降、チャージポンプ回
路等の動作が一致することを防止することができる。

【００３２】この場合、リファレンスカウンタ１１での
分周処理の途中、或いは分周終了後に、その信号を反転
することにるため、上記基準信号OSC を反転させる実施
例に比べて、位相比較器２，１２に入力される基準周波
数frRF、frIFのタイミングをより大きくずらすことが可
能となる。従って、リファレンスリークの発生は更に低
く抑えることができる。

【００３３】また、第一，第二実施例では、インバータ
１６によってリファレンスカウンタ１、１１に入力され
る信号を半周期分だけずらしているが、特にインバータ
を設けることなくリファレンスカウンタの種類を変更す
ることによっても、同様な作用を得ることができる。即
ち、一方のリファレンスカウンタ１としては、通常の立
ち上がりカウントを行うものを使用し、他方のリファレ
ンスカウンタ１１として立ち下がりカウントを行うもの
を使用することによって、同じ基準信号OSC で、図２に
示すのと同様なタイミングの異なる基準周波数frRF，fr
IFを得ることができる。

【００３４】

【発明の効果】本発明のＰＬＬ周波数シンセサイザによ
れば、異なる周波数域で動作する２チャンネルのＰＬＬ
回路を有する小型の構成でありながら、リファレンスカ
ウンタに入力される基準信号のタイミングをずらしてい
ることから、チャージポンプ回路の動作タイミングが一
致することがない。

【００３５】従って、リファレンスリークを低減するこ
とができ、通話の支障となるノイズを抑えることが可能
となった。

【図面の簡単な説明】

【図１】本発明のＰＬＬ周波数シンセサイザ原理図であ
る。

【図２】本発明のＰＬＬ周波数シンセサイザにおける各
信号のタイミングチャートである。

【図３】本発明の第一実施例を説明するための図であ
る。

【図４】本発明の第二実施例を説明するための図であ
る。

【図５】従来のＰＬＬ周波数シンセサイザを説明するた
めの図である。

【図６】従来のＰＬＬ周波数シンセサイザにおける各信
号のタイミングチャートである。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 同一の基準信号(OSC) から異なる帯域の
   出力周波数を得る複数のＰＬＬ回路を有するＰＬＬ周波
   数シンセサイザにおいて、 前記基準信号（OSC)を所定帯域の第一の基準周波数（fr
   RF）に分周するリファレンスカウンタ（１）と、 前記基準信号（OSC)を反転させるインバータ（１６）
   と、 該インバータ（１６）によって反転した信号(OSCバー)
   を前記リファレンスカウンタ（１）による第一の基準周
   波数（frRF）とは異なる帯域の第二の基準周波数（frI
   F）に分周するリファレンスカウンタ（１１）と、 前記第一の基準周波数（frRF）と第一の比較周波数（fp
   RF）との位相を比較して位相差信号を出力する第一の位
   相比較器（２）と、 該位相比較器（２）の出力信号を前記第一の基準周波数
   （frRF）に近づけるべく調整して、この調整された信号
   を前記位相比較器（２）に入力する比較周波数（fpRF）
   としてフィードバックするチャージポンプ回路（３）、
   ローパスフィルタ（４）及び電圧制御発振器（５）と、 前記第二の基準周波数（frIF）と第二の比較周波数（fp
   IF）との位相を比較して位相差信号を出力する第二の位
   相比較器（１２）と、 該位相比較器（１２）の出力信号を前記第二の基準周波
   数（frIF）に近づけるべく調整して、この調整された信
   号を前記位相比較器（１２）に入力する比較周波数（fp
   IF）としてフィードバックするチャージポンプ回路（１
   ３）、ローパスフィルタ（１４）及び電圧制御発振器
   （１５）とを備えることを特徴とするＰＬＬ周波数シン
   セサイザ。
2. 【請求項２】 前記インバータは、前記リファレンスカ
   ウンタ（１１）の内部、或いは該リファレンスカウンタ
   （１１）と前記位相比較器（１２）との間に設置して、
   分周途中の信号、或いは分周後の信号を反転させること
   を特徴とする請求項１記載のＰＬＬ周波数シンセサイ
   ザ。
3. 【請求項３】 同一の基準信号(OSC) から異なる帯域の
   出力周波数を得る複数のＰＬＬ回路を有するＰＬＬ周波
   数シンセサイザにおいて、 前記基準信号(OSC) の立ち上がり部をカウントして所定
   帯域の第一の基準周波数（frRF）に分周するリファレン
   スカウンタ（１）と、 前記基準信号(OSC) の立ち下がり部をカウントして前記
   リファレンスカウンタ（１）による第一の基準周波数
   （frRF）とは異なる帯域の第二の基準周波数（frIF）に
   分周するリファレンスカウンタ（１１）と、 前記第一の基準周波数（frRF）と第一の比較周波数（fp
   RF）との位相を比較して位相差信号を出力する第一の位
   相比較器（２）と、 該位相比較器（２）の出力信号を前記第一の基準周波数
   （frRF）に近づけるべく調整して、この調整された信号
   を前記位相比較器（２）に入力する比較周波数（fpRF）
   としてフィードバックするチャージポンプ回路（３）、
   ローパスフィルタ（４）及び電圧制御発振器（５）と、 前記第二の基準周波数（frIF）と第二の比較周波数（fp
   IF）との位相を比較して位相差信号を出力する第二の位
   相比較器（１２）と、 該位相比較器（１２）の出力信号を前記第二の基準周波
   数（frIF）に近づけるべく調整して、この調整された信
   号を前記位相比較器（１２）に入力する比較周波数（fp
   IF）としてフィードバックするチャージポンプ回路（１
   ３）、ローパスフィルタ（１４）及び電圧制御発振器
   （１５）とを備えることを特徴とするＰＬＬ周波数シン
   セサイザ。
4. 【請求項４】 前記一対のリファレンスカウンタ（１，
   １１）の少なくとも一方に、基準信号(OSC) とパワーセ
   ーブ信号(PS)とを入力するＮＡＮＤ回路（２１）の出力
   信号を入力することを特徴とする請求項１〜３記載のＰ
   ＬＬ周波数シンセサイザ。