JPH0879073A

JPH0879073A - 周波数シンセサイザ

Info

Publication number: JPH0879073A
Application number: JP6215787A
Authority: JP
Inventors: Kenichi Torii; 憲一鳥居
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1994-09-09
Filing date: 1994-09-09
Publication date: 1996-03-22

Abstract

(57)【要約】【目的】無線チャネル間隔に依存せずに位相比較周波
数を高め、これにより位相同期引込み速度の高速化を図
って、装置の簡単小形化、低消費電力化および低価格化
を可能とする。【構成】切替え前の無線チャネルに対応する分周比Ｍ
１と切替え後の無線チャネルに対応する分周比Ｍ２との
差に相当する期間をプリセッタブル・アップダウン・カ
ウンタ５６で検出して、この期間に第２のチャージポン
プ６６およびループフィルタ６８により急速増加する直
流電圧を生成し、この直流電圧を加算器７０で位相同期
回路のループフィルタ６９から出力された制御電圧に加
算してＶＣＯ５１に供給するようにしたものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、位相同期回路を使用し
た周波数シンセサイザに係り、特に同期確立の高速化を
図った周波数シンセサイザに関する。

【０００２】

【従来の技術】一般に移動無線通信機等の通信機器で
は、局部発振回路として位相同期回路を用いた周波数シ
ンセサイザが使用されている。位相同期回路を用いた周
波数シンセサイザは、比較的簡単な回路構成で多数の無
線周波チャネルに応じた局部発振周波数を発生すること
ができるので、特に小形化が要求される携帯無線機など
に好適である。

【０００３】ところで、最近この種の周波数シンセサイ
ザでは、局部発振周波数の切替速度のより一層の高速化
が要求されている。すなわち、自動車・携帯電話システ
ムやコードレス電話システム等の移動無線通信システム
では、無線周波チャネル数が１００チャネル近くあり、
そのチャネル間隔は無線周波数の有効利用上、狭く設定
されている。そして、使用無線帯域は例えば１〜２ＧＨ
ｚと極めて高周波であるため、分周比は数千と大きな値
をとる。

【０００４】この様な状況の中で、例えば送信チャネル
と受信チャネルとに同一の無線周波数を使用したＴＤＤ
（Time Division Duplex）システムでは、通信中に送信
用の局部発振周波数と受信用の局部発振周波数とを与え
られた短い時間内に切り替えなければならない。また、
送信チャネル周波数と受信チャネル周波数とが異なるＦ
ＤＤ（Frequency Division Duplex ）システムでは、移
動局が受信中に別の無線チャネルの受信電界強度を調べ
る必要があり、この動作のために高速度の周波数切替え
が必要となる。さらに、周波数ホッピングによるスペク
トラム拡散通信方式を採用した無線通信機においても、
周波数ホッピングのためにやはり高速度の局部発振周波
数の切替えが必要となる。

【０００５】そこで、従来では位相同期回路のループフ
ィルタの時定数を切替える方式が多く使用されている。
この方式は、基準位相比較周波数のタイミングでプログ
ラマブルカウンタの出力信号を位相比較し、その位相誤
差信号をループフィルタで積分する際に、位相同期の引
込み時には積分周波数を小さく設定して、これにより位
相誤差信号の微小変化を素早く電圧制御発振器（ＶＣ
Ｏ）に帰還して位相同期を早める。これに対し位相同期
の引込み後には、外乱雑音を抑圧して安定した動作性能
を確保するために、ループフィルタの積分時定数を大き
く設定するものである。

【０００６】

【発明が解決しようとする課題】しかし、この従来の方
式には次のような解決すべき課題があった。すなわち、
この種の方式において位相同期の引込み速度をより高速
化するには、位相比較周波数を高めて位相誤差信号のサ
ンプリング間隔を短く設定し、これにより単位時間当た
りに得られる同期情報を増加させればよい。しかし、位
相比較周波数は一般に無線チャネル間隔に等しく設定さ
れるため、位相比較周波数を高めることは事実上困難で
ある。このため、位相誤差信号のサンプリング間隔を短
くすることはできず、これにより位相同期に必要な単位
時間当たりの情報量を増大させることはできない。した
がって、位相同期引込み速度のより一層の高速化は困難
だった。

【０００７】なお、このような事情から従来では、複数
の周波数シンセサイザを設け、これらの周波数シンセサ
イザによりそれぞれ送信局部発振周波数および受信局部
発振周波数を発生するようにしている。このため、回路
構成の複雑化および大形化をはじめ、消費電力の増加、
装置のコストアップが避けられなかった。

【０００８】本発明は上記事情に着目してなされたもの
で、その目的とするところは、無線チャネル間隔に依存
せずに位相比較周波数を高めることができ、これにより
位相同期引込み速度の高速化を図り、装置の簡単小形
化、低消費電力化および低価格化を可能とする周波数シ
ンセサイザを提供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に第１の発明は、局部発振周波数を発振出力する電圧制
御発振手段と、この電圧制御発振手段から出力された局
部発振周波数を分周して所望の無線チャネル周波数に対
応した分周周波数を出力するためのプログラマブル分周
手段と、基準発振周波数を発生する基準発振手段と、上
記分周周波数と基準発振周波数とを位相比較してその位
相差を表わす信号を出力する位相比較手段と、この位相
比較手段から出力された信号に対応する制御電圧を生成
して上記電圧制御発振手段に供給する制御電圧生成手段
とを備えた位相同期回路に加えて、第２の制御電圧生成
手段としての直流電圧生成手段と、電圧加算手段とを備
えている。そして、直流電圧生成手段により、位相同期
回路による位相引込み期間中に、切替え前の無線チャネ
ルと切替え後の無線チャネルとの差に相当する直流電圧
を生成し、この生成された直流電圧を上記位相同期回路
の制御電圧生成手段で生成された制御電圧に加算して電
圧制御発振手段に供給させるようにしたものである。

【００１０】またこの第１の発明は、位相同期回路の制
御電圧生成手段に、帯域可変形のループフィルタと、こ
のループフィルタの帯域を可変制御する帯域制御手段と
を備え、この帯域制御手段により、位相同期回路が位相
引込み期間中であるか否かを判定して、位相引込み期間
中には上記ループフィルタの帯域を所定の第１の帯域に
設定し、位相引込み完了後には上記ループフィルタの帯
域を上記第１の帯域よりも狭帯域の第２の帯域に設定す
るようにしたことも特徴としている。

【００１１】一方、上記目的を達成するために第２の発
明は、基準発振器から発生された基準発振周波数に基づ
いて複数の無線チャネル周波数の周波数間隔に対応した
第１の位相比較周波数を生成するための第１の位相比較
周波数発生手段と、電圧制御発振器から出力された局部
発振周波数を分周して、所望の無線チャネル周波数に対
応した第１の分周周波数を出力するための第１のプログ
ラマブル分周手段と、上記第１の位相比較周波数と第１
の分周周波数とを位相比較し、その位相差を表わす信号
を出力するための第１の位相比較手段と、上記基準発振
器から発生された基準発振周波数に基づいて、上記第１
の位相比較周波数の整数倍の周波数を有する第２の位相
比較周波数を発生するための第２の位相比較周波数発生
手段と、上記電圧制御発振器から出力された局部発振周
波数を予め定められた分周比で分周して、上記第２の位
相比較周波数に対応した第２の分周周波数を発生するた
めの第２のプログラマブル分周手段と、上記第２の位相
比較周波数と第２の分周周波数とを位相比較し、その位
相差を表わす信号を出力するための第２の位相比較手段
と、上記第１および第２の各位相比較手段から出力され
た第１および第２の各信号を相互に加算して制御電圧を
生成し、この制御電圧を上記電圧制御発振器に供給する
ための制御電圧生成手段とを備えたものである。

【００１２】また第２の発明は、第１および第２のプロ
グラマブル分周手段を、予め定められた３種類の分周比
を時分割で選択的に使用して局部発振周波数を分周し出
力する３モジュラス・プリスケーラと、この３モジュラ
ス・プリスケーラから出力された分周信号を所望の無線
チャネル周波数に応じた分周比に従って分周して出力す
るプログラマブルカウンタとにより構成し、第１の分周
周波数を上記プログラマブルカウンタから出力し、かつ
第２の分周周波数を上記３モジュラス・プリスケーラか
ら出力することを特徴としている。

【００１３】さらに第２の発明は、第２の位相比較手段
に、３モジュラス・プリスケーラにおける分周比の切替
タイミングに応じて、第２の位相比較周波数と第２の分
周周波数との位相差を表わす信号をサンプルホールドす
る信号保持手段を設けたことも特徴としている。

【００１４】また第２の発明は、位相同期が確立したか
否かを判定するための同期状態判定手段を備え、この同
期状態判定手段の判定結果に応じて、位相同期の引込期
間中には第１の位相比較手段から出力された第１の位相
差信号と第２の位相比較手段から出力された第２の位相
差信号とを相互に加算してこの加算された位相差信号を
制御電圧として電圧制御発振器に供給し、位相同期確立
後には第１の位相比較手段から出力された第１の位相差
信号を制御電圧として電圧制御発振器に供給することを
特徴としている。

【００１５】さらに第２の発明は、制御電圧生成手段に
時定数切替手段を設け、この時定数切替手段により、位
相同期の引込期間中にはループフィルタに所定の第１の
時定数を設定し、位相同期確立後にはループフィルタに
この第１の時定数よりも大きい第２の時定数を設定する
ようにしたことを特徴としている。

【００１６】

【作用】この結果第１の発明によれば、位相同期回路と
は別に設けられた直流電圧生成手段において、位相同期
回路による位相引込み期間中に、切替え前の無線チャネ
ルと切替え後の無線チャネルとの差に相当する直流電圧
が生成され、この生成された直流電圧が上記位相同期回
路で生成された制御電圧に加算されて電圧制御発振手段
に供給される。

【００１７】このため、位相同期回路は上記直流電圧の
分だけ高速度に位相引込み動作が行なわれることにな
り、これにより前記第１の発明と同様、１個の周波数シ
ンセサイザにより送信局部発振信号と受信局部発振信号
とを高速度に切替えて発生することができ、これにより
送信局部発振用および受信局部発振用にそれぞれ周波数
シンセサイザを設ける必要がなくなる。このため、通信
装置の回路構成の複雑大形化をはじめ、消費電力の増
加、コストアップを抑えることができる。また、発振周
波数の切替速度の高速化により、スペクトラム拡散通信
システムにおいて例えば周波数ホッピングを行なう場合
にも１個の周波数シンセサイザで対応でき、これにより
通信装置の簡単小形化、低コスト化、さらには低消費電
力化およびそれに伴う連続使用時間の延長等の種々効果
が期待できる。

【００１８】一方第２の発明によれば、基準発振周波数
を分周することにより、無線チャネル間隔に対応する第
１の位相比較周波数の整数倍の第２の位相比較周波数が
生成され、かつ電圧制御発振器から発振出力された局部
発振周波数を分周することにより、所望の無線チャネル
周波数に対応した第１の分周周波数が生成されるととも
に、上記第２の位相比較周波数に対応した第２の分周周
波数が生成され、この第２の分周周波数と上記第２の位
相比較周波数との位相差信号が、上記第１の分周周波数
と第１の位相比較周波数との位相差信号に加算されて制
御電圧が生成され、この制御電圧により電圧制御発振器
の発振周波数が制御される。

【００１９】

【実施例】

（第１の実施例）本実施例は第１の発明に係わるもの
で、図１はその周波数シンセサイザの構成を示す回路ブ
ロック図である。

【００２０】同図において、電圧制御発振器（ＶＣＯ）
５１から出力された局部発振周波数は、２モジュラス・
プリスケーラ５２でＰ分周または（Ｐ＋１）分周された
のちプログラマブル・カウンタ５３に入力され、ここで
さらにｍ分周されて位相比較器６４に入力される。プロ
グラマブル・カウンタ５３の分周比ｍは、ＲＯＭ５４か
ら読み出されてセットされる。すなわち、位相引込み開
始時に、制御回路ＣＯＮＴ）５０の指示に従って切替え
先の無線チャネルに応じた分周比がＲＯＭ５４から読み
出され、この分周比がレジスタ（ＲＥＧ）５５に保持さ
れたのちプログラマブル・カウンタ５３にセットされ
る。

【００２１】一方、水晶発振器を使用した基準発振器６
１から発生された基準周波信号は、固定カウンタ６２で
ｎ₂ （ｎ₂ ＝正整数）分周されたのち固定カウンタ６３
でさらにｎ₁ （ｎ₁ ＝正整数）分周され、位相比較周波
数として位相比較器６４に入力される。位相比較器６４
では、上記プログラマブル・カウンタ５３から入力され
た分周信号と、上記固定カウンタ６３から入力された位
相比較周波数との位相比較動作が行なわれ、その位相差
信号はチャージポンプ（Ｃ．Ｐ１）を経たのちループフ
ィルタ（ＳＷ−ＬＦ１）に入力される。このループフィ
ルタ６５は時定数切替形ループフィルタからなり、上記
チャージポンプ６５の出力信号に応じて直流電圧を生成
し、この直流電圧を後述する加算器７０を介して制御電
圧としてＶＣＯ５１に供給する。以上の各回路により位
相同期回路が構成される。

【００２２】ところで、本実施例の周波数シンセサイザ
は、上記位相同期回路に加えて、高速位相引込み用の直
流電圧を生成する直流電圧生成回路と、この直流電圧生
成回路により生成された直流電圧を上記位相同期回路の
制御電圧に加算する加算器７０と、上記位相同期回路の
位相ロック状態を判定するロック判定回路（ＬＯＣＫ）
６７とを備えている。

【００２３】このうち先ず直流電圧生成回路は、レジス
タ５５と、プリセッタブル・アップダウン・カウンタ５
６と、一致検出回路５７と、チャージポンプ（Ｃ．Ｐ
２）６６と、時定数切替形ループフィルタ（ＳＷ−ＬＦ
２）６８とを備えている。レジスタ５５は、ＲＯＭ５４
から読み出された無線チャネル番号に対応する分周比
を、ＲＯＭ５４から次に新たな分周比が読み出されるま
で保持する。

【００２４】プリセッタブル・アップダウン・カウンタ
５６は、上記レジスタ５５からプリセットされた分周比
に応じて順逆の双方向にカウント動作できる可逆カウン
タであり、制御回路５０から出力されるアップ／ダウン
指示信号に応じて上記固定カウンタ６２の出力パルスを
上記分周比に相当する数だけアップ／ダウンカウントす
る。そして、このカウント動作中に“Ｈ”レベルとなり
その他の期間には“Ｌ”レベルとなる信号を出力する。

【００２５】一致検出回路５７は、上記プリセッタブル
・アップダウン・カウンタ５６のカウント値をレジスタ
５５から供給された分周数と比較し、両値が一致した時
点で一致信号を制御回路５０に供給する。制御回路５０
は、この一致信号が供給された時点で上記プリセッタブ
ル・アップダウン・カウンタ５６のカウント動作を停止
させる。

【００２６】チャージポンプ６６は、上記プリセッタブ
ル・アップダウン・カウンタ５６から“Ｈ”レベルの信
号が出力されている期間に位相進み信号を時定数切替形
ループフィルタ６８に供給する。ループフィルタ６８
は、上記チャージポンプ６６から供給された信号に応じ
て直流電圧を生成し、加算器７０に出力する。

【００２７】ロック判定回路６７は、位相比較器６４に
入力される位相比較周波数と分周周波数との状態から位
相同期回路がロック状態になったか否かを判定し、その
判定信号を上記各時定数切替形ループフィルタ６８，６
９に通知する。

【００２８】図３は、これらのループフィルタ６８，６
９の構成の一例を示したもので、並列接続された２個の
時定数回路（Ｒ₁ ・Ｃ₁ ），（Ｒ₂ ・Ｃ₂ ）をトランジ
スタ（ＦＥＴ）Ｔｒにより選択的に導通させる構成とな
っている。上記各時定数回路は、Ｃ₁ の値がＣ₂ の値に
比べて十分に小さく設定されている。

【００２９】したがって、上記ロック判定回路６７から
“Ｌ”レベルの判定信号が出力されている期間、つまり
位相同期回路がまだロック状態に至っていない期間に
は、トランジスタＴｒがオフとなって時定数回路（Ｒ₁
・Ｃ₁ ）の時定数により決定される広帯域モードとな
る。これに対し、ロック判定回路６７から“Ｈ”レベル
の判定信号が出力されている期間、つまりロック完了後
には、トランジスタＴｒがオンとなって時定数回路（Ｒ
₂ ・Ｃ₂ ）の時定数により略決定される狭帯域モードと
なる。

【００３０】次に、以上のように構成された周波数シン
セサイザの動作を図２の信号波形図を用いて説明する。
いま、位相同期回路は位相同期が確立された状態、つま
りロック状態になっているものとする。この場合、ＶＣ
Ｏ５１の発振周波数は例えば無線チャネルＣＨ１に対応
する周波数になっている。この発振周波数は、２モジュ
ラス・プリスケーラ５２で分周されたのち、プログラマ
ブル・カウンタ５３において上記無線チャネルＣＨ１に
対応する分周比Ｍ１で分周される。この分周出力周波数
は、基準発振器６１の基準発振周波数を固定カウンタ６
２，６３でそれぞれｎ₂ およびｎ₁分周した位相比較周
波数と略同一の周波数となる。したがって、位相比較器
６４からは一定の進みまたは遅れの位相差信号がチャー
ジポンプ６５に与えられ、これによりループフィルタ６
９からは上記無線チャネルＣＨ１に対応する制御電圧Ｖ
１が発生される。

【００３１】また、このときレジスタ５５には上記分周
比Ｍ１が保持され、かつプリセッタブル・アップダウン
・カウンタ５６のカウント値は上記分周比Ｍ１と同一値
となっている。このため一致検出回路５７からは一致信
号が出力され、これによりプリセッタブル・アップダウ
ン・カウンタ５６はカウント動作を停止している。した
がって、プリセッタブル・アップダウン・カウンタ５６
からは“Ｌ”レベルの信号が出力され、これによりチャ
ージポンプ６６における進みおよび遅れの両入力信号と
も零となって、ループフィルタ６８の出力信号も零の状
態となる。

【００３２】したがって、この状態で加算器７０から
は、上記ループフィルタ６９から出力された制御電圧Ｖ
１がそのまま出力されてＶＣＯ５１に供給されることに
なり、この結果ＶＣＯ５１はこの制御電圧Ｖ１に応じた
周波数を発振出力する。

【００３３】さて、この状態で図２に示す時刻ｔ0 にお
いて、制御回路５０に対し無線チャネルをＣＨ１からＣ
Ｈ２に切替えるための要求が入力されたとする。そうす
ると制御回路５０は、先ずＲＯＭ５４から上記無線チャ
ネルＣＨ２に対応する分周比Ｍ２（Ｍ２＞Ｍ１）を表わ
すデータを読み出してレジスタ５５に転送し保持させ
る。

【００３４】そうすると、プログラマブル・カウンタ５
３には、上記レジスタ５５から分周比Ｍ２がプリセット
される。したがって、ＶＣＯ５１から出力された発振周
波数は、２モジュラス・プリスケーラ５２で分周された
のち、以後上記プログラマブル・カウンタ５３において
Ｍ２分周されて位相比較器６４に入力される。このた
め、以後位相比較器６４からは、上記Ｍ２分周された分
周周波数と位相比較周波数との位相差信号が出力され、
これを受けてチャージポンプ６５からは位相進み信号が
出力される。したがって、ループフィルタ６９から出力
される制御電圧は図２（ｂ）のｔ₀ −ｔ₁ 区間に示すご
とくＶ１から徐々に増加し始め、これに伴いＶＣＯ５１
の発振周波数も徐々に変化する。

【００３５】ところで、ＶＣＯ５１の発振周波数を従来
のようにループフィルタ６９から出力された制御電圧の
みにより制御したとすると、制御電圧の変化速度は位相
比較周波数により決まってしまうため、制御電圧は例え
ば図２（ａ）に示すごとく最終電圧Ｖ２に達するまで徐
々に変化することになり非常に遅くなる。しかし、本実
施例の周波数シンセサイザでは、上記ループフィルタ６
９から出力された制御電圧に、切替え前と切替え後の分
周比Ｍ１，Ｍ２の差に相当する直流電圧が生成されて加
算されるため、ＶＣＯ５１の発振周波数を高速度に変化
させることが可能である。

【００３６】すなわち、時刻ｔ₀ においてＲＯＭ５４か
らレジスタ５５へ新無線チャネルＣＨ２の分周比データ
Ｍ２が転送されると、それに先立ちレジスタ５５にそれ
まで保持されていた前無線チャネルＣＨ１の分周比デー
タＭ１が、プリセッタブル・アップダウン・カウンタ５
６に転送されてプリセットされる。いま、ＣＨ１＜ＣＨ
２とし、かつＭ１＜Ｍ２であるとすると、制御回路５０
はプリセッタブル・アップダウン・カウンタ５６に対し
カウント・アップ信号およびカウント・イネーブル信号
を出力する。このため、プリセッタブル・アップダウン
・カウンタ５６では、Ｍ１からＭ２に向けて固定カウン
タ６２のクロック信号のアップカウントが開始される。
そして、時刻ｔ₂ においてカウント値がＭ２に達する
と、このカウント値はレジスタ５５に保持されているＭ
２の値と同一になるので、一致検出回路５７から制御回
路５０へ一致信号が通知される。このため、制御回路５
０はカウント・イネーブル信号の出力を停止し、これに
よりプリセッタブル・アップダウン・カウンタ５６はカ
ウント動作を停止する。

【００３７】プリセッタブル・アップダウン・カウンタ
５６は、上記カウント動作中、つまりｔ₀ −ｔ₂ 区間に
おいて図２に示すごとく“Ｈ”レベルの信号を出力す
る。このため、チャージポンプ６６からは上記ｔ₀ −ｔ
₂ 区間に継続して位相進み信号が出力され、これにより
ループフィルタ６８からは図２に示すごとく急速に増加
する直流電圧が発生する。そして、この直流電圧は、加
算器７０においてループフィルタ６９から出力された制
御電圧に加算されて、ＶＣＯ５１に供給される。したが
って、ＶＣＯ５１の発振周波数は、上記加算器７０から
の急速に増加する制御電圧に応じて急速に変化すること
になり、これにより高速度の位相引込みが可能となる。

【００３８】また、上記位相引込み動作中において位相
同期回路はアンロック状態であるため、ロック判定回路
６７からは“Ｌ”レベルの判定信号が出力されている。
このため、ループフィルタ６８，６９はともに広帯域モ
ードに設定される。したがって、ループフィルタ６８，
６９では急速積分動作が行なわれ、これにより急速変化
する制御電圧であっても応答性良く出力される。

【００３９】なお、以上の位相引込み動作により、例え
ば位相同期回路が時刻ｔ₁ において無線チャネルＣＨ２
にロックしたとする。そうすると、ロック判定回路６７
の判定信号は図２に示すごとく“Ｌ”レベルから“Ｈ”
レベルになり、これによりループフィルタ６８，６９は
ともに狭帯域モードに切替わる。

【００４０】しかし、このロック状態になっても、プリ
セッタブル・アップダウン・カウンタ５６は必ずしもカ
ウント値がＭ２に達しているとは限らず、カウントアッ
プ動作を続けている場合がある。この場合、プリセッタ
ブル・アップダウン・カウンタ５６の出力信号は図２に
示すように依然として“Ｈ”レベルとなっている。この
ため、位相同期回路がロック状態になったにも拘らず、
チャージポンプ６６からは依然として位相進み信号が出
力され、これによりループフィルタ６８の出力電圧は増
加し続ける。

【００４１】しかし、位相比較器６４からは位相を遅ら
せるような位相誤差信号が出力され、これによりチャー
ジポンプ６５からは位相遅れ信号が出力される。このた
め、ループフィルタ６９は減少する方向の直流電圧を発
生し、この結果加算器７０から出力される制御電圧は無
線チャネルＣＨ２に対応する一定の直流電圧Ｖ２に保た
れる。

【００４２】すなわち、時刻ｔ₁ になるとループフィル
タ６８は狭帯域モードになるため、ループフィルタ６８
の出力電圧は図２に示すごとく緩やかに増加する。そし
て時刻ｔ₂ でカウンタ５６のカウント動作が終了して出
力パルスが“Ｌ”レベルになると、以後緩やかに放電し
て時刻ｔ₄ で零に復帰する。また、このときループフィ
ルタ６９の出力電圧は、時刻ｔ₁ で位相同期回路がロッ
ク状態になると時刻ｔ₂ まで緩やかに減少し、時刻ｔ₂
からｔ₄ までは緩やかに増加する。すなわち、ルーフフ
ィルタ６９の出力電圧は、加算器７０の出力電圧が図２
に示すようにＶ２で一定になるように、加算器７０の出
力電圧からループフィルタ６８の出力電圧を差し引いた
値となる。そして、ルーフフィルタ６９の出力電圧は、
時刻ｔ₄以降では図２に示すように新たな無線チャネル
ＣＨ２に対応した制御電圧値Ｖ２で一定となる。

【００４３】なお、以上の説明では、無線チャネルＣＨ
１からそれよりも周波数の高い無線チャネルＣＨ２に切
り替える場合を例にとり、プリセッタブル・アップダウ
ン・カウンタ５６はカウントアップ動作したが、無線チ
ャネルＣＨ１からそれよりも周波数の低い無線チャネル
ＣＨ３に切り替える場合には、プリセッタブル・アップ
ダウン・カウンタ５６はカウントダウン動作する。

【００４４】この様に本実施例では、切替え前の無線チ
ャネルに対応する分周比Ｍ１と切替え後の無線チャネル
に対応する分周比Ｍ２との差に相当する期間をプリセッ
タブル・アップダウン・カウンタ５６で検出して、この
期間に第２のチャージポンプ６６およびループフィルタ
６８により急速増加する直流電圧を生成し、この直流電
圧を加算器７０で位相同期回路のループフィルタ６９か
ら出力された制御電圧に加算してＶＣＯ５１に供給する
ようにしている。

【００４５】したがって、無線チャネルの切替え時にＶ
ＣＯ５１の制御電圧を急速に変化させることができ、こ
れにより高速度の位相引込みを行なうことができる。ま
た本実施例では、位相同期回路のロック状態をロック判
定回路６７で判定し、まだロック状態に至っていない期
間にはループフィルタ６８，６９を広帯域モードに設定
し、ロックが完了するとループフィルタ６８，６９を狭
帯域モードに切替えるようにしている。このため、ロッ
クに至らない位相引込み期間中には、急速変化する制御
電圧を無理なく発生することができ、一方ロック完了後
には外来雑音などの影響を排除して、安定な制御電圧を
発生することができる。

【００４６】なお、以上の説明では、プリセッタブル・
アップダウン・カウンタ５６のカウント用クロック信号
として固定カウンタ２２の分周出力信号を使用したが、
プリセッタブル・アップダウン・カウンタ５６のカウン
ト速度をさらに遅くしたい場合には固定カウンタ２３の
分周出力信号をしてもよく、さらには別の固定分周器を
設けて、この固定分周器の分周出力信号を使用するよう
にしてもよい。

【００４７】（第２の実施例）図４は、本実施例に係わ
る周波数シンセサイザの構成を示す回路ブロック図であ
る。なお、同図において前記図１と同一部分には同一符
号を付して詳しい説明は省略する。

【００４８】プリセッタブル・アップダウン・カウンタ
５６の出力信号はアンドゲート７３に入力され、このア
ンドゲート７３においてロック判定回路６７の判定信号
をインバータ７２で論理反転した反転判定信号と論理積
処理される。そして、このアンドゲート７３の出力信号
はオアゲート７１に入力され、このオアゲート７１にお
いて位相比較器６４からの位相誤差信号と論理和されて
チャージポンプ７４に入力される。このチャージポンプ
７４は、上記論理ゲート７３の論理和出力と、制御回路
５０から出力された方向性を示すアップまたはダウンの
制御信号とに基づいて、位相進み信号あるいは位相遅れ
信号を発生し、この信号を時定数切替形ループフィルタ
７５に供給する。このループフィルタ７５は、上記チャ
ージポンプ７４から供給された信号を基に制御電圧を生
成して、この制御電圧をＶＣＯ５１に供給する。

【００４９】このような構成であるから、図５に示す時
刻ｔ₀ で無線チャネルＣＨ１から周波数がそれよりも高
い無線チャネルＣＨ２への切替え動作が開始されると、
プリセッタブル・アップダウン・カウンタ５６からは、
そのカウント値がＭ１からＭ２にカウントアップされる
までの期間に“Ｈ”レベルの信号が出力され、かつロッ
ク判定回路６７からはアンロック状態の期間中に“Ｌ”
レベルの判定信号が出力される。このため、アンドゲー
ト７３からは上記ロック判定回路６７からの判定信号の
Ｌ”レベル期間に対応して“Ｈ”レベルの信号が出力さ
れる。この“Ｈ”レベルのゲート出力信号は、オアゲー
ト７１により位相比較器６４から出力された位相誤差信
号と合成されてチャージポンプ７４に入力される。すな
わち、位相同期回路がロックするまでの期間ｔ₀ −ｔ₁
に、チャージポンプ７４には、位相比較器６４から如何
なるサンプリング周期の位相誤差信号が出力されようと
も、アンドゲート７３から出力されたＨ”レベルの連続
信号が供給されることになる。

【００５０】このため、この非ロック期間ｔ₀ −ｔ₁ に
おいてループフィルタ７５から出力される制御電圧は図
５に示すごとく急速に増加し、これによりＶＣＯ５１の
発振周波数も急速に無線チャネルＣＨ２に対応する周波
数に近付く。すなわち、位相比較周波数のサンプリング
周波数に依存せずに、高速度の位相引込み動作が行なわ
れることになる。

【００５１】このように本実施例であれば、高速度の無
線チャネル切替えが可能となる。しかも図１の回路では
２個必要だったチャージポンプおよび時定数切替形ルー
プフィルタをそれぞれ１個に減らすことができ、さらに
制御電圧の加算器７０も不要にすることができる。した
がって、その分回路構成を簡単小形化することができ
る。

【００５２】（第３の実施例）先ず第２の発明の原理を
説明する。周波数シンセサイザの電圧制御発振器（ＶＣ
Ｏ）の発振周波数ｆ_VCO は、位相比較周波数ｆ_REF とカ
ウンタの分周比Ｎとの間に次の関係を有している。ｆ_VCO ＝Ｎｆ_REF …(1) この第(1) 式から明らかなように、分周比Ｎが大きくな
るとＶＣＯの発振周波数ｆ_VCO が高くなるため、分周比
Ｎのすべての値で高速度に動作させることは難しくな
る。このため、通常ではＶＣＯとプログラマブル・カウ
ンタとの間にプリスケーラ（分周比Ｐ）設けている。し
かし、プリスケーラを設けると、位相比較周波数も１／
Ｐにする必要がある。これは、上記(1) 式において両辺
をＰで割り算することに相当する。しかるに、この様に
構成すると位相比較周波数が１／Ｐに低下して好ましく
ない。

【００５３】そこで、パルス・スワロ方式と称し、プリ
スケーラを２モジュラス・プリスケーラ（１／Ｐ，１／
（Ｐ＋１））により構成してプリスケールする方式が考
えられている。これを数式で表わすと次のようになる。Ｎ＝ＭＰ＋Ａ＝Ｐ（Ｍ−Ａ）＋（Ｐ＋１）Ａ …(2) 但し、Ｍ，Ａはチャネル分周比に対応して変化する分周
比であり、それぞれ、１≦Ａ≦Ｐ，Ｍ≧Ａとしている。

【００５４】本発明では、上記分周比Ｍを固定分周器Ｍ
_O および可変分周部Ｍ_V に分割する。すなわち、Ｍ＝Ｍ
_O ＋Ｍ_V とする。そして、この関係を上記第(2) 式に代
入する。そうすると、第(2) 式は、Ｎ＝（Ｐ−１）Ｍ_O ＋Ｐ（Ｍ_V −Ｍ_O −Ａ）＋（Ｐ＋１）（Ｍ_O ＋Ａ） …(3) となる。但し、Ｍ_V ≧Ｍ_O ＋Ａ、１≦Ａ＜Ｐである。そして、この第(3) 式を上記第(1) 式に代入す
ると次式が得られる。ｆ_VCO ＝（Ｐ−１）Ｍ_O ｆ_REF ＋Ｐ（Ｍ_V −Ｍ_O −Ａ）ｆ_REF ＋（Ｐ＋１）（Ｍ_O ＋Ａ）ｆ_REF …(4) この第(4) 式において、右辺第２項および第３項は、チ
ャネル切替えで変化するが、第１項は不変である。した
がって、２モジュラス・プリスケーラに代わって３モジ
ュラス・プリスケーラを使用すると、プリスケーラ１／
（Ｐ−１）の出力からは、ある一定の限られた時間だけ
Ｍ_O ｆ_REF の一定周波数を得ることができる。

【００５５】一方、位相同期する基準周波数の発生源に
は水晶発振器が用いられ、その高安定な発振周波数ｆｘ
を分周することにより位相比較周波数が生成される。こ
れを数式で表わすと次式のようになる。ｆｘ＝ｎｆ_REF …(5) ここで、ｎとしてはｎ＝ｎ₁ ・ｎ₂ なる整数を考える。
そうすると、上記第(5)式は次式のようになる。ｆｘ＝ｎ₁ ・ｎ₂ ｆ_REF …(5) ′ いま、ｎ₁ ＝Ｍ_O になるように値を選択すると、上式はｆｘ／ｎ₂ ＝ｎ₁ ｆ_REF ＝Ｍ_O ｆ_REF …(5) ″ となる。これによって、通常のＭ_O 倍の高速位相比較周
波数で位相同期を引き込むことが可能となる。

【００５６】次に、以上の原理に基づいて第２の発明に
係わる第３の実施例を説明する。図６は、本実施例に係
わる周波数シンセサイザの構成を示す回路ブロック図で
ある。

【００５７】同図において、電圧制御発振器（ＶＣＯ）
１１から発振出力された局部発振周波数は、３モジュラ
ス・プリスケーラ１２に入力される。この３モジュラス
・プリスケーラ１２は、（Ｐ−１）、Ｐ、（Ｐ＋１）の
３種類の分周数を有し、制御回路１０から出力される２
ビットの分周比選択信号ＡＳ，ＢＳ，ＣＳによりこれら
の分周数のうちの一つが択一的に設定される。

【００５８】この３モジュラス・プリスケーラ１２から
出力された分周出力信号ＤＳは、アンドゲート１３，１
４に入力される。これらのアンドゲート１３，１４は、
制御回路１０から出力されるゲート信号に従って、位相
引込み初期期間にアンドゲート１３が開成し、一方この
初期期間経過後にはアンドゲート１３は閉成し代わりに
アンドゲート１４が開成する。これらのゲート１３，１
４のうちゲート１３を通過した分周出力信号ＦＳは、第
１のプログラマブル・カウンタ１５に入力される。この
第１のプログラマブル・カウンタ１５には制御回路１０
からカウント値Ｍ_O がセットされ、この第１のプログラ
マブル・カウンタ１５は上記ゲート１３を介して供給さ
れた分周出力信号ＦＳのパルスをＭ_O 個カウントすると
カウント出力信号を制御回路１０に供給する。

【００５９】これに対し上記ゲート１４を通過した分周
出力信号ＤＳは、第２のプログラマブル・カウンタ１６
および第３のプログラマブル・カウンタ１７にそれぞれ
入力される。第２のプログラマブル・カウンタ１６には
制御回路１０からカウント値（Ｍ_O ＋Ａ）がセットさ
れ、この第２のプログラマブル・カウンタ１６は上記分
周出力信号ＤＳのパルスを（Ｍ_O ＋Ａ）個カウントする
と、制御回路１０へカウント出力信号を供給する。第３
のプログラマブル・カウンタ１７には制御回路１０から
カウント値Ｍ_V がセットされ、この第３のプログラマブ
ル・カウンタ１７は上記分周出力信号ＤＳのパルスをＭ
_V 個カウントするとカウント出力信号ＥＳを制御回路１
０に供給する。

【００６０】なお、上記各カウント値Ｍ_O ，（Ｍ_O ＋
Ａ），Ｍ_V のうちＭ_O およびＰは制御回路１０に予め記
憶されており、残りのＭ_V およびＡは制御回路１０にお
いて演算により求められる。すなわち、制御回路１０
は、入力端子ＩＮに入力された無線チャネル番号に応じ
てその無線チャネル周波数に対応する分周比Ｎを先ず算
出し、この算出した分周比Ｎと上記Ｍ_O およびＰとから
Ｍ_V およびＡを算出する。この算出には、先に述べた第
(3) 式が使用される。

【００６１】一方、水晶発振器からなる基準発振器２１
から出力された基準発振信号は、固定カウンタ２２でｎ
₂ 分周され、さらに固定カウンタ２３でｎ₁ 分周された
のち第１の位相比較器２４に入力される。この第１の位
相比較器２４では、上記各固定カウンタ２２，２３から
出力された位相比較信号と、前記第３のプログラマブル
・カウンタ１７から出力されたカウント出力信号ＥＳと
の位相比較が行なわれる。この第１の位相比較器２４か
ら出力された第１の位相誤差信号は、第１のループ・フ
ィルタ２５で平滑されて制御電圧となったのち、加算器
２６に供給される。

【００６２】また、上記固定カウンタ２２から出力され
た位相比較信号は、第２の位相比較器２７に入力され
る。この第２の位相比較器２７では、上記固定カウンタ
２２から出力された位相比較信号と、前記アンドゲート
１３を通過した分周出力信号ＤＳとの位相比較が行なわ
れ、その位相誤差信号はサンプルホールド回路（Ｓ／
Ｈ）２８に入力される。このサンプルホールド回路２８
は、制御回路１０から出力される制御信号に従って、前
記３モジュラス・プリスケーラ１２において分周数（Ｐ
−１）が設定されている期間にサンプルモードとなり、
一方３モジュラス・プリスケーラ１２で分周数Ｐおよび
（Ｐ＋１）が設定されている期間にはホールドモードと
なる。このサンプルホールド回路２８から出力された第
２の位相誤差信号は、第２のループフィルタ２９で平滑
されたのち加算器２６に供給される。加算器２６では、
先に述べた第１のループフィルタ２５から出力された制
御電圧に、上記第２のループフィルタ２９から出力され
た制御電圧が加算され、その加算後の制御電圧がＶＣＯ
１１に供給される。

【００６３】次に、以上のように構成された周波数シン
セサイザの動作を図７を用いて説明する。いま入力端子
ＩＮに無線チャネル番号が入力されたとする。そうする
と制御回路１０では、先ず上記無線チャネル番号に対応
する分周比Ｎが算出され、さらにこの分周比Ｎと予め記
憶してあるＭ_O ，Ｐとから第(3) 式を用いてカウント値
Ｍ_V およびＡが算出される。

【００６４】この算出が終了すると制御回路１０は、第
１のプログラマブル・カウンタ１５および第２のプログ
ラマブル・カウンタ１６にカウント値Ｍ_O をそれぞれ初
期セットするとともに、第３のプログラマブル・カウン
タ１７にはカウント値Ｍ_V をセットする。また、制御回
路１０は、３モジュラス・プリスケーラ１２に対し分周
比選択信号ＡＳを供給し、これにより３モジュラス・プ
リスケーラ１２に分周比（Ｐ−１）を初期設定するとと
もに、ゲート信号を出力してアンドゲート１３を開成さ
せアンドゲート１４を閉成させる。

【００６５】この初期状態において、ＶＣＯ１１の発振
周波数ｆ_VCO は３モジュラス・プリスケーラ１２で（Ｐ
−１）分周された後、アンドゲート１３を通して第１の
プログラマブル・カウンタ１５に入力され、ここでカウ
ントされる。そして、そのカウント値がＭ_O に達すると
その旨がカウント出力信号によって制御回路１０に通知
される。

【００６６】この通知を受けると制御回路１０は、３モ
ジュラス・プリスケーラ１２に対し分周比選択信号ＢＳ
を供給し、これにより３モジュラス・プリスケーラ１２
に分周比Ｐを設定するとともに、ゲート信号を出力して
アンドゲート１３を閉成させ、代わりにアンドゲート１
４を開成させる。このため、ＶＣＯ１１の発振周波数ｆ
_VCO は、３モジュラス・プリスケーラ１２においてＰ分
周されたのち、今度はアンドゲート１４を通過して第２
および第３のプログラマブル・カウンタ１６，１７に入
力され、ここでそれぞれカウントされる。そして、第２
のプログラマブル・カウンタ１６のカウント値がＭ_O に
達すると、そのカウント出力信号がトリガとなって制御
回路１０から第２のプログラマブル・カウンタ１６にカ
ウント値Ａがセットされ、第２のプログラマブル・カウ
ンタ１６では上記分周信号ＤＳのカウントが続けられ
る。そして、カウント値がＡになると、その旨が制御回
路１０にカウント出力信号によって通知される。この時
点で第２および第３のプログラマブル・カウンタ１６，
１７は、Ｍ_O ＋Ａをそれぞれカウントしたことになる。

【００６７】この通知を受けると制御回路１０は、次に
３モジュラス・プリスケーラ１２に対し分周比選択信号
ＣＳを供給し、これにより３モジュラス・プリスケーラ
１２に分周比（Ｐ＋１）を設定する。このため、ＶＣＯ
１１の発振周波数ｆ_VCO は、３モジュラス・プリスケー
ラ１２において（Ｐ＋１）分周されたのち、アンドゲー
ト１４を通過して第３のプログラマブル・カウンタ１７
に入力され、ここでカウントされる。そして、第３のプ
ログラマブル・カウンタ１７のカウント値がＭ_V に達す
ると、つまりＭ_V −Ｍ_O −Ａだけさらにカウントされる
と、第３のプログラマブル・カウンタ１７からカウント
出力信号ＥＳが出力されて、この信号ＥＳは制御回路１
０に伝えられる。

【００６８】制御回路１０は、このカウント出力信号Ｅ
Ｓの発生を確認すると、３モジュラス・プリスケーラ１
２に分周比選択信号ＡＳを供給して分周比（Ｐ−１）を
再設定するとともに、ゲート信号を出力してアンドゲー
ト１３を開成させてアンドゲート１４は閉成させ、さら
に第１、第２および第３の各プログラマブル・カウンタ
１５，１６，１７にそれぞれカウント値Ｍ_O ，Ｍ_O ，Ｍ
_V を再セットする。すなわち初期状態に戻す。以後、以
上のカウント動作が繰り返し行なわれ、これにより第３
のプログラマブル・カウンタ１７の出力信号ＥＳの周波
数は次第にｆ_REF に近付く。

【００６９】一方、この繰り返しカウント動作中に第１
の位相比較器２４では、固定カウンタ２２，２３により
それぞれｎ₁ ，ｎ₂ 分周された基準発振信号、つまり位
相比較周波数と、上記第３のプログラマブル・カウンタ
１７の出力信号ＥＳとの位相誤差が検出され、その位相
誤差信号が第１のループフィルタ２５で平滑されて制御
電圧としてＶＣＯ１１に供給される。したがって、ＶＣ
Ｏ１１の発振周波数ｆ_VCO は上記Ｍ_O ，Ａ，Ｍ_V および
ｆ_REF により規定される周波数に近付く。

【００７０】ところで、もし仮にＶＣＯ１１の発振周波
数ｆ_VCO が、上記第１のループフィルタ２５から出力さ
れた制御電圧のみによって可変するのであれば、その位
相引込み速度は第３のプログラマブル・カウンタ１７の
出力信号ＥＳの周期によって規定されてしまう。しか
し、本実施例の回路ではさらに高速度に位相を引込むこ
とが可能である。

【００７１】すなわち、位相引込み動作中において、３
モジュラス・プリスケーラ１２で分周比（Ｐ−１）によ
る分周動作が行なわれている期間には、この３モジュラ
ス・プリスケーラ１２の分周出力信号ＦＳ（周波数＝ｆ
_VCO ／（Ｐ−１）＝Ｍ_O ｆ_REF ）がアンドゲート１３を
介して第２の位相比較器２７に入力され、ここで基準発
振周波数をｎ₂ 分周した周波数（ｆｘ／ｎ₂ ＝ｎ₁ ｆ
_REF ）との位相誤差が検出される。またこのときサンプ
ルホールド回路２８はサンプルモードに設定され、かつ
第２のループフィルタ２９の帯域は第１のループフィル
タ２５の帯域よりも約Ｍ_O 倍広帯域に設定されている。

【００７２】このため、上記第２の位相比較器２７から
出力された位相誤差信号は、上記サンプルホールド回路
２８でサンプリングされたのち、第２のループフィルタ
２９で平滑されて加算器２６に供給される。そして、こ
の加算器２６において、上記第１のループフィルタ２５
から出力された制御電圧に加算され、この加算後の制御
電圧がＶＣＯ１１に供給されてその発振周波数ｆ_VCO が
可変制御される。したがって、ＶＣＯ１１の発振周波数
ｆ_VCO は、上記３モジュラス・プリスケーラ１２の分周
出力信号ＦＳの周波数（Ｍ_O ｆ_REF ）に応じたサンプリ
ング速度で位相引込みが行なわれることになり、この結
果Ｍ_O 倍の速度でＶＣＯ１１の発振周波数ｆ_VCO の位相
を引込むことが可能となる。

【００７３】なお、３モジュラス・プリスケーラ１２で
分周比Ｐおよび（Ｐ＋１）による分周動作が行なわれて
いる期間には、アンドゲート１３からは分周出力信号Ｆ
Ｓが出力されない。しかし、サンプルホールド回路２８
はホールドモードになっているため、ＶＣＯ１１には引
き続き第２のループフィルタ２９から出力された電圧が
加算された制御電圧が印加される。

【００７４】この様に本実施例の周波数シンセサイザで
は、ＶＣＯ１１の発振周波数ｆ_VCOを３モジュラス・プ
リスケーラ１２により（Ｐ−１）分周することにより一
定期間に限りＭ_O ｆ_REF の一定周波数の分周出力信号Ｆ
Ｓを出力し、かつ基準発振器２１の基準発振周波数を固
定カウンタ２２でｎ₂ 分周することによりＭ_O ｆ_REFと
等価な位相比較周波数を生成し、これらの分周出力信号
ＦＳと位相比較周波数との位相誤差を第２の位相比較器
２７で検出して、その位相誤差に相当する直流電圧を第
２のループフィルタ２９により発生し、この電圧を第１
のループフィルタ２５から出力される通常の制御電圧に
加算してＶＣＯ１１に印加するようにしている。

【００７５】したがって本実施例であれば、通常のＭ_O
倍の高速位相比較周波数により位相同期の引込み動作を
行なうことができ、これにより高速度の位相引込みを行
なうことが可能となる。したがって、１個の周波数シン
セサイザにより送信局部発振信号と受信局部発振信号と
を高速度に切替えて発生することができ、これにより送
信局部発振信号用および受信局部発振用にそれぞれ周波
数シンセサイザを設ける必要がなくなる。このため、通
信装置の回路構成の複雑大形化をはじめ、消費電力の増
加、コストアップを抑えることができる。この効果は、
小形軽量化および低消費電力化が最重要課題となってい
る携帯電話機やコードレス電話機などの移動通信機器に
あっては、極めて有用である。

【００７６】（第４の実施例）図８は本実施例に係わる
周波数シンセサイザの構成を示す回路ブロック図、図９
はその動作説明に用いる信号波形図である。なお、これ
らの図８および図９において前記図６および図７と同一
部分には同一符号を付して詳しい説明は省略する。

【００７７】３モジュラス・プリスケーラ１２で分周比
（Ｐ−１）による分周動作が行なわれている期間に、ア
ンドゲート１３から出力された分周出力信号は遅延回路
３１で所定量の遅延を与えられたのち、アンドゲート３
２を介してオアゲート３４に入力される。このオアゲー
ト３４では、上記分周出力信号と第３のプログラマブル
・カウンタ１７から出力されたカウント出力信号ＥＳと
が合成される。なお、遅延回路３１は、上記アンドゲー
ト１３の分周出力信号を第３のプログラマブル・カウン
タ１７の出力信号ＥＳとオアゲート３４で合成する際
に、両信号の位相が不一致にならないようにするための
もので、その遅延量はアンドゲート１５および第３のプ
ログラマブル・カウンタ１７による信号遅延量の合計値
に設定されている。

【００７８】一方、基準発振器２１から発生された基準
発振信号は、固定カウンタ２２においてｎ₂ 分周された
のち、アンドゲート３３を介してオアゲート３５に入力
される。このオアゲート３５では、上記ｎ₂ 分周された
基準発振信号と、この基準発振信号を固定カウンタ２３
によりさらにｎ₁ 分周した位相比較信号とが合成され
る。

【００７９】これらのオアゲート３４，３５から出力さ
れた合成信号は、位相比較器３６に入力されてここで相
互に位相比較され、その位相誤差信号は時定数切替形ル
ープフィルタ３７に入力される。この時定数切替形ルー
プフィルタ３７は、制御回路１００から出力される切替
制御信号ＳＳに応じて、異なる２種類の時定数を切替え
る機能を有するもので、この時定数切替形ループフィル
タ３７から出力された制御電圧がＶＣＯ１１に供給され
る。

【００８０】図１０は、上記時定数切替形ループフィル
タ３７の回路構成の一例を示したものである。このルー
プフィルタ３７は、抵抗Ｒ₁ とコンデンサＣ₁ とからな
る第１の時定数回路と、抵抗Ｒ₂ とコンデンサＣ₂ とか
らなる第２の時定数回路とを有し、これらの時定数回路
は入力端と出力端との間に互いに並列に接続されてい
る。上記各時定数回路の時定数τ₁ （＝Ｒ₁ Ｃ₁ ），τ
₂ （Ｒ₂ Ｃ₂ ）は、 τ₁ ＞τ₂ となるように設定されている。また、上記各時定数回路
のうち第１の時定数回路にはＦＥＴからなる半導体スイ
ッチＴｒが接続されており、この半導体スイッチＴｒは
制御回路１００から出力される切替制御信号ＳＳにより
オン／オフ動作するようになっている。

【００８１】この様な構成であるから、先ず３モジュラ
ス・プリスケーラ１２が（Ｐ−１）分周を行なっている
期間では、アンドゲート１３から出力された分周出力信
号が、アンドゲート１４および第３のプログラマブル・
カウンタ１７における処理遅延を吸収するために遅延回
路３１で一定量遅延されたのち、ゲート３２を通過して
オアゲート３４で第３のプログラマブル・カウンタ１７
の出力信号ＥＳと合成される。そして、この合成後の信
号は位相比較器３６に入力される。図９ＧＳはこの合成
分周出力信号の波形を示すものである。

【００８２】一方、基準発振器２１から発生された基準
発振信号を固定カウンタ２２でｎ₂分周した位相比較信
号は、アンドゲート３３を通過してオアゲート３５で固
定カウンタ２３から出力された位相比較信号と合成され
たのち、上記位相比較器３６に入力される。このため、
位相比較器３６からは上記合成された分周出力信号ＧＳ
と上記合成された位相比較信号との位相差に相当する誤
差信号が出力され、この誤差信号は時定数切替形ループ
フィルタ３７で平滑されたのちＶＣＯ１１に制御電圧と
して供給される。

【００８３】ここで、時定数切替形ループフィルタ３７
は、３モジュラス・プリスケーラ１２が（Ｐ−１）分周
を行なっている期間には、半導体スイッチＴｒがオフ状
態に設定されるため広帯域動作するようになっている。
このため、上記位相比較器３６から出力された誤差信号
は、そのサンプリング周波数が高い場合でもその成分を
無視することなく時定数切替形ループ・フィルタ３７に
おいて忠実に平滑される。したがって、ＶＣＯ１１の発
振周波数ｆ_VCO は上記高いサンプリング周波数に応じて
位相が引き込まれる。

【００８４】これに対し、３モジュラス・プリスケーラ
１２がＰ分周あるいは（Ｐ＋１）分周を行なっている期
間では、時定数切替形ループフィルタ３７は半導体スイ
ッチＴｒがオン状態に設定されるため狭帯域動作する。
しかし、このとき位相比較器３６からは、カウンタの出
力信号ＥＳに応じた低いサンプリング周波数の誤差信号
が出力されるので、ループフィルタ３７では上記サンプ
リング周波数に応じた適切な平滑動作が行なわれる。

【００８５】なお、ゲート３２，３３は、制御回路１０
０から出力するゲート制御信号を“Ｈ”レベルに固定す
ることにより常時開成状態に設定してもよいが、非同期
の期間に“Ｈ”レベルとなり、位相同期が確立された状
態では“Ｌ”レベルとなるゲート制御信号を制御回路１
００から発生し、これによりゲート３２，３３を開閉制
御するようにしてもよい。

【００８６】このように本実施例であれば、図６の構成
では２個必要だった位相比較器２４，２７を１個に、つ
まり位相比較器３６のみにすることができ、さらにはル
ープフィルタについても２個から１個に減らすことがで
きるので、これによって回路構成を簡単にすることがで
きる。

【００８７】（第５の実施例）図１１は本実施例に係わ
る周波数シンセサイザの構成を示す回路ブロック図であ
り、また図１２はその動作説明に使用する信号波形図で
ある。なお、これらの図１１および図１２において前記
図８および図９と同一部分には同一符号を付して詳しい
説明は省略する。

【００８８】オアゲート３４から出力された合成分周出
力信号は、帯域通過フィルタ（ＢＰＦ）４１に入力され
る。この帯域通過フィルタ４１は、Ｍ_O ｆ_REF を中心周
波数としてその近傍の周波数を通過させるフィルタであ
る。この帯域通過フィルタ４１を通過した正弦波信号は
波形整形用ゲート４２に入力される。この波形整形用ゲ
ート４２は、上記帯域通過フィルタ４１を通過した正弦
波信号を矩形波に波形整形するものであり、この矩形波
は位相比較器３６に入力されて、オアゲート３５から出
力された合成位相比較信号と位相比較される。そして、
この位相比較器３６から出力された位相誤差信号は、ル
ープフィルタ４３で制御電圧に変換されてＶＣＯ１１に
供給される。

【００８９】このような構成であるから、３モジュラス
・プリスケーラ１２が（Ｐ−１）分周を行なっている期
間において、オアゲート３４から出力された合成分周出
力信号ＧＳは、帯域通過フィルタ４１を通過することに
より、図１２に示すごとくＭ_O ｆ_REF に対応する周期を
持つ正弦波信号ＨＳに変換される。この正弦波信号ＨＳ
は、帯域通過フィルタ４１が持つ選択度Ｑの値にもよる
が、合成分周出力信号ＧＳの存在しない区間においても
図１２に示すごとく徐々に減衰するものの一応連続波と
なる。そして、この正弦波信号ＨＳは波形整形用ゲート
４２で波形整形されて矩形連続波となり、位相比較器３
６による合成位相比較信号との位相比較に供される。こ
こで、合成位相比較信号も図示していないが矩形連続波
である。このため、位相比較器３６からは見掛上全区間
に渡って高いサンプリング周波数の位相誤差信号が出力
され、これによりＶＣＯ１１の発振周波数は高速度に引
き込まれる。

【００９０】このように本実施例であれば、帯域通過フ
ィルタ４１および波形整形用ゲート４２を使用すること
により、分周出力信号ＧＳをアナログ的に積分したのち
波形整形することができ、これにより図６に示したサン
プルホールド回路２８と同様の作用を呈することができ
る。

【００９１】（第６の実施例）本実施例は、分周比とし
て（Ｐ−１）／２，Ｐ，（Ｐ＋１）／２を有する３モジ
ュラス・プリスケーラを使用した回路の一例を示すもの
である。

【００９２】すなわち、先に述べた第(3) 式は次のよう
に書き替えることができる。Ｎ＝Ｍ_O Ｐ＋｛（Ｐ−１）／２｝（Ｍ_V −Ａ）＋｛（Ｐ＋１）／２｝（Ｍ_V ＋Ａ） …(6) これより、ＶＣＯ１１の発振周波数ｆ_VCO は、系が位相
同期すると次のようになる。ｆ_VCO ＝Ｍ_O Ｐｆ_REF ＋｛（Ｐ−１）／２｝（Ｍ_V −Ａ）ｆ_REF ＋｛（Ｐ＋１）／２｝（Ｍ_V ＋Ａ）ｆ_REF …(7) 但し、Ｍ_V ≧Ａ、Ｐ＝奇数とする。

【００９３】これら第(6) 式および第(7) 式に基づいて
周波数シンセサイザを構成すると次のようになる。図１
３はその構成を示す回路ブロック図である。なお、同図
において前記図６と同一部分には同一符号を付して詳し
い説明は省略する。

【００９４】ＶＣＯ１１の出力側には、分周比として
（Ｐ−１）／２，Ｐ，（Ｐ＋１）／２を有する３モジュ
ラス・プリスケーラ１２０が配設してある。また、プロ
グラマブル・カウンタ群には、カウント値としてＡまた
はＭ_V が設定されるプログラマブル・カウンタ１６′が
設けてある。

【００９５】次に、以上の回路の動作を説明する。上記
第(6) 式は次のように変形して表わすことができる。Ｎ＝Ｍ_O Ｐ＋｛（Ｐ＋１）／２｝Ａ＋｛（Ｐ−１）／２｝（Ｍ_V −Ａ）＋｛（Ｐ＋１）／２｝Ｍ_V …(6) ′ 位相同期を引込むに際し制御回路１０′は、先ず３モジ
ュラス・プリスケーラ１２０に対し分周比選択信号ＡＳ
を出力して分周比Ｐを設定し、かつアンドゲート１３を
開成させるとともにアンドゲート１４を閉成させる。ま
た、各プログラマブル・カウンタ１５，１６′，１７に
はそれぞれカウント値Ｍ_O ，Ａ，Ｍ_V をセットする。そ
うすると、ＶＣＯ１１の発振出力信号ｆ_VCO は、３モジ
ュラス・プリスケーラ１２０においてＰ分周されたの
ち、アンドゲート１３を介して第１のプログラマブル・
カウンタ１５に入力され、ここで入力パルス数のカウン
トが行なわれる。

【００９６】そして、そのカウント値がＭ_O に達する
と、制御回路１０′は次に３モジュラス・プリスケーラ
１２０に対し分周比選択信号ＢＳを出力して分周比を
（Ｐ＋１）／２に切替え、かつアンドゲート１３を閉成
するとともに代わってアンドゲート１４を開成させる。
なお、このときＰの値は先に述べたように奇数に設定さ
れているため、（Ｐ−１）／２あるいは（Ｐ＋１）／２
の値が小数点を含む数になることはない。そうすると、
ＶＣＯ１１の発振周波数はｆ_VCO は、３モジュラス・プ
リスケーラ１２において（Ｐ＋１）／２分周されたの
ち、今度はアンドゲート１４を通過して第２および第３
のプログラマブル・カウンタ１６′，１７に入力され、
ここでそれぞれカウントされる。

【００９７】そして、第２のプログラマブル・カウンタ
１６′のカウント値がＡに達すると、制御回路１０′は
続いて３モジュラス・プリスケーラ１２０に対し分周比
選択信号ＣＳを出力して分周比を（Ｐ−１）／２に切替
える。このため、ＶＣＯ１１の発振周波数はｆ_VCO は、
以後この３モジュラス・プリスケーラ１２０において
（Ｐ−１）／２分周されたのち、アンドゲート１４を介
して第３のプログラマブル・カウンタ１７に入力され、
このカウンタ１７で引続きカウントされる。

【００９８】そして、第３のプログラマブル・カウンタ
１７のカウント値がＭ_V に達すると、つまり上記第２の
プログラマブル・カウンタ１６′でカウント済みのＡか
らＭ_V までの（Ｍ_V −Ａ）がカウントされると、第３の
プログラマブル・カウンタ１７からパルスＥＳが出力さ
れて、この出力パルスＥＳは位相比較器２４に入力され
るとともに、制御回路１０′に通知される。

【００９９】上記出力パルスＥＳによる通知を受けると
制御回路１０′は、３モジュラス・プリスケーラ１２０
に対し分周比選択信号ＢＳを出力して分周比を再び（Ｐ
＋１）／２にセットするとともに、第２のプログラマブ
ル・カウンタ１６′に今度はカウント値Ｍ_V をセットす
る。このため、ＶＣＯ１１の発振周波数はｆ_VCO は、３
モジュラス・プリスケーラ１２において（Ｐ＋１）／２
分周されたのち、アンドゲート１４を通過して第２のプ
ログラマブル・カウンタ１６′に入力され、ここでカウ
ントされる。

【０１００】そして、第２のプログラマブル・カウンタ
１６′のカウント値がＭ_V に達すると、制御回路１０′
は３モジュラス・プリスケーラ１２０の分周比をはじ
め、アンドゲート１３，１４の状態、および各プログラ
マブル・カウンタ１５，１６′，１７のカウント値をそ
れぞれ初期状態に戻し、以後上記した一連の動作を繰り
返し行なわせる。

【０１０１】このように本実施例であれば、ＶＣＯ１１
の発振周波数ｆ_VCO を３モジュラス・プリスケーラ１２
０によりＰ分周することにより一定期間に限りＭ_O ｆ
_REF の一定周波数の分周出力信号を出力し、かつ基準発
振器２１の基準発振周波数を固定カウンタ２２でｎ₂ 分
周することによりＭ_O ｆ_REF と等価な位相比較周波数を
生成し、これらの分周出力信号と位相比較周波数との位
相誤差を第２の位相比較器２７で検出して、その位相誤
差に相当する直流電圧を第２のループフィルタ２９によ
り発生し、この電圧を第１のループフィルタ２５から出
力される通常の制御電圧に加算してＶＣＯ１１に印加す
るようにしている。

【０１０２】したがって本実施例であれば、前記第３の
実施例と同様に通常のＭ_O 倍の高速位相周波数により位
相同期の引込み動作を行なうことができ、これにより高
速度の位相引込みを行なうことが可能となる。したがっ
て、１個の周波数シンセサイザにより送信局部発振信号
と受信局部発振信号とを高速度に切替えて発生すること
ができ、これにより送信局部発振信号用および受信局部
発振用にそれぞれ周波数シンセサイザを設ける必要がな
くなる。このため、通信装置の回路構成の複雑大形化を
はじめ、消費電力の増加、コストアップを抑えることが
できる。

【０１０３】（第７の実施例）本実施例は、第６の実施
例で述べた分周比として（Ｐ−１）／２，Ｐ，（Ｐ＋
１）／２を有する３モジュラス・プリスケーラ１２０
と、カウント値としてＡまたはＭ_V が設定される第２の
プログラマブル・カウンタ１６′とを用いて、第２の実
施例の位相同期ループを構成したものである。

【０１０４】図１４は、その構成を示す回路ブロック図
である。なお、同図において前記図８および図１３と同
一部分には同一符号を付して詳しい説明は省略する。Ｖ
ＣＯ１１の出力側には、分周比として（Ｐ−１）／２，
Ｐ，（Ｐ＋１）／２を有する３モジュラス・プリスケー
ラ１２０が配設してあり、またプログラマブル・カウン
タ群には、カウント値としてＡまたはＭ_V が設定される
プログラマブル・カウンタ１６′が設けてある。

【０１０５】制御回路１００′は、位相同期を引込む際
に、３モジュラス・プリスケーラ１２０、アンドゲート
１３，１４および各プログラマブル・カウンタ１５，１
６′，１７に対しては上記第６の実施例で述べた制御回
路１０′と同様の制御を行ない、かつ時定数切替形ルー
プフィルタ３７およびゲート３２，３３に対しては、前
記第４の実施例で述べた制御回路１００と同様の制御を
実行する。

【０１０６】したがって本実施例であれば、分周比とし
て（Ｐ−１）／２，Ｐ，（Ｐ＋１）／２を有する３モジ
ュラス・プリスケーラ１２０を使用して高速度の位相引
込みを行なうことができ、しかも位相比較器およびルー
プフィルタをそれぞれ１個に減らして、これにより回路
構成の簡単小形化を図ることができる。

【０１０７】（第８の実施例）本実施例は、第６の実施
例で述べた、分周比として（Ｐ−１）／２，Ｐ，（Ｐ＋
１）／２を有する３モジュラス・プリスケーラ１２０
と、カウント値としてＡまたはＭ_V が設定される第２の
プログラマブル・カウンタ１６′とを用いて、第５の実
施例の位相同期ループを構成したものである。図１５は
その構成を示す回路ブロック図である。なお、同図にお
いて前記図１１および図１３と同一部分には同一符号を
付し、ここではその説明を省略する。

【０１０８】この実施例においても、分周比として（Ｐ
−１）／２，Ｐ，（Ｐ＋１）／２を有する３モジュラス
・プリスケーラ１２０を使用して高速度の位相引込みを
行なうことができ、しかも前記第３の実施例と同様に帯
域通過フィルタ４１および波形整形用ゲート４２を使用
することにより、分周出力信号ＧＳをアナログ的に積分
したのち波形整形することができ、これにより図６に示
したサンプルホールド回路２８と同様の作用を呈するこ
とができる。

【０１０９】なお、本発明は上記各実施例に限定される
ものではなく、プログラマブル・カウンタや制御電圧生
成手段の構成、位相比較周波数の生成手段の構成、制御
回路による制御手順などについても、本発明の要旨を逸
脱しない範囲で種々に変形して実施できる。

【０１１０】

【発明の効果】以上詳述したように第１の発明では、位
相同期回路に加えて、第２の制御電圧生成手段としての
直流電圧生成手段と、電圧加算手段とを備え、直流電圧
生成手段により、位相同期回路による位相引込み期間中
に、切替え前の無線チャネルと切替え後の無線チャネル
との差に相当する直流電圧を生成し、この生成された直
流電圧を上記位相同期回路の制御電圧生成手段で生成さ
れた制御電圧に加算して電圧制御発振手段に供給させる
ように構成している。

【０１１１】また第２の発明では、基準発振周波数を分
周することにより、無線チャネル間隔に対応する第１の
位相比較周波数の整数倍の第２の位相比較周波数を生成
し、かつ電圧制御発振器から発振出力された局部発振周
波数を分周することにより、所望の無線チャネル周波数
に対応した第１の分周周波数を生成するとともに、上記
第２の位相比較周波数に対応した第２の分周周波数を生
成し、この第２の分周周波数と上記第２の位相比較周波
数との位相差信号を、上記第１の分周周波数と第１の位
相比較周波数との位相差信号に加算して制御電圧を生成
し、この制御電圧により電圧制御発振器の発振周波数を
制御するように構成している。

【０１１２】したがって、これらの発明によれば、無線
チャネル間隔に依存せずに位相比較周波数を高めること
ができ、これにより位相同期引込み速度の高速化を図
り、装置の簡単小形化、低消費電力化および低価格化を
可能とする周波数シンセサイザを提供することができ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係わる周波数シンセサ
イザの構成を示す回路ブロック図。

【図２】図１に示した周波数シンセサイザの動作説明に
使用する信号波形図。

【図３】図１に示した周波数シンセサイザ中の時定数切
替形ループフィルタの構成の一例を示す図。

【図４】本発明の第２の実施例に係わる周波数シンセサ
イザの構成を示す回路ブロック図。

【図５】図１に示した周波数シンセサイザの動作説明に
使用する信号波形図。

【図６】本発明の第３の実施例に係わる周波数シンセサ
イザの構成を示す回路ブロック図。

【図７】図６に示した周波数シンセサイザの動作説明に
使用する信号波形図。

【図８】本発明の第４の実施例に係わる周波数シンセサ
イザの構成を示す回路ブロック図。

【図９】図８に示した周波数シンセサイザの動作説明に
使用する信号波形図。

【図１０】図８に示した周波数シンセサイザ中の時定数
切替形ループフィルタの構成の一例を示す図。

【図１１】本発明の第５の実施例に係わる周波数シンセ
サイザの構成を示す回路ブロック図。

【図１２】図１１に示した周波数シンセサイザの動作説
明に使用する信号波形図。

【図１３】本発明の第６の実施例に係わる周波数シンセ
サイザの構成を示す回路ブロック図。

【図１４】本発明の第７の実施例に係わる周波数シンセ
サイザの構成を示す回路ブロック図。

【図１５】本発明の第８の実施例に係わる周波数シンセ
サイザの構成を示す回路ブロック図。

【符号の説明】

１０，１０′，５０，１００，１００′…制御回路（Ｃ
ＯＮＴ）１１，５１…電圧制御発振器（ＶＣＯ）１２，１２０…３モジュラス・プリスケーラ１３，１４，３２，３３，７３…アンドゲート１５，１６，１６′，１７，５３…プログラマブル・カ
ウンタ２１，６１…基準発振器２２，２３，６２，６３…固定カウンタ２４，２７，３６，６４…位相比較器２５，２９，４３…ループフィルタ２６，７０…加算器２８…サンプルホールド回路３１…遅延回路３４，３５，７１…オアゲート３７，６８，６９，７５…時定数切替形ループフィルタ４１…帯域通過フィルタ４２…波形整形用ゲート５２…２モジュラス・プリスケーラ５４…ＲＯＭ５５…レジスタ５６…プリセッタブル・アップダウン・カウンタ５７…一致検出回路６５，６６，７４…チャージポンプ６７…ロック判定回路７２…インバータ

Claims

【特許請求の範囲】

【請求項１】複数の無線チャネル周波数に対応した局
部発振周波数を択一的に発生する周波数シンセサイザに
おいて、前記局部発振周波数を発振出力する電圧制御発振手段
と、この電圧制御発振手段から出力された局部発振周波
数を分周して所望の無線チャネル周波数に対応した分周
周波数を出力するためのプログラマブル分周手段と、基
準発振周波数を発生する基準発振手段と、前記分周周波
数と基準発振周波数とを位相比較してその位相差を表わ
す信号を出力する位相比較手段と、この位相比較手段か
ら出力された信号に対応する制御電圧を生成して前記電
圧制御発振手段に供給する制御電圧生成手段とを備えた
位相同期回路と、この位相同期回路による位相引込み期間中に、切替え前
の無線チャネルと切替え後の無線チャネルとの差に相当
する直流電圧を生成するための直流電圧生成手段と、この直流電圧生成手段により生成された直流電圧を、前
記位相同期回路の制御電圧生成手段により生成された制
御電圧に加算して前記電圧制御発振手段に供給させるた
めの電圧加算手段とを具備したことを特徴とする周波数
シンセサイザ。
【請求項２】制御電圧生成手段は、帯域可変形のルー
プフィルタと、位相同期回路が位相引込み期間中である
か否かを判定して、位相引込み期間中には前記ループフ
ィルタの帯域を所定の第１の帯域に設定し、位相引込み
完了後には前記ループフィルタの帯域を前記第１の帯域
よりも狭帯域の第２の帯域に設定する帯域制御手段を備
えたことを特徴とする請求項１に記載の周波数シンセサ
イザ。
【請求項３】複数の無線チャネル周波数に対応した局
部発振周波数を択一的に発生する周波数シンセサイザに
おいて、前記局部発振周波数を出力する電圧制御発振器と、基準発振器から発生された基準発振周波数に基づいて前
記複数の無線チャネル周波数の周波数間隔に対応した第
１の位相比較周波数を生成するための第１の位相比較周
波数発生手段と、前記電圧制御発振器から出力された局部発振周波数を分
周して、所望の無線チャネル周波数に対応した第１の分
周周波数を出力するための第１のプログラマブル分周手
段と、前記第１の位相比較周波数と第１の分周周波数とを位相
比較し、その位相差を表わす信号を出力するための第１
の位相比較手段と、前記基準発振器から発生された基準発振周波数に基づい
て、前記第１の位相比較周波数の整数倍の周波数を有す
る第２の位相比較周波数を発生するための第２の位相比
較周波数発生手段と、前記電圧制御発振器から出力された局部発振周波数を予
め定められた分周比で分周して、前記第２の位相比較周
波数に対応した第２の分周周波数を発生するための第２
のプログラマブル分周手段と、前記第２の位相比較周波数と第２の分周周波数とを位相
比較し、その位相差を表わす信号を出力するための第２
の位相比較手段と、前記第１および第２の各位相比較手段から出力された第
１および第２の各信号を相互に加算して制御電圧を生成
し、この制御電圧を前記電圧制御発振器に供給するため
の制御電圧生成手段とを具備したことを特徴とする周波
数シンセサイザ。
【請求項４】第１および第２のプログラマブル分周手
段は、予め定められた３種類の分周比を時分割で選択的
に使用して局部発振周波数を分周し出力する３モジュラ
ス・プリスケーラと、この３モジュラス・プリスケーラ
から出力された分周信号を所望の無線チャネル周波数に
応じた分周比に従って分周して出力するプログラマブル
カウンタとを備え、第１の分周周波数を上記プログラマ
ブルカウンタから出力し、かつ第２の分周周波数を上記
３モジュラス・プリスケーラから出力することを特徴と
する請求項３に記載の周波数シンセサイザ。
【請求項５】第２の位相比較手段は、３モジュラス・
プリスケーラにおける分周比の切替タイミングに応じ
て、第２の位相比較周波数と第２の分周周波数との位相
差を表わす信号をサンプルホールドする信号保持手段を
備えたことを特徴とする請求項４に記載の周波数シンセ
サイザ。
【請求項６】位相同期が確立したか否かを判定するた
めの同期状態判定手段を備え、この同期状態判定手段の
判定結果に応じて、位相同期の引込期間中には第１の位
相比較手段から出力された第１の位相差信号と第２の位
相比較手段から出力された第２の位相差信号とを相互に
加算してこの加算された位相差信号を制御電圧として電
圧制御発振器に供給し、位相同期確立後には第１の位相
比較手段から出力された第１の位相差信号を制御電圧と
して電圧制御発振器に供給することを特徴とする請求項
３に記載の周波数シンセサイザ。
【請求項７】制御電圧生成手段は、位相同期の引込期
間中には所定の第１の時定数をループフィルタに設定
し、位相同期確立後にはこの第１の時定数よりも大きい
第２の時定数をループフィルタに設定する時定数切替手
段を備えていることを特徴とする請求項３に記載の周波
数シンセサイザ。