CN1630197A - 可自动校正锁相回路频率范围的方法及相关的锁相回路 - Google Patents

可自动校正锁相回路频率范围的方法及相关的锁相回路 Download PDF

Info

Publication number
CN1630197A
CN1630197A CN200410102158.6A CN200410102158A CN1630197A CN 1630197 A CN1630197 A CN 1630197A CN 200410102158 A CN200410102158 A CN 200410102158A CN 1630197 A CN1630197 A CN 1630197A
Authority
CN
China
Prior art keywords
voltage
vco
controlled oscillator
frequency range
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200410102158.6A
Other languages
English (en)
Inventor
庄朝喜
王中正
卢文仕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LUODA SCIENCE AND TECHNOLOGY Co Ltd
Airoha Technology Corp
Original Assignee
LUODA SCIENCE AND TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LUODA SCIENCE AND TECHNOLOGY Co Ltd filed Critical LUODA SCIENCE AND TECHNOLOGY Co Ltd
Publication of CN1630197A publication Critical patent/CN1630197A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/199—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division with reset of the frequency divider or the counter, e.g. for assuring initial synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Abstract

一锁相回路包含一充电的回路滤波器，用以产生一回路滤波器电压，以及一具有多个频率范围的压控震荡器，该压控震荡器接收该回路滤波器电压，并根据该回路滤波器电压以及一选定的压控震荡器频率范围，用以产生一频率输出讯号。在锁相回路校正期间，该回路滤波器的输入端连接于一固定的电压，该锁相回路回授讯号与该参考讯号同步，利用线性搜寻、二元搜寻或内存搜寻来找出一第一与一第二压控震荡器频率范围，以及对于两个压控震荡器的频率范围，测量一第一与一第二时间期间，该第一与第二时间期间为参考讯号的第二升缘与锁相回路的回授讯号的第二升缘的期间，而最理想的压控震荡器频率范围为最短的时间期间。

Description

可自动校正锁相回路频率范围的方法 及相关的锁相回路
技术领域
本发明涉及一种锁相回路，特别是涉及一种在具有多个频率范围的锁相回路中，可自动检测最理想的压控震荡器频率范围的方法。
背景技术
锁相回路电路用以产生一周期性输出讯号，该周期性输出讯号与一周期性输入讯号有固定的相位关系，因此，锁相回路被广泛地应用于测量、微处理以及通讯方面。
图1为一典型充电锁相回路100(charge-pump PLL)的示意图，典型充电锁相回路100包含一参考分频器102(reference divider)，一相位/频率检测器104(phase/frequency detector，PFD)，一充电电路106(charge pump)，一回路滤波器108(loop filter)，一压控震荡器110(voltage controlledoscillator)，以及一回授分频器112(feedback divider)。相位/频率检测器104用来比较一参考讯号FREF的相位与一回授讯号FFB的相位，该参考讯号FREF是将输入讯号FIN经一参考分频器102分频后所得的，并产生一错误讯号(error signal)，当参考讯号FREF的相位领先回授讯号FFB的相位时，错误讯号为一升讯号(Up signal)；当参考讯号FREF的相位落后回授讯号FFB的相位时，错误讯号为一降讯号(Down signal)，错误讯号的脉冲宽度(pulse width)表示参考讯号FREF与回授讯号FFB的相位差。
充电电路106产生与错误讯号相同大小比例的电量，根据错误讯号为一升讯号或降讯号，加电量至回路滤波器108的电容器或自回路滤波器108的电容器减少电量。回路滤波器108为一简单的电路设计，其包含一积分器，该积分器是由一第一电容器114并联于一串联的第二电容器116与一电阻118所构成，以及一低通滤波器，该低通滤波器是由一第二电阻120以及一电容器122所构成，如此，回路滤波器108运作如积分器，用以存储来自充电电路106的电量，亦可以其它较复杂的回路滤波器所取代的。回路滤波器电压VTUNE输入至压控震荡器110，压控震荡器110用来产生一周期性输出讯号FOSC，周期性输出讯号FOSC的频率为压控震荡器110的输入电压VTUNE的函数，此外，在封闭回路的锁相回路电路中，压控震荡器110的周期性输出讯号FOSC亦被用来产生一回授讯号FFB。
假如输出讯号FOSC的频率为输入讯号FIN的频率的分数或倍数，分别将参考分频器102与回授分频器112设置于输入路径与回授路径中。假如输出讯号FOSC的频率与输入讯号FIN的频率无须为分数或倍数关系，则参考分频器102与回授分频器112以倍数为1分别将输入讯号FIN与回授讯号FOSC输出的。
由于锁相回路100中回授路径的作用，输出讯号FOSC与输入讯号FIN保持一稳定的相位关系，除非有相位偏移额外地加入，不然输出入讯号的相位仅有极小的偏移。
压控震荡器的应用甚广(例如讯号频率从40KHz至400MHz)，如图1的压控震荡器110，压控震荡器通常可提供许多不同的频率范围(如电压输入相对于频率输出)，而每一频率范围仅为压控震荡器作业范围的一部份。图2为图1的压控震荡器110是可提供八个频率范围的假想设定，利用一特殊数字控制输入讯号VCOCTRL来选择之一频率范围，此选择一适当压控震荡器的频率范围的程序称为校准(calibration)。
对于低噪声锁相回路的应用，其中图1的压控震荡器110的增益须相当的小，换句话说，所选择的压控震荡器频率范围的斜率要相当的小，如图2所示。锁相回路的应用中，压控震荡器需要一特殊的频率或一特殊的频率范围。举例来说，假设锁相回路须产生100MHz的输出讯号，则选择一适当的频率范围(如图2中的VCOCTRL＝3)来校正压控震荡器，该适当的频率范围的中心频率与锁相回路的输出频率相近。
在理想的状况下，相同设计的压控震荡器的相对应频率范围(具有相同数字控制输入讯号值VCOCTRL)应具有相同的中心频率与斜率，假如此为真，则每一锁相回路应选择相同的压控震荡器频率范围。然而，在现实的世界中，由于装置制造时的差异，增加各压控震荡器频率范围的特性差异，举例来说，图2中的频率范围曲线可能向上或向右平移，甚至斜率不同，这些频率范围曲线不全为线性的，因此，在某些应用上压控震荡器在不同的锁相回路中，需要不同的数字控制输入讯号值VCOCTRL来做校正，用以选择适当的压控震荡器频率范围，以符合所需的输出频率。
一般来说，每一压控震荡器在出厂前须做一些测试，用以描绘其频率范围特性，以及预先测定哪一数字控制输入讯号值适合哪一输出频率，当有一特殊应用选择一特定压控震荡器时，如图1的压控震荡器110，适合的校正设定(如特定的数字控制输入讯号值VCTCTRL相对应于所需的输出讯号频率)藉由烧断保险丝连结将永久地烧至装置内。工厂测试与压控震荡器的硬联机(hard-wiring)增加制造锁相回路的成本，同时每一锁相回路的工作频率范围也受限于永久选择的频率范围。
发明内容
因此本发明的主要目的在于提供一种具有自动校正一锁相回路的频率范围的方法，以解决上述已知问题。
根据本发明的一种校正一锁相回路的频率范围的方法包含提供一充电的回路滤波器，用以产生一回路滤波器电压；提供一压控震荡器，该压控震荡器具有多个频率范围，该压控震荡器接收该回路滤波器电压，并根据该回路滤波器电压以及一选定的工作频率范围产生一频率输出讯号；连接该回路滤波器的输入端至一固定的电压；以及藉由比较锁相回路回授讯号的频率与参考讯号的频率，选择一最理想的压控震荡器工作频率范围，该锁相回路回授讯号的频率是根据压控震荡器输出讯号所产生。
根据本发明的一种选择最理想的锁相回路的压控震荡器频率范围的方法，其中锁相回路的压控震荡器具有多个频率范围。该方法包含寻找一第一频率范围与一邻近(adjacent)的第二频率范围，对于该第一频率范围，以使一锁相回路回授讯号的频率大于该参考讯号的频率，以及对于该第二频率范围，以使该锁相回路回授讯号的频率小于该参考讯号的频率，其中该锁相回路回授讯号相对应于一压控震荡器输出讯号；使该锁相回路回授讯号与该参考讯号同步；对于第一工作频率范围，测量一第一时间期间(time duration)，该第一时间期间为该参考讯号的第二升缘至锁相回路回授讯号之间；以及对于第二工作频率范围，测量一第二时间期间(time duration)，该第二时间期间为该参考讯号的第二升缘至锁相回路回授讯号之间。当第一时间期间短于第二时间期间时，最理想的压控震荡器工作频率范围为第一工作频率范围，反之，当第二时间期间短于第一时间期间时，最理想的压控震荡器工作频率范围为第二工作频率范围。
根据本发明的一种锁相回路，其包含一充电的回路滤波器，用以产生一回路滤波器电压；一具有多个频率范围的压控震荡器，该压控震荡器接收该回路滤波器电压，并根据该回路滤波器电压以及一选定的工作频率范围产生一频率输出讯号；以及一校正逻辑电路，用以选择一最理想的压控震荡器频率范围，其中在锁相回路校正期间，回路滤波器的输入端连接于一固定的电压，校正逻辑电路藉由比较锁相回路回授讯号的频率与参考讯号的频率范围，搜寻一最理想的压控震荡器频率范围，锁相回路回授讯号的频率根据压控震荡器输出讯号所产生。
附图说明
图1为一典型充电锁相回路的示意图。
图2为图1的压控震荡器可提供八个频率范围的假想设定图。
图3为本发明第一实施例的具有自动校正的锁相回路。
图4为图3的压控震荡器可提供四个频率范围的假想设定图。
图5为图3中锁项回路的校正讯号的时序图。
图6为图3中本发明第一实施例利用线性搜寻来自动校正锁相回路的流程图。
图7为本发明第二实施例的具有自动校正的锁相回路。
图8为图7的压控震荡器可提供八个频率范围的假想设定图。
图9为图7中锁项回路的自动校正讯号的时序图。
图10为图7中本发明第二实施例的锁相回路自动校正时选择最理想的频率范围的流程图。
图11为本发明第三实施例的具有自动校正的锁相回路。
图12为图11中发明第三实施例的锁相回路自动校正时选择最理想的频率范围的流程图。
附图符号说明
308                        切换器
102、302                   参考分频器
104、304                   相位/频率检测器
106、306                 充电电路
108、310                 回路滤波器
311、702                 预先充电单元
110、312                 压控震荡器
112、314                 回授分频器
316、706                 频率检测器
318、708、1004           压控震荡器控制器
320、704、1106           回路控制器
100、300、700、1100      锁相回路
1102                     存储单元
具体实施方式
图3为本发明第一实施例的具有自动校正的锁相回路300，锁相回路300包含一参考分频器302，一相位/频率检测器(PFD)304，一充电电路306，一切换器308，一回路滤波器310，一预先充电单元(pre-charge unit)311，一压控震荡器312，一回授分频器(feedback divider)314，一频率检测器316，一压控震荡器控制器318，以及一回路控制器(loop controller)320。锁相回路在正常的工作下，切换器308将充电电路306的输出端连接至回路滤波器310，而参考分频器302、相位/频率检测器304、充电电路306、回路滤波器310、压控震荡器312以及回授分频器314的操作与图1中的各项组件相同，然而，不同于图1的传统锁相回路，当锁相回路300被开启时，利用线性搜寻来自动校正压控震荡器频率范围，此可避免制造时频率范围的硬接线需求，以及使锁相回路300可被广泛地应用。
本发明第一实施例的自动线性搜寻校正的程序叙述如后，当锁相回路300被驱动时，回路控制器320即对压控震荡器控制器318输出一再启动讯号(restart signal)并切换切换器308来连接预先充电单元311与回路滤波器310。在本发明第一实施例中，预先充电单元311先对回路滤波器310充电至一最大电压值VMAX，在继续进行校正之前，回路控制器320须等待一预先充电时间，以确保回路滤波器310充电完毕。对于每一压控震荡器频率范围，回路控制器320须对参考分频器302、频率检测器316以及回授分频器314输出一同步脉冲(Sync pulse)，利用同步脉冲以使回授讯号FFB与参考讯号FREF同步，换句话说，回授讯号FFB与参考讯号FREF的第一升缘是对齐的。由于同步的概念为本领域的技术人员所熟知，在此不再赘述。回路控制器320依据校正时间周期(calibration time period)连续地输出同步脉冲，校正时间周期长度足以使压控震荡器控制器318检测每一压控震荡器的适当频率范围。当压控震荡器控制器318接收一再启动讯号，压控震荡器控制器318控制压控震荡器312使用最低频率范围VCOCTRL＝0，在同步震荡后，频率检测器316将比较参考讯号频率FREF与回授讯号频率FFB，假如回授讯号频率FFB大于参考讯号频率FREF，频率检测器316输出下移讯号(shiftdown)，意即压控震荡器输出频率太快；反之，假如回授讯号频率FFB小于参考讯号频率FREF，频率检测器316输出上移讯号(shift up)，意即压控震荡器输出频率太慢。
在自动校正程序的第一实施例中，假如压控震荡器控制器318自频率检测器316接收下移讯号，意即参考讯号FREF大概为压控震荡器的最低频率范围，在此状况下，压控震荡器控制器318继续使用目前的压控震荡器频率范围且校正程序结束。虽然回路控制器320继续对其他的压控震荡器频率范围输出同步脉冲，由于校正已结束，压控震荡器控制器318便无需再调整压控震荡器频率范围；反之，假如压控震荡器控制器318接收上移讯号，意即回授讯号FFB太慢，压控震荡器控制器318切换压控震荡器312至下一个较高的频率范围VCOCTRL＝1，压控震荡器控制器318因下一个压控震荡器频率范围输出一新的同步脉冲，频率检测器316再次比较参考讯号频率FREF与回授讯号频率FFB。假如压控震荡器控制器318自频率检测器316接收下移讯号，意即参考讯号FREF大概为压控震荡器的目前频率范围，在此状况下，压控震荡器控制器318继续使用目前的压控震荡器频率范围且校正程序结束；反之，假如压控震荡器控制器318接收上移讯号，意即回授讯号FFB仍太慢，压控震荡器控制器318切换压控震荡器312至下一个较高的频率范围。此程序将重复进行，直到搜寻至一压控震荡器频率范围使回授讯号频率FFB大于参考讯号频率FREF。
图4为图3的压控震荡器312可提供四个频率范围的假想设定。如图4所示，控震荡器312可提供四个频率范围，分别由VCOCTRL0、1、2、3所选择，举例来说，假设输入频率FIN相对应于一目标震荡器频率FTARGET，当锁相回路300被驱动，如图3所述，回路控制器320输出再启动讯号并切换切换器308以对回路滤波器310预先充电至一最大电压值VMAX。由于压控震荡器控制器318接收再启动讯号，压控震荡器控制器318控制压控震荡器312使用第一压控震荡器频率范围VCOCTRL＝0，在预先充电后，当回路滤波器310再充电至最大电压值(VTUNE＝VMAX)，回路控制器320输出一同步脉冲以使回授讯号FFB与参考讯号FREF同步。对于第一压控震荡器频率范围，最大电压值VMAX相对于一压控震荡器频率范围FMAX0，频率检测器316比较回授讯号FFB(由FMAX0分频得到)与参考讯号FREF(由FIN分频得到)，由于FTARGET高于FMAX0，频率检测器316输出上移讯号，意即压控震荡器的输出频率太慢。由于压控震荡器控制器318接收上移讯号，压控震荡器控制器318控制压控震荡器312使用第二压控震荡器频率范围(VCOCTRL＝1，其相对应于压控震荡器频率范围FMAX1，回路控制器320输出下一个讯号，而频率检测器316再次比较回授讯号FFB与参考讯号FREF，由于FTARGET高于FMAX1，频率检测器316输出上移讯号，压控震荡器控制器318控制压控震荡器312使用第三压控震荡器频率范围(VCOCTRL＝2)，其相对应于压控震荡器频率范围FMAX2。回路控制器320输出下一个讯号，而频率检测器316再次比较回授讯号FFB与参考讯号FREF，由于FMAX2高于FTARGET，因此FFB高于FREF且频率检测器316输出下移讯号，意即压控震荡器312目前输出频率太快。接收下移讯号表示压控震荡器312的输出频率从慢至快，意即FTARGET在目前压控震荡器频率范围之内，因此，锁相回路300可锁定目前所选择的频率范围并结束校正。虽然回路控制器320继续对其他的压控震荡器频率范围输出同步脉冲，由于校正已结束，压控震荡器控制器318便无需再调整压控震荡器频率范围。当所有的压控震荡器频率范围校正结束，回路控制器320便切换切换器308重新连接充电电路306与回路滤波器310并开始一般锁相回路的运作。
图5为图3中锁相回路300的校正讯号的时序图。开始自动校正时，回路控制器320输出再启动讯号并切换切换器308以使预先充电单元311对回路滤波器310充电至最大电压值VMAX，在预先充电期间，回路滤波器310的输出电压VTUNE被充电至最大电压值VMAX，对于每一压控震荡器频率范围，回路控制器320输出一同步讯号，以使参考讯号FREF与回授讯号FFB的第一升缘同步。假如参考讯号FREF的第二升缘领先回授讯号FFB的第二升缘，频率检测器316输出上移讯号；假如参考讯号FREF的第二升缘落后回授讯号FFB的第二升缘，频率检测器316输出下移讯号。当压控震荡器控制器318接收下移讯号时，如接收图5的VCOCTRL＝2，自动校正便结束并使用目前的压控震荡器频率范围，在最后的自动校正期间之后，回路控制器320将切换切换器308至闭合回路状态，而驱动一般锁项回路的运作。
注意的是，虽然本发明的第一实施例是自最低压控震荡器频率范围至最高压控震荡器频率范围作线性搜寻，然而自最高至最低压控震荡器频率范围作线性搜寻亦可。在自最高至最低压控震荡器频率范围作线性搜寻时，预先充电单元311应先对回路滤波器310充电至最小电压值VMIN，当压控震荡器318自频率检测器316接收上移讯号，意即参考讯号FREF大概在目前压控震荡器频率范围之内，因此，压控震荡器控制器318可继续使用目前的压控震荡器频率范围并结束校正。
图6为图3中利用线性搜寻来自动校正锁相回路的流程图，图6为自最低频率范围至最高频率范围开始搜寻压控震荡器频率范围的流程图，该流程图步骤如下：
步骤600：在驱动锁相回路后，输出再启动讯号至起始压控震荡器频率范围的自动校正，跳至步骤602。
步骤602：预先对回路滤波器充电至最大电压值，跳至步骤604。
步骤604：设定压控震荡器频率范围为最小频率范围，跳至步骤606。
步骤606：使回授讯号FFB与参考讯号FREF同步，跳至步骤608。
步骤608：回授讯号的第二升缘是否领先参考讯号的第二升缘？如果为是，目标压控震荡器频率范围在目前频率范围之内，跳至步骤612；如果为否，跳至步骤610。
步骤610：设定压控震荡器至下一个较高的压控震荡器频率范围，跳至步骤606。
步骤612：使用目前压控震荡器频率范围并结束校正。
如上所述，本发明的第一实施例是利用线性搜寻来自动校正压控震荡器频率范围，然而，在某些情况下频率范围由压控震荡器控制器318所选择，亦是正确且可行的，其为更理想的方式。举例来说，压控震荡器频率范围相互重迭是很正常的，有两个压控震荡器频率范围是包含目标压控震荡器频率范围。随着锁相回路300的实施复杂性增加，最理想的压控震荡器频率范围可在自动校正时被选择出来。
图7为本发明第二实施例的具有自动校正的锁相回路700，锁相回路700包含多个方块与图3的锁相回路300的方块相似，与图3所述相同功能的方块，其标号与图3相同，而与图3所述功能有些微差异的方块，其标号为新的标号。锁相回路700包含一参考分频器302，一相位/频率检测器(PFD)304，一充电电路306，一切换器308，一回路滤波器310，一压控震荡器312，一回授分频器314，一预先充电单元702，一回路控制器704，一频率检测器706，以及一压控震荡器控制器708。如图3的第一实施例，在一般锁相回路运作下，切换器308连接预先充电单元702的输出端至回路滤波器310，以使一般锁相回路运作。当锁相回路700被开启并进入自动校正，锁相回路700利用二元搜寻来自动校正压控震荡器频率范围，此可避免制造时频率范围的硬接线需求，以及使锁相回路700可被广泛地应用。
在本发明第二实施例中，当开始自动校正程序时，预先充电单元702对回路滤波器310充电至中间电压值，压控震荡器控制器708设定压控震荡器至中间频率范围并将一重复计数器(iteration counter)j起始化至1。频率检测器706比较参考讯号频率FREF与回授讯号频率FFB，假如参考讯号FREF的第二升缘领先回授讯号FFB的第二升缘，在两个升缘的时间期间，频率检测器316输出上移讯号。当压控震荡器控制器318接收上移讯号，意即回授讯号太慢，压控震荡器控制器318以(频率范围数/2j+1)增加压控震荡器频率范围，其中j代表重复计数值。反之，假如参考讯号FREF的第二升缘落后先回授讯号FFB的第二升缘，在两个升缘的时间期间，频率检测器316输出下移讯号。当压控震荡器控制器318接收下上移讯号，意即回授讯号太快，压控震荡器控制器318以(频率范围数/2j+1)降低压控震荡器频率范围，其中j代表重复计数值。当找到两个相邻的频率范围，其中一个频率范围太快，一个太慢，由于两个频率范围之间的重迭，此两个频率范围皆包含目标频率，仅可利用其中之一频率范围。藉由二元搜寻的规则，回路控制器704可减低同步讯号的次数，且锁相回路可更快速地自动校正。此外，藉由选择具有最短期间上移或下移讯号的频率范围，目标频率将与中心频率范围更为接近，此为锁相回路应用中最理想频率范围。
图8为图7的压控震荡器312可提供八个频率范围的假想设定。在自动校正期间，压控震荡器控制器708利用前述的二元搜寻来寻找一第一频率范围(VCOCTRL＝7)与一第二频率范围(VCOCTRL＝6)，其中压控震荡器312对于第一频率范围太快而对于第二频率范围太慢。注意的是，第一频率范围与第二频率范围相邻，换句话说，在第一频率范围与第二频率范围之间无其它频率范围。压控震荡器控制器708比较第一频率范围的下移讯号期间与第二频率范围的上移讯号期间，上移或下移讯号的期间代表目标频率自中心频率的距离，目标频率最接近中心频率的频率范围则被选择为最理想的频率范围。
图9为图7中锁相回路700的自动校正讯号的时序图。开始自动校正时，回路控制器704输出再启动讯号并切换切换器308以使预先充电单元702对回路滤波器310充电至中间电压值VMIDDLE，压控震荡器控制器708设定压控震荡器频率范围为中间频率范围(VCOCTRL＝4)，在预先充电期间，回路滤波器310的输出电压VTUNE被充电至中间电压值VMIDDLE，回路控制器704输出同步讯号以使参考讯号FREF与回授讯号FFB的第一升缘同步，并开始第一自动校正周期。由于参考讯号FREF的第二升缘领先回授讯号FFB的第二升缘，在此两升缘之间，频率检测器706输出上移讯号。压控震荡器控制器708设定压控震荡器频率范围为第七频率范围(VCOCTRL＝6)，回路控制器704输出另一个同步讯号以开始第二自动校正周期。虽然回授讯号的频率增加，参考讯号FREF的第二升缘仍领先回授讯号FFB的第二升缘，频率检测器706在此两升缘之间输出上移讯号，压控震荡器控制器708设定压控震荡器频率范围至第八频率范围(VCOCTRL＝7)，回路控制器704输出最后的同步讯号以结束自动校正周期。此时回授讯号FFB的频率大于参考讯号的频率FREF，频率检测器706在此两升缘之间输出下移讯号，压控震荡器控制器708比较第七频率范围(VCOCTRL＝6)的上移讯号期间与第八频率范围(VCOCTRL＝7)的下移讯号期间。第七频率范围(VCOCTRL＝6)的上移讯号期间较短，意即目标压控震荡器频率范围接近第七频率范围(VCOCTRL＝6)的中间值，可从图8中看出第七频率范围(VCOCTRL＝6)的点B较第八频率范围(VCOCTRL＝7)的点A更接近VMIDDLE。因此，压控震荡器控制器708使压控震荡器312利用第七频率范围(VCOCTRL＝6)，而回路控制器704切换切换器308至闭合回路状态并结束自动校正。
图10为图7中锁相回路700自动校正时选择最理想的频率范围的流程图，该流程图步骤如下：
步骤1000：在驱动锁相回路后，输出再启动讯号至起始压控震荡器频率范围的自动校正，跳至步骤1002。
步骤1002：预先对回路滤波器充电至中间电压值，跳至步骤1004。
步骤1004：设定压控震荡器频率范围为中间频率范围并将重复计数器j设定为1，跳至步骤1006。
步骤1006：使回授讯号FFB与参考讯号FREF同步，跳至步骤1008。
步骤1008：测量并存储回授讯号FFB与参考讯号FREF的第二升缘的期间，跳至步骤1010。
步骤1010：目前频率范围是否与先前重复频率范围相邻？如果为是，跳至步骤1018以自两频率范围中选择其一为最理想的压控震荡器频率范围；如果为否，跳至步骤1012。如果此为第一重复频率范围(j＝1)且无先前重复频率范围，直接跳至步骤1012。
步骤1012：回授讯号FFB的第二升缘是否领先参考讯号FREF的第二升缘？如果为是，跳至步骤1014；如果为否，跳至步骤1016。
步骤1014：以(频率范围总数/2j+1)降低压控震荡器频率范围，其中j为重复计数器。该被降低的压控震荡器频率范围须为一整数，跳至步骤1006。
步骤1016：以(频率范围总数/2j+1)增加压控震荡器频率范围，其中j为重复计数器。该被增加的压控震荡器频率范围须为一整数，跳至步骤1006。
步骤1008：选择最理想的频率范围。如果步骤1008存储的目前重复期间短于步骤1008存储的先前重复期间，最理想的频率范围则为目前的频率范围；反之，最理想的频率范围则为先前重复的频率范围。设定压控震荡器使用该最理想的频率范围并结束自动校正。
图11为本发明第三实施例的具有自动校正的锁相回路1100，第三实施例相似于图7的第二实施例，其增加一存储单元1102连接于一压控震荡器控制器1004，压控震荡器控制器1004为具些微调整后的功能，此外，一回路控制器1106仅被用来提供两个校正同步讯号。藉由接收再启动讯号，压控震荡器控制器1104核对回授分频器314的除数以及自存储单元1102中搜寻压控震荡器频率范围，存储单元1102包含多个不同的回授分频器314的除数，而对于每一除数，存储单元1102具有其相对应的预设压控震荡器频率范围。压控震荡器控制器1104搜寻存储单元1102并设定自存储单元1102中搜寻的预设压控震荡器频率范围为压控震荡器频率范围，然后回路控制器1106输出第一同步讯号以使参考讯号FREF与回授讯号FFB的第一升缘同步。假如参考讯号FREF的第二升缘领先回授讯号FFB的第二升缘，频率检测器706在此两升缘期间输出上移讯号，压控震荡器控制器1104测量并存储上移或下移讯号的第一期间，并根据所接收的上移或下移讯号分别增加或降低压控震荡器频率范围至邻近的频率范围。然后回路控制器1106输出第二同步讯号以使新的频率范围的参考讯号FREF与回授讯号FFB的第一升缘同步，压控震荡器控制器1104测量上移或下移讯号的第二期间，假如第二期间短于第一期间，最理想的频率范围为目前的频率范围，反之，最理想的频率范围则为测试后所选择的预设频率范围，压控震荡器控制器1104设定压控震荡器输出最理想频率范围并结束自动校正。
图12为图11中锁相回路1100自动校正时选择最理想的频率范围的流程图，第三实施例包含搜寻存储单元中预设的压控震荡器频率范围，该流程图步骤如下：
步骤1200：提供存储单元，用以存储相对应于预设压控震荡器频率范围的回授分频器的除数，跳至步骤1202。
步骤1202：在驱动锁相回路后，输出再启动讯号，以重新启动压控震荡器频率范围的自动校正，跳至步骤1204。
步骤1204：预先对回路滤波器充电至中间电压值，跳至步骤1208。
步骤1208：根据回授分频器的除数设定搜寻步骤1200中的存储单元，以选择一预设压控震荡器频率范围，设定预设压控震荡器频率范围为压控震荡器频率范围，跳至步骤1210。
步骤1210：使回授讯号FFB与参考讯号FREF同步，跳至步骤1212。
步骤1212：测量并存储第一期间，该第一期间为参考讯号FREF的第二升缘与回授讯号FFB的第二升缘的期间，跳至步骤1214。
步骤1214：回授讯号FFB的第二升缘是否领先参考讯号FREF的第二升缘？如果为是，跳至步骤1216；如果为否，跳至步骤1218。
步骤1216：降低压控震荡器频率范围，跳至步骤1220。
步骤1218：增加压控震荡器频率范围，跳至步骤1220。
步骤1220：测量并存储第二期间，该第二期间为参考讯号FREF的第二升缘与回授讯号FFB的第二升缘的期间，跳至步骤1222。
步骤1222：选择最理想频率范围。如果步骤1220中的目前压控震荡器频率范围的期间短于步骤1212中的预设压控震荡器频率范围的期间，则最理想频率范围为目前频率范围；反之，最理想频率范围为步骤1208中所选择的预设压控震荡器频率范围。设定压控震荡器为最理想频率范围并结束自动校正。
相较于习知技术，本发明的自动校正压控震荡器频率范围可避免制造时频率范围的硬接线需求，以及使锁相回路可被广泛地应用。在多个频率范围中，藉由使回授讯号FFB与参考讯号FREF同步与利用线性或二元搜寻算法，以寻找一压控震荡器频率范围，其中包括目标压控震荡器频率范围，并藉由比较参考讯号FREF的第二升缘与回授讯号FFB的第二升缘的期间，以寻找最理想压控震荡器频率范围，其中包括接近中心频率范围的目标压控震荡器频率范围。
以上所述仅为本发明的较佳实施例，凡依本发明的权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (22)

1.一种可自动校正锁相回路频率范围的方法，该方法包含有：
提供一充电的回路滤波器，用以产生一回路滤波器电压；
提供一压控震荡器，该压控震荡器具有多个频率范围，该压控震荡器接收该回路滤波器电压，并根据该回路滤波器电压以及一选定的工作频率范围产生一频率输出讯号；
连接该回路滤波器的输入端至一固定的电压；以及
藉由比较锁相回路回授讯号的频率与参考讯号的频率，选择一最理想的压控震荡器频率范围，该锁相回路回授讯号的频率根据压控震荡器输出讯号所产生。
2.如权利要求1所述的方法，还包含提供一回授分频器，其根据该压控制震荡器的输出讯号以产生一锁相回路回授讯号。
3.如权利要求1所述的方法，其中最理想的压控震荡器频率范围包含一第一压控震荡器频率范围或一邻近的第二压控震荡器频率范围，对于该第一压控震荡器频率范围，以使该锁相回路回授讯号的频率大于该参考讯号的频率，以及对于该第二压控震荡器频率范围，以使该锁相回路回授讯号的频率小于该参考讯号的频率。
4.如权利要求3所述的方法，其中选择该最理想的压控震荡器频率范围还包含使该锁相回路回授讯号与该参考讯号同步。
5.如权利要求4所述的方法，其中该回路滤波器的输入端连接于一最大电压或一最小电压，以及选择该最理想的压控震荡器频率范围还包含执行一线性搜寻，该线性搜寻自最低或最高压控震荡器频率范围开始搜寻，直到搜寻到该最理想的压控震荡器频率范围。
6.如权利要求4所述的方法，其中该回路滤波器的输入端连接于一中间电压值，以及选择该最理想的压控震荡器频率范围还包含执行二元搜寻，该二元搜寻自中间压控震荡器频率范围开始搜寻，直到搜寻到该最理想的压控震荡器频率范围。
7.如权利要求6所述的方法，其中如果该参考讯号的第二升缘与该锁相回路回授讯号的第二升缘的期间为该第一压控震荡器频率范围短于该第二压控震荡器频率范围的期间，则该最理想的压控震荡器频率范围包含该第一压控震荡器频率范围，反之，如果该参考讯号的第二升缘与该锁相回路回授讯号的第二升缘的期间为该第二压控震荡器频率范围短于该第一压控震荡器频率范围的期间，则该最理想的压控震荡器频率范围包含该第二压控震荡器频率范围。
8.如权利要求4所述的方法，其中搜寻该第一压控震荡器频率范围包含将一回授分频器的除数相对应至一预设的第一压控震荡器频率范围。
9.一种选择最理想的锁相回路的压控震荡器频率范围的方法，其中该压控震荡器包含多个频率范围，该方法包含：
寻找一第一压控震荡器频率范围以及一邻近的第二压控震荡器频率范围，对于该第一压控震荡器频率范围，以使该锁相回路回授讯号的频率大于该参考讯号的频率，以及对于该第二压控震荡器频率范围，以使该锁相回路回授讯号的频率小于该参考讯号的频率，其中该锁相回路回授讯号相对应于一压控震荡器的输出讯号；
使该锁相回路回授讯号与该参考讯号同步；
对于该第一压控震荡器频率范围，测量一第一时间期间，该第一时间期间为该参考讯号的第二升缘与锁相回路回授讯号的第二升缘的期间；以及
对于该第二压控震荡器频率范围，测量一第二时间期间，该第二时间期间为该参考讯号的第二升缘与锁相回路回授讯号的第二升缘的期间；
其中当该第一时间期间短于该第二时间期间，则该最理想压控震荡器频率范围为该第一压控震荡器频率范围，反之，当该第二时间期间短于该第一时间期间，则该最理想压控震荡器频率范围为该第二压控震荡器频率范围。
10.如权利要求9所述的方法，其中该压控震荡器的输入端连接于一固定的电压。
11.如权利要求9所述的方法，还包含提供一回授分频器，其根据该压控制震荡器的输出讯号以产生一锁相回路回授讯号。
12.如权利要求9所述的方法，其中搜寻该第一压控制震荡器频率范围与该邻近的第二频率范围包含执行一线性搜寻，该线性搜寻自最低压控震荡器频率范围开始搜寻，直到搜寻到该第一压控制震荡器频率范围与该邻近的第二频率范围。
13.如权利要求9所述的方法，其中搜寻该第一压控制震荡器频率范围与该邻近的第二频率范围包含执行二元搜寻，该二元搜寻自中间压控震荡器频率范围开始搜寻，直到搜寻到该第一压控制震荡器频率范围与该邻近的第二频率范围。
14.如权利要求9所述的方法，其中搜寻该第一压控震荡器频率范围包含将一回授分频器的除数相对应至一预设的第一压控震荡器频率范围。
15.一种锁相回路包含：
一充电的回路滤波器，用以产生一回路滤波器电压；
一具有多个频率范围的压控震荡器，该压控震荡器接收该回路滤波器电压，并根据该回路滤波器电压以及一目前所选定的压控震荡器频率范围，以产生一频率输出讯号；以及
一校正逻辑电路，用以选择一最理想的压控震荡器频率范围，其中在锁相回路校正期间，该回路滤波器的输入端连接于一固定的电压，该校正逻辑电路藉由比较该锁相回路回授讯号的频率与该参考讯号的频率范围，搜寻一最理想的压控震荡器频率范围，该锁相回路回授讯号根据该压控震荡器输出讯号所产生。
16.如权利要求15所述的锁相回路，还包含一回授分频器，其根据该压控制震荡器的输出讯号以产生该锁相回路回授讯号。
17.如权利要求16所述的锁相回路，其中该校正逻辑电路还包含一回授分频器，用以接收该锁相回路回授讯号以及该参考讯号，以及其中该最理想的压控震荡器频率范围包含一第一压控震荡器频率范围或一邻近的第二压控震荡器频率范围，对于该第一压控震荡器频率范围，以使该锁相回路回授讯号的频率大于该参考讯号的频率，以及对于该第二压控震荡器频率范围，以使该锁相回路回授讯号的频率小于该参考讯号的频率。
18.如权利要求17所述的锁相回路，其中该校正逻辑电路还包含一回路控制器，在校正期间搜寻该最理想的压控震荡器频率范围时，该回路控制器输出一同步讯号至该回授分频器，以使该锁相回路回授讯号与该参考讯号同步。
19.如权利要求18所述的锁相回路，其中该校正逻辑电路还包含一切换器，其根据一回路控制器的控制讯号，用以选择性地连接该回路滤波器的输入端至一最大电压或一最小电压，其中在锁相回路校正期间，该校正逻辑电路执行一线性搜寻，该线性搜寻自最低压控震荡器频率范围开始搜寻，直到搜寻到该最理想的压控制震荡器频率范围。
20.如权利要求18所述的锁相回路，其中该校正逻辑电路还包含一切换器，其根据一回路控制器的控制讯号，用以选择性地连接该回路滤波器的输入端至一中间电压，其中在锁相回路校正期间，该校正逻辑电路执行二元搜寻，该二元搜寻自中间压控震荡器频率范围开始搜寻，直到搜寻到该最理想的压控制震荡器频率范围。
21.如权利要求20所述的锁相回路，其中如果该参考讯号的第二升缘与该锁相回路回授讯号的第二升缘的期间为该第一压控震荡器频率范围短于该第二压控震荡器频率范围的期间，则该最理想的压控震荡器频率范围包含该第一压控震荡器频率范围，反之，如果该参考讯号的第一升缘与该锁相回路回授讯号的第一升缘的期间为该第二压控震荡器频率范围短于该第一压控震荡器频率范围的期间，则该最理想的压控震荡器频率范围包含该第二压控震荡器频率范围。
22.如权利要求18所述的锁相回路，其中该校正逻辑电路还包含：
一存储单元，用以存储多个预设第一压控震荡器频率范围，该多个预设第一压控震荡器频率范围是由该回授分频器的除数所标志；
其中在锁相回路校正期间，该校正逻辑电路是根据该存储单元所接收的预设第一压控震荡器频率范围，以选择该第一压控震荡器工作频率范围，其中该第一压控震荡器频率范围相对应于该回授分频器的除数。
CN200410102158.6A 2003-12-19 2004-12-20 可自动校正锁相回路频率范围的方法及相关的锁相回路 Pending CN1630197A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/707,519 US7047146B2 (en) 2003-12-19 2003-12-19 Method for automatically calibrating the frequency range of a PLL and associated PLL capable of automatic calibration
US10/707,519 2003-12-19

Publications (1)

Publication Number Publication Date
CN1630197A true CN1630197A (zh) 2005-06-22

Family

ID=34677023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200410102158.6A Pending CN1630197A (zh) 2003-12-19 2004-12-20 可自动校正锁相回路频率范围的方法及相关的锁相回路

Country Status (3)

Country Link
US (1) US7047146B2 (zh)
CN (1) CN1630197A (zh)
TW (1) TW200522525A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101924537A (zh) * 2009-06-17 2010-12-22 华东电力试验研究院有限公司 基于电网周波的合并单元同步方法及系统
CN102064684B (zh) * 2009-11-18 2012-11-21 上海宏力半导体制造有限公司 电荷泵装置及其稳压方法
CN104579345A (zh) * 2013-10-29 2015-04-29 亚德诺半导体集团 改善连续时间δς调制器的稳定性的系统与方法
CN105024695A (zh) * 2015-07-29 2015-11-04 深圳市科利通电子有限公司 一种频率综合器及该频率综合器的初始相位同步方法
CN105790757A (zh) * 2016-04-18 2016-07-20 杭州中科微电子有限公司 自动频率校正电路及频率校正方法
CN106788409A (zh) * 2016-12-14 2017-05-31 天津天喜国瑞科技发展有限公司 基于锁相回路的调频方法
CN110299914A (zh) * 2018-03-21 2019-10-01 群联电子股份有限公司 锁相回路电路校正方法、存储器储存装置及连接接口电路
US11196430B2 (en) 2020-02-19 2021-12-07 Honeywell International Inc. High-bandwidth phase lock loop circuit with sideband rejection

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703366B1 (ko) * 2004-12-21 2007-04-03 삼성전자주식회사 무선 송수신기의 노이즈 제거 장치
JP2006191372A (ja) * 2005-01-06 2006-07-20 Matsushita Electric Ind Co Ltd デュアルループｐｌｌおよび逓倍クロック発生装置
TWI296464B (en) * 2005-06-20 2008-05-01 Airoha Tech Corp Phase lock loop and operating method thereof
US7248122B2 (en) * 2005-09-14 2007-07-24 Fairchild Semiconductor Corporation Method and apparatus for generating a serial clock without a PLL
FR2896641B1 (fr) * 2006-01-24 2008-12-26 St Microelectronics Sa Procede de calibrage d'un oscillateur et dispositif de calibrage correspondant
US7898344B2 (en) * 2006-09-12 2011-03-01 Fujitsu Limited Phase-locked oscillator and multi-radar system using same
GB2445980B (en) * 2007-01-26 2009-04-22 Motorola Inc Signal generator apparatus and method of calibration therefor
EP2011708B1 (en) * 2007-07-05 2010-03-10 Magneti Marelli S.p.A. Method for controlling a vehicle equipped with a mechanical servo transmission
US8183950B2 (en) 2009-02-05 2012-05-22 International Business Machines Corporation Auto-calibration for ring oscillator VCO
US8183949B2 (en) * 2009-02-05 2012-05-22 International Business Machines Corporation Compensation of VCO gain curve offsets using auto-calibration
TWI470937B (zh) * 2009-09-04 2015-01-21 Mstar Semiconductor Inc 鎖相迴路之頻率校正裝置及頻率校正方法
TWI362835B (en) * 2010-03-11 2012-04-21 Ind Tech Res Inst Automatic frequency calibration circuit and method for frequency synthesizer
US8130047B2 (en) 2010-04-30 2012-03-06 Texas Instruments Incorporated Open loop coarse tuning for a PLL
US8570107B2 (en) 2011-04-01 2013-10-29 Mediatek Singapore Pte. Ltd. Clock generating apparatus and frequency calibrating method of the clock generating apparatus
US8618840B1 (en) * 2012-07-11 2013-12-31 Fujitsu Limited Frequency synthesizer tuning
US9065454B2 (en) * 2012-11-29 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Phase locked loop with self-calibration
EP2741442A1 (en) * 2012-12-07 2014-06-11 Dialog Semiconductor B.V. Automatic clock calibration of a remote unit using phase drift
US9484940B2 (en) * 2013-01-25 2016-11-01 Medtronic, Inc. Using high frequency crystal from external module to trim real time clock
US9083356B1 (en) 2013-03-14 2015-07-14 Gsi Technology, Inc. Systems and methods of phase-locked loop involving closed-loop, continuous frequency range, auto calibration and/or other features
US9030241B2 (en) 2013-04-30 2015-05-12 Micrel, Inc. PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching
US8872556B1 (en) * 2013-04-30 2014-10-28 Micrel, Inc. PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching using charge pump current modulation
CN104052474B (zh) * 2014-06-03 2017-03-15 华为技术有限公司 一种锁相环频率校正方法及系统
WO2016044630A1 (en) * 2014-09-17 2016-03-24 Precision Sonar, LLC Sonar positioning device
US10727848B2 (en) 2015-07-08 2020-07-28 Analog Devices Global Phase-locked loop having a multi-band oscillator and method for calibrating same
US10114437B2 (en) * 2015-07-29 2018-10-30 Mediatek Inc. Portable device and calibration method thereof
US10295580B2 (en) 2016-10-03 2019-05-21 Analog Devices Global On-chip measurement for phase-locked loop
US10854284B1 (en) 2016-12-06 2020-12-01 Gsi Technology, Inc. Computational memory cell and processing array device with ratioless write port
US10860320B1 (en) 2016-12-06 2020-12-08 Gsi Technology, Inc. Orthogonal data transposition system and method during data transfers to/from a processing array
US10891076B1 (en) 2016-12-06 2021-01-12 Gsi Technology, Inc. Results processing circuits and methods associated with computational memory cells
US10521229B2 (en) 2016-12-06 2019-12-31 Gsi Technology, Inc. Computational memory cell and processing array device using memory cells
US10770133B1 (en) 2016-12-06 2020-09-08 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells that provides write inhibits and read bit line pre-charge inhibits
US10847213B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Write data processing circuits and methods associated with computational memory cells
US10943648B1 (en) 2016-12-06 2021-03-09 Gsi Technology, Inc. Ultra low VDD memory cell with ratioless write port
US11227653B1 (en) 2016-12-06 2022-01-18 Gsi Technology, Inc. Storage array circuits and methods for computational memory cells
US10847212B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells using two read multiplexers
US10249362B2 (en) 2016-12-06 2019-04-02 Gsi Technology, Inc. Computational memory cell and processing array device using the memory cells for XOR and XNOR computations
US10777262B1 (en) 2016-12-06 2020-09-15 Gsi Technology, Inc. Read data processing circuits and methods associated memory cells
CN111183587A (zh) * 2017-10-12 2020-05-19 辛纳普蒂克斯公司 锁相环采样器和复位器
US10930341B1 (en) 2019-06-18 2021-02-23 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features
US10877731B1 (en) 2019-06-18 2020-12-29 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features
US10958272B2 (en) 2019-06-18 2021-03-23 Gsi Technology, Inc. Computational memory cell and processing array device using complementary exclusive or memory cells

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211745B1 (en) * 1999-05-03 2001-04-03 Silicon Wave, Inc. Method and apparatus for digitally controlling the capacitance of an integrated circuit device using mos-field effect transistors
US6552618B2 (en) * 2000-12-13 2003-04-22 Agere Systems Inc. VCO gain self-calibration for low voltage phase lock-loop applications
ITMI20011291A1 (it) * 2001-06-19 2002-12-19 St Microelectronics Srl Metodo di calibrazione automatica di un sistema ad aggancio di fase
JP3808338B2 (ja) * 2001-08-30 2006-08-09 株式会社ルネサステクノロジ 位相同期回路
US6741109B1 (en) * 2002-02-28 2004-05-25 Silicon Laboratories, Inc. Method and apparatus for switching between input clocks in a phase-locked loop
US6856205B1 (en) * 2002-04-17 2005-02-15 Sequoia Communications VCO with automatic calibration
US6778024B2 (en) * 2002-11-14 2004-08-17 Gennum Corporation Dynamically trimmed voltage controlled oscillator

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101924537B (zh) * 2009-06-17 2015-05-20 华东电力试验研究院有限公司 基于电网周波的合并单元同步方法及系统
CN101924537A (zh) * 2009-06-17 2010-12-22 华东电力试验研究院有限公司 基于电网周波的合并单元同步方法及系统
CN102064684B (zh) * 2009-11-18 2012-11-21 上海宏力半导体制造有限公司 电荷泵装置及其稳压方法
CN104579345B (zh) * 2013-10-29 2018-06-01 亚德诺半导体集团 改善连续时间δ∑调制器的稳定性的系统与方法
CN104579345A (zh) * 2013-10-29 2015-04-29 亚德诺半导体集团 改善连续时间δς调制器的稳定性的系统与方法
CN105024695A (zh) * 2015-07-29 2015-11-04 深圳市科利通电子有限公司 一种频率综合器及该频率综合器的初始相位同步方法
CN105024695B (zh) * 2015-07-29 2018-07-31 深圳市科利通电子有限公司 一种频率综合器及该频率综合器的初始相位同步方法
CN105790757B (zh) * 2016-04-18 2019-04-02 杭州中科微电子有限公司 自动频率校正电路及频率校正方法
CN105790757A (zh) * 2016-04-18 2016-07-20 杭州中科微电子有限公司 自动频率校正电路及频率校正方法
CN106788409A (zh) * 2016-12-14 2017-05-31 天津天喜国瑞科技发展有限公司 基于锁相回路的调频方法
CN110299914A (zh) * 2018-03-21 2019-10-01 群联电子股份有限公司 锁相回路电路校正方法、存储器储存装置及连接接口电路
CN110299914B (zh) * 2018-03-21 2022-11-22 群联电子股份有限公司 锁相回路电路校正方法、存储器储存装置及连接接口电路
US11196430B2 (en) 2020-02-19 2021-12-07 Honeywell International Inc. High-bandwidth phase lock loop circuit with sideband rejection

Also Published As

Publication number Publication date
US7047146B2 (en) 2006-05-16
TW200522525A (en) 2005-07-01
US20050137816A1 (en) 2005-06-23

Similar Documents

Publication Publication Date Title
CN1630197A (zh) 可自动校正锁相回路频率范围的方法及相关的锁相回路
CN1731681A (zh) 双环路频率综合器和粗调环路的调谐方法
CN101030779A (zh) 延时锁定环电路
CN1245046C (zh) 频率合成器
CN1127214C (zh) 利用一窗口相位比较器的数据和时钟恢复锁相环电路
CN1175571C (zh) 延迟电路、时钟生成电路及相位同步电路
US8264286B2 (en) Phase-locked loop circuit
CN1249551C (zh) 时钟生成装置
CN1172444C (zh) 具有两个反馈环路的时钟倍增器
US20130271191A1 (en) Pll circuit
US9065454B2 (en) Phase locked loop with self-calibration
CN1922784A (zh) 在具有lc振荡器的pll中粗调谐时间的改进
CN1622466A (zh) 具有锁相检测功能的锁相环电路及其检测锁相的方法
CN1885720A (zh) 时钟生成电路和时钟生成方法
KR101199780B1 (ko) 주파수 합성기의 주파수 보정 장치 및 그 방법
CN1538622A (zh) 改进的相位/频率检测器和锁相环电路
CN1945974A (zh) 半导体装置、扩频时钟发生器及其方法
CN101227189A (zh) 频率合成器、自动频率校正电路及频率校正方法
CN102832930A (zh) 数字锁相回路系统及方法
CN1741384A (zh) 时钟生成电路
CN101047372A (zh) 脉冲宽度调制电路
CN1788417A (zh) 带有用于改善线性和最大化频率的传播延迟补偿的张弛振荡器
CN1520038A (zh) 具有改进的锁相/解锁检测功能的锁相回路
CN1940584A (zh) 能够检测频率锁定的信息处理系统和方法
CN100341269C (zh) 使用分数补偿方法的分数－n频率合成器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication