CN110535462B - 具有自动校正功能的数字锁相回路及其自动校正方法 - Google Patents
具有自动校正功能的数字锁相回路及其自动校正方法 Download PDFInfo
- Publication number
- CN110535462B CN110535462B CN201810563228.XA CN201810563228A CN110535462B CN 110535462 B CN110535462 B CN 110535462B CN 201810563228 A CN201810563228 A CN 201810563228A CN 110535462 B CN110535462 B CN 110535462B
- Authority
- CN
- China
- Prior art keywords
- frequency
- phase
- locking
- divided
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000010355 oscillation Effects 0.000 claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000003203 everyday effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
- H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
- H03L7/103—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator the additional signal being a digital signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一种具有自动校正功能的数字锁相回路及其自动校正方法。数字锁相回路包含相位频率检测器、校正电路、频率相位锁定电路以及振荡电路。频率相位锁定电路输出初始控制信号。校正电路判断初始控制信号的初始频率未落入可容许校正误差范围时,校正电路校正初始频率,以输出具有初始校正频率的初始校正信号。频率相位锁定电路判断初始校正频率落入锁定频率范围时,锁定初始校正频率。振荡电路依据初始校正信号以及初始控制信号,输出振荡信号。本发明藉由对制程及环境导致的频率漂移进行自动校正,以提高振荡电路的分辨率。
Description
技术领域
本发明是有关于一种数字锁相回路,且特别是有关于一种具有自动校正功能的数字锁相回路及其自动校正方法。
背景技术
随着电子科技的进步,电子产品已成为人们生活中不可或缺的工具。例如用来进行信息交换的通讯产品,通过通讯产品来与外界进行信息交换,已是人们生活中每日都必要执行的工作。在电子通讯产品中,最常见的就是锁相回路装置。然而,在锁相回路系统中,振荡器的频率会受制程及环境中的温度等因素的影响而发生漂移。由于传统锁相回路不具有自动校正功能而无法自行校正,为解决此频率漂移的问题,需通过额外的机台进行频率校正,设定基于制程漂移考虑的频域范围,甚至若需提升分辨率,还需增加控制位数,导致需花费较高成本,使用上不方便,且校正效率不佳。
发明内容
为解决上述公知技术的缺失,本发明的目的在于示例性提供一种具有自动校正功能的数字锁相回路,包含:
频率相位锁定电路,从外部接收校正点控制信号,并输出对应的初始控制信号,所述频率相位锁定电路追踪初始校正信号的初始校正频率及初始相位分别落入校正锁定频率范围以及锁定相位范围时,锁定所述初始校正频率以及所述初始相位,所述频率相位锁定电路分别判断被除信号的被除频率及被除相位分别落入锁定频率范围以及所述锁定相位范围时,锁定所述被除频率以及所述被除相位;
校正电路,连接所述频率相位锁定电路,所述校正电路存储可容许校正误差范围,所述校正电路判断所述初始控制信号的初始频率未落入所述可容许校正误差范围时,所述校正电路校正所述初始频率以产生所述初始校正频率,并输出具有所述初始校正频率的所述初始校正信号;
振荡电路,连接所述校正电路以及所述频率相位锁定电路,所述振荡电路依据所述初始校正信号以及所述初始控制信号,以输出所述振荡信号;
除法器,连接所述振荡电路,所述除法器从外部接收默认除数值指示信号,所述默认除数值指示信号指示默认除数值,所述除法器将所述振荡信号的振荡频率除以所述默认除数值以产生所述被除信号,所述默认除数值相关联于参考频率以及所述振荡频率的比例;以及
相位频率检测器,连接所述除法器,所述相位频率检测器检测所述被除频率与所述参考频率的频率差值以及所述被除相位与参考相位的相位差值,并输出所述频率差值以及所述相位差值至所述频率相位锁定电路,以作为判断所述被除频率与所述被除相位分别落入所述锁定频率范围以及所述锁定相位范围的依据。
优选地,所述锁定频率范围包含粗调锁定频率范围以及细调锁定频率范围,所述锁定相位范围包含粗调锁定相位范围以及细调锁定相位范围,所述频率相位锁定电路包含:
粗调锁定电路,连接所述相位频率检测器以及所述振荡电路,所述粗调锁定电路存储所述粗调锁定频率范围以及所述粗调锁定相位范围,所述粗调锁定电路追踪所述初始校正频率或所述被除频率落入所述粗调锁定频率范围时,进行锁频,以及追踪所述初始相位或所述被除相位落入所述粗调锁定相位范围时,进行锁相,并输出对应的粗调锁定信号;以及
细调锁定电路,连接所述相位频率检测器以及所述振荡电路,所述细调锁定电路存储所述细调锁定频率范围以及所述细调锁定相位范围,所述细调锁定电路追踪所述初始校正频率或所述被除频率落入所述细调锁定频率范围时,进行锁频,以及追踪所述初始相位或所述被除相位落入所述细调锁定相位范围时,进行锁相,并输出对应的细调锁定信号。
优选地,所述具有自动校正功能的数字锁相回路更包含编码器,连接所述粗调锁定电路、所述细调锁定电路以及所述振荡电路,所述编码器编码所述粗调锁定信号以及所述细调锁定信号,以输出锁定控制信号至所述振荡电路,所述振荡电路依据所述锁定控制信号输出另一振荡信号。
优选地,所述相位频率检测器检测所述被除信号的被除频率与所述参考频率的被除频率差值;
所述校正电路接收所述被除频率差值,据以判断所述被除频率未落入所述容许校正误差范围时,所述校正电路校正所述被除频率,并输出对应的被除校正信号包含被除校正频率;
所述频率相位锁定电路判断所述被除校正频率落入所述锁定频率范围时,所述频率相位锁定电路锁定所述被除校正频率,并输出对应的锁定控制信号;
所述振荡电路依据所述锁定控制信号以及所述被除校正信号,以输出另一振荡信号。
本发明提供的一种数字锁相回路的自动校正方法,适用于所述数字锁相回路,自动校正方法包含以下步骤:
(a)利用所述频率相位锁定电路,输出所述初始控制信号;
(b)利用所述校正电路,判断所述初始控制信号的所述初始频率未落入所述可容许校正误差范围时,利用所述校正电路校正所述初始频率以产生所述初始校正频率,并输出具有所述初始校正频率的所述初始校正信号;
(c)利用所述频率相位锁定电路,追踪所述初始校正频率是否落入所述校正锁定频率范围,若否,重复执行步骤(b),若是,锁定所述初始校正频率,并接着执行下一步骤;
(d)利用所述振荡电路,依据所述初始校正信号以及所述初始控制信号,以输出所述振荡信号;
(e)利用所述除法器,将所述振荡信号除以所述默认除数值,以输出所述被除信号;
(f)利用所述相位频率检测器,检测所述被除信号的所述被除频率与所述参考频率的所述频率差值,以及检测所述被除信号的所述被除相位与所述参考相位的所述相位差值;
(g)利用所述频率相位锁定电路,依据所述频率差值以追踪所述被除频率是否落入所述锁定频率范围,若否,持续追踪被除频率,若是,锁定所述被除频率,并接着执行下一步骤;以及
(h)利用所述频率相位锁定电路,依据所述相位差值以追踪所述被除相位是否落入所述锁定相位范围,若否,持续追踪所述被除相位,若是,锁定所述被除相位,并接着执行步骤(d)。
优选地,所述数字锁相回路的自动校正方法,在利用所述频率相位锁定电路追踪所述初始校正频率落入所述校正锁定频率范围的步骤(c)之后,更包含以下步骤:
利用所述频率相位锁定电路,追踪所述初始控制信号的所述初始相位是否落入所述锁定相位范围,若是,锁定所述初始相位,并接着执行步骤(d),若否,重复执行此步骤。
优选地,所述数字锁相回路的自动校正方法,更包含以下步骤:
利用粗调锁定电路,追踪所述初始校正频率是否落入粗调锁定频率范围,若否,对所述初始校正频率持续进行追踪,若是,锁定所述初始校正频率,并接着执行下一步骤;
利用所述粗调锁定电路,追踪所述被除频率是否落入所述粗调锁定频率范围,若否,对所述被除频率持续进行追踪,若是,以粗调追踪到的所述被除频率进行锁频,并输出对应的粗调锁定信号至所述振荡电路;以及
利用细调锁定电路,追踪所述被除频率是否落入所述细调锁定频率范围,若否,对所述被除频率持续进行追踪,若是,以细调追踪到的所述被除频率进行锁频,并输出对应的细调锁定信号至所述振荡电路。
优选地,所述数字锁相回路的自动校正方法,在利用所述粗调锁定电路追踪所述初始校正频率落入所述粗调锁定频率范围的步骤之后,更包含以下步骤:
利用所述细调锁定电路,追踪所述初始校正频率是否落入所述细调锁定范围,若否,对所述初始校正频率持续进行追踪,若是,以追踪到的所述初始校正频率进行锁频,并输出对应的所述细调锁定信号至所述振荡电路。
优选地,所述数字锁相回路的自动校正方法,更包含以下步骤:
利用粗调锁定电路,追踪所述初始相位是否落入粗调锁定相位范围,若否,对所述初始相位持续进行追踪,若是,锁定所述初始相位,并接着执行下一步骤;
利用所述粗调锁定电路,追踪所述被除相位是否落入所述粗调锁定相位范围,若否,对所述被除相位持续进行追踪,若是,以追踪到的所述被除相位进行锁相,并输出对应的粗调锁定信号至所述振荡电路;以及
利用细调锁定电路,追踪所述被除相位是否落入所述细调锁定相位范围,若否,对所述被除相位持续进行追踪,若是,以追踪到的所述被除相位进行锁相,并输出对应的细调锁定信号至所述振荡电路。
优选地,所述数字锁相回路的自动校正方法,在利用所述粗调锁定电路,追踪所述初始相位落入所述粗调锁定相位范围的步骤之后,更包含以下步骤:
利用所述细调锁定电路,追踪所述初始相位是否落入所述细调锁定相位范围,若否,对所述初始相位持续进行追踪,若是,以追踪到的所述初始相位进行锁相,并输出对应的所述细调锁定信号至所述振荡电路。
优选地,所述数字锁相回路的自动校正方法,在所述粗调锁定信号以及所述细调锁定信号输出至所述振荡电路之前,更包含以下步骤:
利用编码器,编码所述粗调锁定信号以及所述细调锁定信号,以输出锁定控制信号至所述振荡电路;以及
利用所述振荡电路,依据所述锁定控制信号以及所述初始校正信号,以输出另一振荡信号。
优选地,所述数字锁相回路的自动校正方法,更包含以下步骤:
利用所述相位频率检测器,检测所述被除信号的所述被除频率与所述参考频率的被除频率差值;
利用所述校正电路接收所述被除频率差值,据以判断所述被除频率未落入所述容许校正误差范围时,利用所述校正电路校正所述被除频率,并输出具有被除校正频率的被除校正信号;
利用所述频率相位锁定电路,判断所述被除校正频率落入所述锁定频率范围时,所述频率相位锁定电路锁定所述被除校正频率,并输出对应的锁定控制信号;
利用所述振荡电路,依据所述锁定控制信号以及所述被除校正信号,以输出另一振荡信号。
如上所述,本发明提供的具有自动校正功能的数字锁相回路及其自动校正方法,其在振荡电路受制程及环境中的各种因素影响而导致输出的频率漂移时,可例如在启动数字锁相回路时,自动校正漂移频率与相位,而无需通过额外机台进行个别校正,在振荡电路的有限控制位数下,可优化提高振荡器的分辨率,并可有效节省成本。
附图说明
图1是本发明第一实施例的具有自动校正功能的数字锁相回路执行初始频率校正的方块图。
图2是本发明第二实施例的具有自动校正功能的数字锁相回路执行初始频率校正的方块图。
图3是本发明第三实施例的具有自动校正功能的数字锁相回路的振荡频率对控制信号的曲线图。
图4是本发明第四实施例的具有自动校正功能的数字锁相回路的自动校正、粗调追踪及细调追踪模式下的信号示意图。
图5是本发明第五实施例的具有自动校正功能的数字锁相回路执行初始频率及振荡频率的校正的方块图。
图6是本发明第六实施例的数字锁相回路的自动校正方法执行初始频率校正的步骤流程示意图。
图7是本发明第七实施例的数字锁相回路的自动校正方法的执行初始频率及振荡频率校正的步骤流程示意图。
具体实施方式
在下文将参看随附图式更充分地描述各种例示性实施例,在随附图式中展示一些例示性实施例。然而,本发明概念可能以许多不同形式来实现,且不应解释为限于本文中所阐述的例示性实施例。确切而言,提供此等例示性实施例使得本发明将为详尽且完整,且将向熟习此项技术者充分传达本发明概念的范畴。在诸图式中,类似数字始终指示类似组件。
请参阅图1,其是根据本发明第一实施例的具有自动校正功能的数字锁相回路执行初始频率校正的方块图。如图1所示,本实施例具有自动校正功能的数字锁相回路,包含相位频率检测器10、校正电路20、频率相位锁定电路30、振荡电路40以及除法器50,其中相位频率检测器10连接校正电路20、频率相位锁定电路30以及除法器50,校正电路20连接频率相位锁定电路30,振荡电路40连接校正电路20、频率相位锁定电路30以及除法器50。
首先,频率相位锁定电路30可从外部电子装置接收校正点控制信号Cpc,此校正点控制信号Cpc可具有对应设定代码的设定频率。频率相位锁定电路30可接着依据校正点控制信号Cpc,以输出具有初始频率的初始控制信号Ctrl。
校正电路20可预先存储一容许校正误差范围,此容许校正误差范围对应上述设定频率。理想上,校正电路20判断初始频率落入此容许校正误差范围时,校正电路20不需进行频率校正。
然而,值得注意的是,数字锁相回路常因受制程及环境中的各种因素例如温度影响,而导致频率漂移。因此,本实施例的数字锁相回路中,设置有校正电路20,存储有容许校正误差范围。当初始频率发生漂移且变动幅度过大而导致未落入容许校正误差范围时,校正电路20可对来自频率相位锁定电路30的初始控制信号Ctrl的初始频率进行校正,以产生初始校正频率,并输出具有此初始校正频率的初始校正信号Tinit,例如以逻辑位值代表初始校正信号Tinit输出至频率相位锁定电路30。
频率相位锁定电路30从外部电子装置接收的校正点控制信号Cpc,亦可指示校正锁定频率范围以及锁定相位范围。实施上,当频率相位锁定电路30接收到来自校正电路20的初始校正信号Tinit时,频率相位锁定电路30可追踪初始校正信号Tinit的初始校正频率是否落入校正锁定频率范围。直到当追踪到的初始校正频率落入校正锁定频率范围时,频率相位锁定电路30可锁定初始校正频率。其中,校正锁定频率范围可大于或等于下述应用于被除频率的锁定频率范围。
而在锁定初始校正频率后,频率相位锁定电路30可追踪初始校正信号Tinit的初始相位是否落入锁定相位范围。直到当追踪到的初始相位落入锁定相位范围时,频率相位锁定电路30可锁定初始相位。在本实施例中,仅校正初始频率而未校正初始相位,因此追踪及锁定初始相位。应理解,实务上,若有需求,亦可对初始相位进行校正以产生初始校正相位,并追踪及锁定落入锁定相位范围内的初始校正相位。
振荡电路40在本实施例为数字控制振荡器,实际上可依据需求选用不同型态的振荡器,例如压控振荡器等,在此仅举例说明,不以此为限。振荡电路40可依据来自校正电路20的初始校正信号Tinit(以及频率相位锁定电路30的初始控制信号Ctrl),以输出对应的振荡信号Sdco。此振荡信号Sdco可接着回授到相位频率检测器10。
除法器50可为整数除法器或小数除法器,用以接收并预先存储为整数或小数值的预设除数值。如在本实施例中,除法器50应用于频率的除法运算,故又可被称为除频器。实施上,除法器50可从外部电子装置接收一默认除数值指示信号Sdin。振荡电路40输出的振荡信号Sdco回授到相位频率检测器10的过程中通过除法器50时,除法器50可将振荡信号Sdco的振荡频率除以默认除数值,以取得被除频率。接着,除法器50输出具有被除频率的被除信号Sdiv至相位频率检测器10。
藉由上述除频运算,可将振荡电路40输出的高频信号降频至相位频率检测器10可操作的频率。应理解,预设除数值的大小及执行除法运算的次数,可取决于相位频率检测器10可操作的参考频率Fref与振荡电路40所输出的振荡频率之间的倍数关系。
进一步,相位频率检测器10可从外部接收参考频率Fref以及参考相位Pref。相位频率检测器10接收到来自除法器50的被除信号Sdiv时,可检测被除信号Sdiv的被除频率与参考频率Fref的频率差值Fdivd,并输出频率差值Fdivd至频率相位锁定电路30。接着,频率相位锁定电路30依据此频率差值Fdivd,判断/追踪被除频率落入锁定频率范围内时,可锁定被除频率。
在锁定被除频率后,相位频率检测器10可检测被除信号Sdiv的被除相位与参考相位Pref的相位差值Pdivd,并输出相位差值Pdivd至频率相位锁定电路30。接着,频率相位锁定电路30依据此相位差值Pdivd,判断/追踪被除相位落入锁定相位范围内时,可锁定被除相位。
请参阅图2,其是根据本发明第二实施例的具有自动校正功能的数字锁相回路执行初始频率校正的方块图。与第一实施例相同之处,不再此赘述。如图2所示,本实施例具有自动校正功能的数字锁相回路,包含相位频率检测器10、校正电路20、频率相位锁定电路30、振荡电路40以及除法器50。频率相位锁定电路30包含粗调锁定电路31、细调锁定电路32以及编码器33,其中粗调锁定电路31以及细调锁定电路32皆连接相位频率检测器10、校正电路20以及编码器33。编码器33连接振荡电路40。相位频率检测器10以及振荡电路40皆连接校正电路20以及除法器50。
频率相位锁定电路30可从外部电子装置接收校正点控制信号Cpc,其可指示粗调锁定频率范围以及粗调锁定相位范围提供至粗调锁定电路31存储,并可指示细调锁定频率范围以及细调锁定相位范围提供至细调锁定电路32存储。举例来说,粗调锁定频率范围的上限值与下限值可分别为设定频率的±5%,而细调锁定频率范围的上限值与下限值可分别为设定频率±1%,在此仅举例说明,不以此为限。
实施上,粗调锁定电路31判断/追踪初始校正信号Tinit的初始校正频率落入粗调锁定频率范围时,以粗调追踪到的初始校正频率进行锁频。此时,粗调锁定电路31依据粗调追踪的结果输出粗调锁定信号Clocked至振荡电路40。另外,可选择性地,粗调锁定电路31输出粗调锁定信号Clocked到细调锁定电路32,以指示细调锁定电路32实时或经过一段时间后开始进行细调追踪。
可选择性地,细调锁定电路32可对初始校正信号Tinit的初始校正频率进行细调追踪。直到当细调锁定电路32判断落入细调锁定频率范围时,以细调追踪到的初始校正频率进行锁频。细调锁定电路32可依据细调追踪的结果输出对应的细调锁定信号Flocked至编码器33。
接着,编码器33可对粗调锁定信号Clocked以及细调锁定信号Flocked进行编码,以输出对应的锁定控制信号Ctrlok。
接着,振荡电路40可依据初始校正信号Tinit以及锁定控制信号Ctrlok输出对应的振荡信号Sdco。振荡电路40的振荡信号Sdco通过除法器50除频产生被除信号Sdiv回授至相位频率检测器10,以通过相位频率检测器10检测被除信号Sdiv的被除频率与参考频率Fref的频率差值Fdivd,以及检测被除信号Sdiv的被除相位与参考相位Pref的相位差值Pdivd。
类似于上述初始校正频率及初始相位的追踪及锁定作业,以下将详述被除信号Sdiv的被除频率及被除相位的具体实施方式。
粗调锁定电路31依据频率差值Fdivd,判断被除频率落入粗调锁定频率范围内时,可锁定被除频率,以及依据相位差值Pdivdd,判断被除相位落入粗调锁定频率范围内时,可锁定被除相位。当细调锁定电路32接收到粗调锁定电路31或来自其他电路的代表粗调追踪完成的指示信号后,细调锁定电路32可对被除信号Sdiv的被除频率及被除相位进行细调追踪。直到当细调锁定电路32追踪/判断被除频率落入细调锁定频率范围时,以细调追踪到的被除频率进行锁频,以及当追踪/判断被除相位落入细调锁定相位范围时,以细调追踪到的被除相位进行锁相。
粗调锁定电路31以及细调锁定电路32可依据追踪和锁定的结果,以分别输出对应的粗调锁定信号Clocked以及细调锁定信号Flocked至编码器33。通过编码器33对粗调锁定信号Clocked以及细调锁定信号Flocked进行编码,以输出对应的锁定控制信号Ctrlok至振荡电路40。最后,振荡电路40依据锁定控制信号Ctrlok(以及初始校正信号Tinit),以输出对应的另一振荡信号。
请参阅图3,其是本发明第三实施例的具有自动校正功能的数字锁相回路的振荡频率对控制信号的曲线图。如图3所示,纵轴为振荡频率Fout,横轴为初始控制信号Ctrl。
校正电路可存储查表,查表可具有多个代码,包含如图3所示的最小代码CodeMin、最大代码CodeMax,以及介于最小代码CodeMin以及最大代码CodeMax之间的设定代码CodePoint。另外,查表可具有分别对应多个代码的多个设定频率,对应初始控制信号Ctrl的初始频率。如图3所示的曲线Ctrim,代表不同的多个代码分别对应不同的多个设定频率,其中设定代码CodePoint对应设定频率Ftrim。由图3所示的曲线Ctrim的正斜率可得知,在本实施例中,代码值与频率值的大小成正比,实际上,反之亦可。
校正电路可依据频率相位锁定电路所接收的校正点控制信号Cpc所指示的设定频率Ftrim,从查表中查找对应设定频率Ftrim的其中一代码,并取得对应的容许校正误差范围。操作上,当校正电路判断初始频率落入所取得的容许校正误差范围时,即意味着初始频率等于容许校正误差范围的上限值、下限值或介于上限值与下限值之间的数值时,不需进行频率校正,如图3所示的曲线C2。
相反地,当校正电路判断初始频率未落入所取得的容许校正误差范围时,如图3所示的曲线C1表示初始频率超过容许校正误差范围,以及曲线C3表示初始频率低于容许校正误差范围,校正电路基于所取得的设定频率对初始频率进行校正,若取得不同的代码则校正至不同的对应设定频率。例如,如图3所示,将曲线C1以及曲线C3校正至曲线Ctrim。
请参阅图4,其是本发明第四实施例的具有自动校正功能的数字锁相回路的自动校正、粗调追踪及细调追踪模式下的信号示意图。
如图4所示,数字锁相回路的操作模式主要分为自动校正、粗调追踪及细调追踪模式。首先,在启动数字锁相回路时可提供重置信号RST,以重置数字锁相回路。接着,数字锁相回路进入自动校正模式,对初始控制信号的初始频率进行校正,实务上亦可进一步对振荡信号进行校正。
在校正电路完成初始控制信号的校正后,如图4所示的校正状态指示信号CaliDone从低电平转为高电平,显示已校正完成,并且校正电路可产生具有代表校正完成的代码CailGood的初始校正信号Tinit。
接着,数字锁相回路进入粗调追踪模式,包含粗调追踪阶段以及粗调锁定阶段。在粗调追踪阶段下,粗调锁定电路输出的粗调锁相信号Clocked为低电平,代表粗调锁定电路对校正电路输出的初始校正信号Tinit的初始校正频率正在进行粗调追踪。直到当追踪到初始校正频率落入粗调锁定频率范围内时,进入粗调锁定阶段,此时粗调锁定电路输出的粗调锁相信号Clocked从低电平转为高电平输出至编码器。
在经过一段时间的粗调锁定后,可进入细调追踪模式,包含细调追踪阶段以及细调锁定阶段。在细追踪阶段下,细调锁定电路输出的细调锁相信号Flocked为低电平,代表数字锁相回路中的细调锁定电路对初始校正频率正在进行细调追踪。直到当追踪到初始校正频率落入细调锁定频率范围内时,进入细调锁定阶段,此时细调锁定电路输出高电平的细调锁相信号Flocked至编码器。
最后,编码器将粗调锁相信号Clocked以及细调锁相信号Flocked的位值编码成具位串流的锁定控制信号Ctrlok,包含代表粗调锁定频率的粗调编码ClockedCode,以及代表细调锁定频率的细调编码FlockedCode。
请参阅图5,其是本发明第五实施例的具有自动校正功能的数字锁相回路执行初始控制信号及被除信号的频率校正的方块图。如图5所示,在本实施例中,除了如上述实施例可以对初始控制信号Ctrl的初始频率进行校正外,亦可进一步对被除信号的被除频率进行校正,并锁定校正后的被除频率。以下针对被除信号的频率较正进行详细说明。
在振荡电路40依据初始控制信号Tinit输出振荡信号Sdco1,并通过除法器50除频而取得被除信号Sdiv回授至相位频率检测器10后,相位频率检测器10可检测被除信号Sdiv的被除频率与参考频率Fref的差值,以输出被除频率差值Fdivd。校正电路20接收被除频率差值Fdivd,据以追踪被除信号Sdiv的被除频率未落入容许校正误差范围时,对被除频率进行校正,以输出具有被除校正频率的被除校正信号Tdiv1。
粗调锁定电路31以及细调锁定电路32可分别接收粗调锁定频率范围以及细调锁定频率范围。粗调锁定电路31以及细调锁定电路32依序追踪被除校正信号Tdiv1的被除校正频率落入粗调锁定频率范围以及细调锁定频率范围时,分别输出粗调锁定信号Clocked1以及细调锁定信号Flocked1。编码器33编码粗调锁相信号Clocked1以及细调锁相信号Flocked1,以输出锁定控制信号Ctrlok1。
最后,振荡电路40依据锁定控制信号Ctrlok1以及被除校正信号Tdiv1,以输出另一振荡信号Sdco2。此另一振荡信号Sdco2以及后续产生的其他振荡信号可采用类似于上述方式,实现被除频率的校正、追踪及锁定作业。
请参阅图6,其是本发明第六实施例的数字锁相回路的自动校正方法执行初始控制信号及振荡信号的频率校正的步骤流程示意图。如图6所示,本实施例的数字锁相回路的自动校正方法,适用于上述数字锁相回路,可包含以下步骤S601~S629。
步骤S601:重置数位锁相回路。
步骤S603:利用频率相位锁定电路,从外部接收校正点控制信号,并输出对应的初始控制信号。
步骤S605:利用校正电路,判断/追踪初始控制信号的初始频率是否落入可容许校正误差范围,若否,执行步骤S607:利用校正电路对初始频率进行校正,直到校正后的初始频率(为方便说明,本文称作为初始校正频率)落入可容许校正误差范围,输出具有初始校正频率的初始校正信号,并接着执行步骤S609,若是,则不进行校正,直接执行步骤S609。
步骤S609:利用粗调锁定电路,判断初始校正信号的初始校正频率(有进行校正时)或初始频率(没有进行校正时)是否落入校正锁定频率范围(可替换为下述应用于被除频率的粗调锁定频率范围),若否,重复执行步骤S607,若是,执行步骤S611:利用粗调锁定电路,锁定粗调追踪到的初始校正频率或初始频率,并接着执行步骤S613。其中,校正锁定频率范围相比于下述应用于被除频率的粗调锁定频率范围可具有更大或相同的范围值。
可选择性地,本实施例的数字锁相回路的自动校正方法更可包含下列步骤:追踪初始控制信号的初始相位是否落入锁定相位范围,若否,重复执行此追踪初始相位的步骤,若是,锁定初始相位,并接着执行步骤S613。
步骤S613:利用振荡电路,依据初始校正频率(有进行校正时)以及初始控制信号,输出振荡频率。
步骤S615:利用除法器,将振荡信号的振荡频率除以默认除数值,以输出具有被除频率的被除信号。
步骤S617:利用相位频率检测器,检测被除信号的被除频率与参考频率的频率差值,以及检测被除信号的被除相位与参考相位的相位差值。
步骤S619:利用粗调锁定电路,依据频率差值以判断/追踪被除频率是否落入粗调锁定频率范围,以及依据相位差值以判断/追踪被除相位是否落入粗调锁定相位范围,若否(被除频率),执行步骤S621:对被除频率进行粗调追踪,若否(被除相位),执行步骤S621:对被除相位进行粗调追踪,若是(被除频率),执行步骤S623:以粗调追踪到的被除频率进行锁频,若是(被除相位),执行步骤S623:以粗调追踪到的被除相位进行锁相。在锁频和锁相之后,接着执行步骤S625。替换地,可仅在步骤S621~S623追踪和锁定频率,直到步骤S625~S629始进行追相和锁相。
步骤S625:利用细调锁定电路,依据频率差值以判断/追踪被除频率是否落入细调锁定频率范围,以及依据相位差值以判断/追踪被除相位是否落入细调锁定相位范围,若否(被除频率),执行步骤S627:对被除频率进行细调追踪,若否(被除相位),执行步骤S627:对被除相位进行细调追踪,若是(被除频率),执行步骤S629:以细调追踪到的被除频率进行锁频,若是(被除相位),执行步骤S629:以细调追踪到的被除相位进行锁相。在完成锁频和锁相之后,当再次利用振荡频率产生振荡信号时,可针对新产生的振荡信号,重复执行步骤S615~S629。
另外,本实施例的自动校正方法可进一步包含以下步骤:利用细调锁定电路以及粗调锁定电路,分别依据细调及粗调追踪的结果输出粗调锁定信号以及细调锁定信号;利用编码器,将粗调锁定信号以及细调锁定信号进行编码,以输出具位串流的锁定控制信号;利用振荡电路,依据锁定控制信号以及初始校正信号,以输出另一振荡信号。
请参阅图7,其是本发明第七实施例的数字锁相回路的自动校正方法的执行初始频率及振荡频率校正的步骤流程示意图。如图7所示,本实施例的数字锁相回路的自动校正方法,适用于上述数字锁相回路,包含以下步骤S701~S725。
步骤S701:重置数位锁相回路。
步骤S703:利用频率相位锁定电路,从外部接收校正点控制信号,并输出对应的初始控制信号。
步骤S705:利用校正电路,判断初始频率是否落入可容许校正误差范围,若否,执行步骤S707:利用校正电路,对初始频率进行校正,若是,则不进行校正,直接执行步骤S709。
步骤S709:利用粗调锁定电路,粗调追踪/判断初始校正频率(有进行校正时)或初始频率(没有进行校正时)是否落入粗调锁定频率范围,若否,执行步骤S711:对初始校正频率或初始频率进行粗调追踪,若是,利用粗调锁定电路,锁定追踪到的初始校正频率或初始频率。
可选择性地,本实施例的数字锁相回路的自动校正方法还可包含下列步骤:追踪初始控制信号的初始相位是否落入锁定相位范围,若否,重复执行此追踪初始相位的步骤,若是,锁定初始相位,并接着执行步骤S713。
步骤S713:利用振荡电路,依据初始校正信号(有进行校正时)以及初始控制信号,以输出振荡信号。
步骤S715:利用除法器,将振荡信号除以默认除数值,并输出对应的被除信号。
步骤S717:利用相位频率检测器,检测被除信号的被除频率,与参考频率的被除频率差值。
步骤S719:利用校正电路,依据被除频率差值,判断被除频率是否落入可容许校正误差范围,若否,执行步骤S721:依据设定频率以校正被除频率,并输出具有被除校正频率的被除校正信号,若是,则不进行校正,直接执行步骤S723。
步骤S723:利用频率相位锁定电路,判断被除校正信号的被除校正频率(有进行校正时)或被除频率(没有进行校正时)是否落入锁定频率范围,以及判断被除校正信号的被除相位是否落入锁定相位范围,若否(被除校正频率或被除频率),执行步骤S725:对被除校正频率或被除频率进行追踪,若否(被除相位),执行步骤S725:对被除相位进行追踪,若是(被除校正频率或被除频率),执行步骤S725:以追踪到的被除校正频率或被除频率进行锁频,若是(被除相位),执行步骤S725:以追踪到的被除相位进行锁相,并输出对应频率和相位追踪结果的锁定控制信号至振荡电路。最后,通过振荡电路依据被除校正信号以及锁定控制信号,输出另一振荡信号,并针对另一振荡信号重复执行步骤S715~S725。
上述步骤S723中的锁定频率范围可包含粗调锁定频率范围以及细调锁定频率范围;锁定相位范围可包含粗调锁定相位范围以及细调锁定相位范围。也就是说,可将应用于被除频率及被除相位的第六实施例的步骤S619~S629转用于步骤S723的被除校正频率(经校正后的被除频率)及被除相位,包含锁定落入粗调锁定频率范围或细调锁定相位范围的被除校正频率,以及锁定落入粗调锁定相位范围或细调锁定相位范围的被除相位。
综上所述,本发明的有益效果在于,本发明提供的具有自动校正功能的数字锁相回路及自动校正方法,其在振荡电路受制程及环境中的各种因素影响而导致输出的频率漂移时,可例如在启动数字锁相回路时,自动校正漂移频率与相位,而无需通过额外机台进行个别校正,在振荡电路的有限控制位数下,可优化提高振荡器的分辨率,并可有效节省成本。
以上所述仅为举例性,而非为限制性者。任何未脱离本发明的精神与范畴,而对其进行的等效修改或变更,均应包含于后附的权利要求范围中。
最后须说明地是,于前述说明中,尽管已将本发明技术的概念以多个示例性实施例具体地示出与阐述,然而本领域技术人员将理解,在不背离由以下权利要求范围所界定的本发明技术的概念的范围的条件下,可对其作出形式及细节上的各种变化。
惟以上所述仅为本发明的优选可行实施例,非因此即局限本发明的专利范围,故举凡运用本发明说明书及图示内容所为的等效结构变化,均同理包含于本发明的范围内,合予陈明。
Claims (12)
1.一种具有自动校正功能的数字锁相回路,其特征在于,包含:
频率相位锁定电路,从外部接收校正点控制信号,并输出对应的初始控制信号,所述频率相位锁定电路追踪初始校正信号的初始校正频率及初始相位分别落入校正锁定频率范围以及锁定相位范围时,锁定所述初始校正频率以及所述初始相位,所述频率相位锁定电路分别判断被除信号的被除频率及被除相位分别落入锁定频率范围以及所述锁定相位范围时,锁定所述被除频率以及所述被除相位;
校正电路,连接所述频率相位锁定电路,所述校正电路存储可容许校正误差范围,所述校正电路判断所述初始控制信号的初始频率未落入所述可容许校正误差范围时,所述校正电路校正所述初始频率以产生所述初始校正频率,并输出具有所述初始校正频率的所述初始校正信号;
振荡电路,连接所述校正电路以及所述频率相位锁定电路,所述振荡电路依据所述初始校正信号以及所述初始控制信号,以输出振荡信号;
除法器,连接所述振荡电路,所述除法器从外部接收默认除数值指示信号,所述默认除数值指示信号指示默认除数值,所述除法器将所述振荡信号的振荡频率除以所述默认除数值以产生所述被除信号,所述默认除数值相关联于参考频率以及所述振荡频率的比例;以及
相位频率检测器,连接所述除法器,所述相位频率检测器检测所述被除频率与所述参考频率的频率差值以及所述被除相位与参考相位的相位差值,并输出所述频率差值以及所述相位差值至所述频率相位锁定电路,以作为判断所述被除频率与所述被除相位分别落入所述锁定频率范围以及所述锁定相位范围的依据。
2.如权利要求1所述的具有自动校正功能的数字锁相回路,其特征在于,所述锁定频率范围包含粗调锁定频率范围以及细调锁定频率范围,所述锁定相位范围包含粗调锁定相位范围以及细调锁定相位范围,所述频率相位锁定电路包含:
粗调锁定电路,连接所述相位频率检测器以及所述振荡电路,所述粗调锁定电路存储所述粗调锁定频率范围以及所述粗调锁定相位范围,所述粗调锁定电路追踪所述初始校正频率或所述被除频率落入所述粗调锁定频率范围时,进行锁频,以及追踪所述初始相位或所述被除相位落入所述粗调锁定相位范围时,进行锁相,并输出对应的粗调锁定信号;以及
细调锁定电路,连接所述相位频率检测器以及所述振荡电路,所述细调锁定电路存储所述细调锁定频率范围以及所述细调锁定相位范围,所述细调锁定电路追踪所述初始校正频率或所述被除频率落入所述细调锁定频率范围时,进行锁频,以及追踪所述初始相位或所述被除相位落入所述细调锁定相位范围时,进行锁相,并输出对应的细调锁定信号。
3.如权利要求2所述的具有自动校正功能的数字锁相回路,其特征在于,所述具有自动校正功能的数字锁相回路还包含编码器,连接所述粗调锁定电路、所述细调锁定电路以及所述振荡电路,所述编码器编码所述粗调锁定信号以及所述细调锁定信号,以输出锁定控制信号至所述振荡电路,所述振荡电路依据所述锁定控制信号输出另一振荡信号。
4.如权利要求1所述的具有自动校正功能的数字锁相回路,其特征在于,所述相位频率检测器检测所述被除信号的被除频率与所述参考频率的被除频率差值;
所述校正电路接收所述被除频率差值,据以判断所述被除频率未落入所述可容许校正误差范围时,所述校正电路校正所述被除频率,并输出对应的被除校正信号包含被除校正频率;
所述频率相位锁定电路判断所述被除校正频率落入所述锁定频率范围时,所述频率相位锁定电路锁定所述被除校正频率,并输出对应的锁定控制信号;
所述振荡电路依据所述锁定控制信号以及所述被除校正信号,以输出另一振荡信号。
5.一种数字锁相回路的自动校正方法,适用于如权利要求1所述的具有自动校正功能的数字锁相回路,其特征在于,所述数字锁相回路的自动校正方法包含以下步骤:
(a)利用所述频率相位锁定电路,输出所述初始控制信号;
(b)利用所述校正电路,判断所述初始控制信号的所述初始频率未落入所述可容许校正误差范围时,利用所述校正电路校正所述初始频率以产生所述初始校正频率,并输出具有所述初始校正频率的所述初始校正信号;
(c)利用所述频率相位锁定电路,追踪所述初始校正频率是否落入所述校正锁定频率范围,若否,重复执行步骤(b),若是,锁定所述初始校正频率,并接着执行下一步骤;
(d)利用所述振荡电路,依据所述初始校正信号以及所述初始控制信号,以输出所述振荡信号;
(e)利用所述除法器,将所述振荡信号除以所述默认除数值,以输出所述被除信号;
(f)利用所述相位频率检测器,检测所述被除信号的所述被除频率与所述参考频率的所述频率差值,以及检测所述被除信号的所述被除相位与所述参考相位的所述相位差值;
(g)利用所述频率相位锁定电路,依据所述频率差值以追踪所述被除频率是否落入所述锁定频率范围,若否,持续追踪被除频率,若是,锁定所述被除频率,并接着执行下一步骤;以及
(h)利用所述频率相位锁定电路,依据所述相位差值以追踪所述被除相位是否落入所述锁定相位范围,若否,持续追踪所述被除相位,若是,锁定所述被除相位,并接着执行步骤(d)。
6.如权利要求5所述的数字锁相回路的自动校正方法,其特征在于,在利用所述频率相位锁定电路追踪所述初始校正频率落入所述校正锁定频率范围的步骤(c)之后,还包含以下步骤:
利用所述频率相位锁定电路,追踪所述初始控制信号的所述初始相位是否落入所述锁定相位范围,若是,锁定所述初始相位,并接着执行步骤(d),若否,重复执行此步骤。
7.如权利要求5所述的数字锁相回路的自动校正方法,其特征在于,所述数字锁相回路的自动校正方法还包含以下步骤:
利用粗调锁定电路,追踪所述初始校正频率是否落入粗调锁定频率范围,若否,对所述初始校正频率持续进行追踪,若是,锁定所述初始校正频率,并接着执行下一步骤;
利用所述粗调锁定电路,追踪所述被除频率是否落入所述粗调锁定频率范围,若否,对所述被除频率持续进行追踪,若是,以粗调追踪到的所述被除频率进行锁频,并输出对应的粗调锁定信号至所述振荡电路;以及
利用细调锁定电路,追踪所述被除频率是否落入所述细调锁定频率范围,若否,对所述被除频率持续进行追踪,若是,以细调追踪到的所述被除频率进行锁频,并输出对应的细调锁定信号至所述振荡电路。
8.如权利要求7所述的数字锁相回路的自动校正方法,其特征在于,在利用所述粗调锁定电路追踪所述初始校正频率落入所述粗调锁定频率范围的步骤之后,所述数字锁相回路的自动校正方法还包含以下步骤:
利用所述细调锁定电路,追踪所述初始校正频率是否落入所述细调锁定范围,若否,对所述初始校正频率持续进行追踪,若是,以追踪到的所述初始校正频率进行锁频,并输出对应的所述细调锁定信号至所述振荡电路。
9.如权利要求5所述的数字锁相回路的自动校正方法,其特征在于,所述数字锁相回路的自动校正方法还包含以下步骤:
利用粗调锁定电路,追踪所述初始相位是否落入粗调锁定相位范围,若否,对所述初始相位持续进行追踪,若是,锁定所述初始相位,并接着执行下一步骤;
利用所述粗调锁定电路,追踪所述被除相位是否落入所述粗调锁定相位范围,若否,对所述被除相位持续进行追踪,若是,以追踪到的所述被除相位进行锁相,并输出对应的粗调锁定信号至所述振荡电路;以及
利用细调锁定电路,追踪所述被除相位是否落入所述细调锁定相位范围,若否,对所述被除相位持续进行追踪,若是,以追踪到的所述被除相位进行锁相,并输出对应的细调锁定信号至所述振荡电路。
10.如权利要求9所述的数字锁相回路的自动校正方法,其特征在于,所在利用所述粗调锁定电路,追踪所述初始相位落入所述粗调锁定相位范围的步骤之后,所述数字锁相回路的自动校正方法还包含以下步骤:
利用所述细调锁定电路,追踪所述初始相位是否落入所述细调锁定相位范围,若否,对所述初始相位持续进行追踪,若是,以追踪到的所述初始相位进行锁相,并输出对应的所述细调锁定信号至所述振荡电路。
11.如权利要求7所述的数字锁相回路的自动校正方法,其特征在于,在所述粗调锁定信号以及所述细调锁定信号输出至所述振荡电路之前,所述数字锁相回路的自动校正方法还包含以下步骤:
利用编码器,编码所述粗调锁定信号以及所述细调锁定信号,以输出锁定控制信号至所述振荡电路;以及
利用所述振荡电路,依据所述锁定控制信号以及所述初始校正信号,以输出另一振荡信号。
12.如权利要求5所述的数字锁相回路的自动校正方法,其特征在于,所述数字锁相回路的自动校正方法更包含以下步骤:
利用所述相位频率检测器,检测所述被除信号的所述被除频率与所述参考频率的被除频率差值;
利用所述校正电路接收所述被除频率差值,据以判断所述被除频率未落入所述可容许校正误差范围时,利用所述校正电路校正所述被除频率,并输出具有被除校正频率的被除校正信号;
利用所述频率相位锁定电路,判断所述被除校正频率落入所述锁定频率范围时,所述频率相位锁定电路锁定所述被除校正频率,并输出对应的锁定控制信号;
利用所述振荡电路,依据所述锁定控制信号以及所述被除校正信号,以输出另一振荡信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107117947 | 2018-05-25 | ||
TW107117947A TWI649974B (zh) | 2018-05-25 | 2018-05-25 | 具自動校正功能的數位鎖相迴路及其自動校正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110535462A CN110535462A (zh) | 2019-12-03 |
CN110535462B true CN110535462B (zh) | 2022-12-23 |
Family
ID=66213875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810563228.XA Active CN110535462B (zh) | 2018-05-25 | 2018-06-04 | 具有自动校正功能的数字锁相回路及其自动校正方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10340924B1 (zh) |
CN (1) | CN110535462B (zh) |
TW (1) | TWI649974B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101188420A (zh) * | 2006-11-16 | 2008-05-28 | 普诚科技股份有限公司 | 可自动校正振荡频率范围的回路系统及其相关方法 |
CN102457272A (zh) * | 2010-10-26 | 2012-05-16 | 联发科技股份有限公司 | 频率校正装置、方法及锁相回路 |
CN107346972A (zh) * | 2016-05-06 | 2017-11-14 | 瑞鼎科技股份有限公司 | 频率合成装置及使用其的自动校正方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002111492A (ja) * | 2000-09-06 | 2002-04-12 | Internatl Business Mach Corp <Ibm> | 位相同期ループ用の自動較正システム |
US6853261B1 (en) * | 2002-05-07 | 2005-02-08 | Rfmd Wpan, Inc. | Method and apparatus for calibrating voltage-controlled devices |
JP4651298B2 (ja) * | 2004-04-08 | 2011-03-16 | 三菱電機株式会社 | 周波数自動補正pll回路 |
US7042253B2 (en) * | 2004-05-24 | 2006-05-09 | Industrial Technology Research Institute (Itri) | Self-calibrating, fast-locking frequency synthesizer |
US8044724B2 (en) * | 2008-09-22 | 2011-10-25 | Mosys, Inc. | Low jitter large frequency tuning LC PLL for multi-speed clocking applications |
US8373473B2 (en) * | 2010-07-20 | 2013-02-12 | Etron Technology, Inc. | Dual-loop phase lock loop |
US8698566B2 (en) * | 2011-10-04 | 2014-04-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Phase locked loop calibration |
US8953730B2 (en) * | 2012-04-20 | 2015-02-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Auto frequency calibration for a phase locked loop and method of use |
US9065454B2 (en) * | 2012-11-29 | 2015-06-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Phase locked loop with self-calibration |
US9692426B2 (en) * | 2013-05-06 | 2017-06-27 | Advanced Micro Devices, Inc. | Phase locked loop system with bandwidth measurement and calibration |
TWI523432B (zh) * | 2014-11-05 | 2016-02-21 | 驊訊電子企業股份有限公司 | 參考頻率校正模組及其電子裝置 |
-
2018
- 2018-05-25 TW TW107117947A patent/TWI649974B/zh active
- 2018-06-04 CN CN201810563228.XA patent/CN110535462B/zh active Active
- 2018-09-17 US US16/132,566 patent/US10340924B1/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101188420A (zh) * | 2006-11-16 | 2008-05-28 | 普诚科技股份有限公司 | 可自动校正振荡频率范围的回路系统及其相关方法 |
CN102457272A (zh) * | 2010-10-26 | 2012-05-16 | 联发科技股份有限公司 | 频率校正装置、方法及锁相回路 |
CN107346972A (zh) * | 2016-05-06 | 2017-11-14 | 瑞鼎科技股份有限公司 | 频率合成装置及使用其的自动校正方法 |
Also Published As
Publication number | Publication date |
---|---|
TW202005280A (zh) | 2020-01-16 |
US10340924B1 (en) | 2019-07-02 |
TWI649974B (zh) | 2019-02-01 |
CN110535462A (zh) | 2019-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7755441B1 (en) | Frequency and temperature compensation synthesis for a MEMS resonator | |
US4272729A (en) | Automatic pretuning of a voltage controlled oscillator in a frequency synthesizer using successive approximation | |
KR100682279B1 (ko) | 주파수 합성기의 적응 주파수 조정장치 | |
US11070168B2 (en) | Oscillator circuit | |
CN110022153B (zh) | 半导体装置和操作半导体装置的方法 | |
US7558358B1 (en) | Method and apparatus for generating a clock signal according to an ideal frequency ratio | |
US20010022539A1 (en) | Electronic circuit | |
JP4355350B2 (ja) | 発振周波数制御回路 | |
EP1039640A1 (en) | PLL circuit | |
US6342798B1 (en) | PLL circuit used temperature compensated VCO | |
JP2011205338A (ja) | 局部発振器 | |
EP1547249A1 (en) | Voltage-controlled oscillator presetting circuit | |
US8115527B2 (en) | PLL apparatus | |
JP5420235B2 (ja) | 温度補償型水晶発振器の温度補償値設定方法 | |
US11418204B2 (en) | Phase lock loop (PLL) with operating parameter calibration circuit and method | |
KR20160083695A (ko) | 주파수 합성기의 출력을 제어하기 위한 장치 및 방법 | |
CN110535462B (zh) | 具有自动校正功能的数字锁相回路及其自动校正方法 | |
US8125284B2 (en) | Temperature compensation method and apparatus for an output frequency signal based on successive approximation | |
US20120002707A1 (en) | Pll frequency synthesizer | |
JP3592269B2 (ja) | 位相同期回路 | |
KR101364843B1 (ko) | 자동 주파수 교정회로 및 이를 포함한 주파수 합성장치 | |
JP5424473B2 (ja) | 発振回路 | |
US11171658B1 (en) | Semiconductor integrated circuit, electronic device, and method of detecting frequency | |
US11984851B2 (en) | Oscillator circuit, oscillation method, and method for adjusting oscillator circuit | |
JP7491092B2 (ja) | 位相同期回路及び位相同期方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |