CN102457272A - 频率校正装置、方法及锁相回路 - Google Patents

频率校正装置、方法及锁相回路 Download PDF

Info

Publication number
CN102457272A
CN102457272A CN2011102901653A CN201110290165A CN102457272A CN 102457272 A CN102457272 A CN 102457272A CN 2011102901653 A CN2011102901653 A CN 2011102901653A CN 201110290165 A CN201110290165 A CN 201110290165A CN 102457272 A CN102457272 A CN 102457272A
Authority
CN
China
Prior art keywords
frequency
signal
gate
oscillation
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102901653A
Other languages
English (en)
Other versions
CN102457272B (zh
Inventor
卓宜贤
薛育理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN102457272A publication Critical patent/CN102457272A/zh
Application granted granted Critical
Publication of CN102457272B publication Critical patent/CN102457272B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/181—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种频率校正装置，包含有逻辑单元，用来根据一门控窗口信号门控该频率信号，以产生一门控频率信号；及一除法器，用来将该门控频率信号的频率除以一除数，以产生一频率指示信号，且该除法器的输出位数为于一校正循环内，被设为该除数；以及一控制电路，用于根据所述频率指示信号调整所述频率信号的振荡频率。本发明还提供一种采用该频率校正装置的锁相回路以及一种频率校准方法。本发明的频率校正装置以及锁相回路中，通过内设的除法器来实现分频以及频率校准，从而能够减少电路布线面积以及降低制造成本。

Description

频率校正装置、方法及锁相回路
技术领域
本发明涉及频率校正的装置及方法，尤指一种可透过对一频率信号进行除法运算与门控，以调整该频率信号的一振荡频率的频率校正的相关装置及方法。
背景技术
随着无线通信技术演进，各式无线通信装置已普及于现代社会，如移动电话，个人数字助理(Personal Digital Assistant，PDA)等。这些通讯装置普遍包含有一压控振荡器(Voltage Controlled Oscillator，VCO)，用来提供一可调频率频率，以实现不同通讯算法。为产生一所欲的振荡频率，需要高准确度的频率校正，然而计算一振荡频率的一调整幅度，往往极为费时。
而且，习知频率计数器需利用模拟电路实现，因此需额外布局面积。因此，如何经济地校正压控振荡器的频率已成为业界努力的目标。
发明内容
有鉴于此，有必要提供一个高效且能够降低成本的频率校正装置及其频率校正方法，以及一使用所述频率校正设备及方法的锁相回路。
本发明揭露一种频率校正装置用来校正一频率信号的一振荡频率。该频率校正装置包含有一逻辑单元，用来根据一门控窗口信号门控该频率信号，以产生一门控频率信号；一除法器，用来将该门控频率信号的频率除以一除数，以产生一频率指示信号，其中该除法器的多个输出位数于一校正循环内被设为该除数；以及一控制电路，用于根据所述频率指示信号调整所述频率信号的振荡频率。
本发明另揭露一种锁相回路，其包括：一侦测器，用于根据一频率参考信号和一频率指示信号生成一微调电压；一压控振荡器，用于根据所述微调电压，以可调的频率产生一频率信号；以及一反馈回路，耦接于该压控振荡器的一输出及该侦测器的一输入之间。所述反馈回路包括：一逻辑单元，用于根据一个门控窗口信号门控所述频率信号，以产生一门控频率信号；一除法器，用于将该门控频率信号的频率除以一除数，以产生该频率指示信号，其中，所述除法器的多个输出位数在一个校正循环内被设置为所述除数；以及一控制电路，用于根据所述频率指示信号调整所述频率信号的振荡频率。
本发明另揭露一种频率校正方法，用于校正一频率信号的一振荡频率。所述频率校正方法包括步骤：根据一个门控窗口信号门控所述频率信号，以产生一门控频率信号；在一个校正循环内将一除法器的多个输出位数设定为一除数；将所述门控频率信号的频率除以所述除数，以产生一频率指示信号；以及根据所述频率指示信号调整所述振荡频率。
本发明提供的频率校正装置及方法以及采用该频率校正装置及方法的锁相回路中，用于其压控振荡器的频率校正过程为藉由内设的除法器实现，无须额外的布线面积，故可将电路面积及生产成本最小化。
附图说明
图1A为本发明一实施方式提供的锁相回路的示意图。
图1B为本发明另一实施方式提供的锁相回路的示意图。
图2A为图1A或图1B的锁相回路的除法器的示意图。
图2B及图2C为图2A的除法器的信号时序图。
图3A为图1A的锁相回路的另一实施方式的示意图。
图3B为图1B的锁相回路的另一实施方式的示意图。
图4为图3A以及图3B的锁相回路的信号时序图。
图5A为图1A、1B、3A以及3B的锁相回路的除法器的计数结果、输出位数以及振荡频率的检索表。
图5B为图1A、1B、3A以及3B的锁相回路的电压控制振荡器(VCO)的一频带图。
图6为本发明一实施方式提供的频率校正装置的示意图。
图7为图6的频率校正装置的频率校正流程图。
具体实施方式
在本说明书以及权利要求书当中使用了某些词汇来指代特定的组件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求并不以名称的差异作为区分组件的方式，而是以组件在功能上的差异作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”是一个开放式的用语，因此应解释成“包含但不限定于”。另外，“耦接”一词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可以直接电气连接于第二装置，或通过其它装置或连接手段间接地电气连接至第二装置。
图1A为本发明一实施方式提供的一锁相回路(phase-locked loop，PLL)40的示意图。该锁相回路40包含有一侦测器400、一压控振荡器(VoltageControlled Oscillator，VCO)402及一反馈回路410。该侦测器400为用来根据一频率参考信号FREF及一频率指示信号FIND，以产生一微调电压VT。该压控振荡器402为用来根据该微调电压VT，以一可调频率产生一频率信号CLK。该反馈回路410包含有一逻辑单元412、一除法器414及一控制电路416。该逻辑单元412为用来根据指示一门控窗口(图未示)的一门控窗口信号GW来门控该频率信号CLK以藉由该门控窗口产生一门控频率信号CLK_g。该除法器414为用来将门控频率信号CLK_g的频率除以一除数N，以产生该频率指示信号FIND。最后，该控制电路416根据该频率指示信号FIND的一静态逻辑位准，调整频率信号CLK的一振荡频率f。
简言之，为简单有效校正该压控振荡器的该振荡频率f，除法器414为进一步用来作为一计数器，以判断该振荡频率f是否符合一目标频率，并据以指示该振荡频率f应调升或调降。由于该除法器414为反馈回路410中的一共同组件，如此的校正方法将不会增加布局面积。
当然，亦可设计锁相回路40不进行校正流程，直接提供频率信号CLK(即正常模式)。在上述校正模式中，为先保持微调电压VT以固定该振荡频率f，且频率指示信号FIND为位于一静态逻辑位准，以指示该振荡频率f是否符合该目标频率。或者，如第1B图所示，该除法器414可分别提供频率指示信号FIND至控制电路416及提供该反馈频率至该侦测器400。
具体的，请参考第2A图，第2B图及第2C图。第2A图为除法器414的一简化示意图。第2B图及第2C图为除法器414作为一计数器的信号的时序图。在第2A图中，除法器414包含有三级(分别为D型正反器500、501、502)，其中每一级皆被设置用来将门控频率信号CLK_g的频率除以二。只要D型正反器500、501、502的输出位数m[0]、m[1]、m[2]被来自控制电路416的一重置信号RST设定为该除数N(以第2B图及第2C图为例，N＝8)，输出位数m[0]、m[1]、m[2]中的一最高有效位(Most Significant Bit，MSB)m[2]即指示是否已计数超过门控频率信号CLK_g的八个循环(即该除数)。若已计数超过门控频率信号CLK_g的八个循环，最高有效位m[2]的逻辑位准于时间t0为高位准(如第2B图所示)。反的，若计数未达门控频率信号CLK_g的八个循环，则最高有效位m[2]的逻辑位准将如第2C图所示，于时间t0为低位准。换言的，藉由将输出位数于一校正循环内设定为所述欲定除数N，除法器414可作为一计数器，以判读振荡频率f是否符合一正比于除数N的目标频率。需注意的是，第2A图仅作为一说明范例，而实作上的电路可由各种可程序化的除法器实现，如PS计数器及多模除法器等。
除此的外，为根据一门控信号GAT提供一门控窗口信号GW，如第3A图及第3B图所示，相较于上述锁相回路40，本发明另一实施方式的一锁相回路60可另包含有一D型正反器600。所述D触发器600包括一个输入端、一个用于获取所述选通信号GAT的频率端、一个用于获取所述重置信号RST的复位端，所述D触发器600用于根据所述重置信号RST以及所述选通信号GAT提供所述门控窗口信号GW。以逻辑单元412为一与门(AND Gate)为例，逻辑单元412可门控门控窗口信号GW及频率信号CLK，以产生门控频率信号CLK_g。请继续参考第4图，第4图为重置信号RST、门控信号GAT、门控窗口信号GW、门控频率信号CLK_g及频率指示信号FIND的时序图。在第4图中，除法器414为于门控频率信号CLK_g的前，根据所欲除数N设定为一目标值，以正确判断该振荡频率f。需注意，频率指示信号FIND为于门控频率信号CLK_g停止振荡后才被检查的。举例而言，于第4图中的t1时刻，该频率指示信号FIND的逻辑位准为”高”，代表该振荡频率f高于该目标频率。反的，若频率指示信号FIND在t1时刻的逻辑位准为”低”(第4图中的横向虚线)，则代表该振荡频率f低于该目标频率。根据一变化实施方式，该频率指示信号FIND为以相反方法判定，即频率指示信号FIND的位准为”高”时，代表该振荡频率f低于该目标频率，而频率指示信号FIND的位准为”低”时，代表该振荡频率f高于该目标频率。
由于频率指示信号FIND仅指示振荡频率f是否大于或小于该目标频率，故可撷取输出位数中除该最高有效位外的其他位数，以另指示该振荡频率f的一校正幅度。举例而言，请参考第5A图及第5B图。第5A图为除法器414(6位)的一计数结果、输出位数及该振荡频率f的一对照表。第5B图为压控振荡器402的频带图。第5A图及第5B图中，W代表该门控窗口的一长度，N代表该门控窗口内的一所欲定循环数，因此N/W代表该目标频率。在第5A图中，该最高有效位表示振荡频率f是否大于该目标频率N/W，而六个输出位数中的最后三者可用来改善振荡频率f的校正准确度。具体而言，可透过对输出位数中的最后三位数进行逻辑运算，产生一频率误差信号FER，以指示该压控振荡器(VCO)402的频率是否接近该校正目标频率的一范围Δf内。如此一来，压控振荡器402可根据频率指示信号FIND及根据频率-误差信号FER，判断应调升或调降该振荡频率f，以达到更高的校正准确率。
详细而言，该控制电路416为设计用来对压控振荡器402进行一二元搜寻，以调整频率信号CLK的该振荡频率f。只要频率指示信号FIND及校正幅度Δf已确定，控制电路416即可据以调整该振荡频率f。除此以外，该频率指示信号FIND的该静态逻辑位准为由该门控窗口获得，如第2B图及第2C图中的t0时刻。
如第6图所示，逻辑单元412、除法器414及D型正反器600(可选择性设置)可统合作用为一校正装置90，并可用来校正该锁相回路以外的电子装置中一压控振荡器的一振荡频率f。校正装置90的运作可归纳为一频率校正流程11，如第7图所示。频率校正流程11包含有以下步骤：
步骤1000：开始。
步骤1002：于一校正循环内，将该输出位数设定为该除数。步骤1004：根据门控窗口信号GW门控频率信号CLK，以产生所述门控频率信号CLK_g。
步骤1006：将门控频率信号CLK_g频率除以该除数N，以产生该频率指示信号FIND。
步骤1008：根据频率指示信号FIND调整该振荡频率f。
步骤1010：结束。
频率校正流程11的详细说明可参考前述，于此不赘述。
透过模式切换，除法器414可进一步用来量测频率信号CLK的该振荡频率f。因此，该压控振荡器402可据以判断应调升或调降该振荡频率f，并以该校正幅度Δf平移该振荡频率f。由于除法器414已存在于反馈回路410中，此校正方法不需要额外电路面积，从而有助降低生产成本。
综上所述，所述VCO 402的频率校准通过已经存在于频率校准设备90中的分频器414来实现，从而能够节省电路布线面积以及降低制造成本。
虽然本发明已以较佳实施方式揭露如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的范围内，可以做一些改动，因此本发明的保护范围应以权利要求所界定的范围为准。

Claims (20)

1.一种频率校正装置，用来校正一频率信号的一振荡频率，该频率校正装置包含有：
一逻辑单元，用来根据一门控窗口信号门控该频率信号，以产生一门控频率信号；
一除法器，用来将该门控频率信号的频率除以一除数，以产生一频率指示信号，其中该除法器的多个输出位数于一校正循环内被设为该除数；以及
一控制电路，用于根据所述频率指示信号调整所述频率信号的振荡频率。
2.如权利要求1所述的频率校正装置，另包含有一D型正反器，该D型正反器包含有一输入端、一用于接收一门控信号的频率端、一用来接收一重置信号的重置端，该D型正反器用来根据该重置信号及该门控信号，提供该门控窗口信号。
3.如权利要求1所述的频率校正装置，其中，所述频率指示信号为所述多个输出位数的最高有效位。
4.如权利要求1所述的频率校正装置，其中该除法器中除该最高有效位外的至少一输出位数，用来指示该振荡频率的一校正幅度。
5.如权利要求1所述的频率校正装置，其中该逻辑单元为一与门，用来对该频率信号及该门控窗口信号进行”与”逻辑运算，并据以输出该门控频率信号。
6.如权利要求2所述的频率校正装置，其中，所述除法器包括与该多个输出位数一一对应的多个级，所述多个输出位数共同指示所述除数，其中，所述多个级被所述重置信号在一个校正循环内根据所述多个输出位数进行设置。
7.如权利要求1所述的频率校正装置，其中，所述控制电路根据所述频率指示信号的一个静态逻辑位准来调整所述频率信号的振荡频率，所述门控窗口信号代表一门控窗口，所述静态逻辑电平即在所述门控窗口内获得。
8.一种锁相回路，包括：
一侦测器，用于根据一频率参考信号和一频率指示信号生成一微调电压；
一压控振荡器，用于根据所述微调电压，以可调的频率产生一频率信号；以及
一反馈回路，耦接于该压控振荡器的一输出及该侦测器的一输入之间，所述反馈回路包括：
一逻辑单元，用于根据一个门控窗口信号门控所述频率信号，以产生一门控频率信号；
一除法器，用于将该门控频率信号的频率除以一除数，以产生该频率指示信号，其中，所述除法器的多个输出位数在一个校正循环内被设置为所述除数；以及
一控制电路，用于根据所述频率指示信号调整所述频率信号的振荡频率。
9.如权利要求8所述的锁相回路，其中，所述除法器包括与该多个输出位数一一对应的多个级，所述多个输出位数共同指示所述除数，其中，所述多个级被一重置信号在一个校正循环内根据所述多个输出位数进行设置。
10.如权利要求9所述的锁相回路，进一步包括：
一D型正反器，其包含有一输入端、一用于接收一门控信号的频率端、以及一用来接收该重置信号的重置端，该D型正反器用来根据该重置信号及该门控信号提供该门控窗口信号。
11.如权利要求9所述的锁相回路，其中，所述频率指示信号为所述多个输出位数的最高有效位。
12.如权利要求11所述的锁相回路，其中，该除法器中除该最高有效位外的至少一输出位数，为用来指示该振荡频率的校正幅度。
13.如权利要求12所述的锁相回路，其中，所述压控振荡器还用于根据所述频率指示信号判断调升或调降所述振荡频率，以及根据所述校正幅度平移所述振荡频率。
14.如权利要求8所述的锁相回路，其中，所述控制电路还用于在压控振荡器中执行二元搜寻，以调整所述频率信号的振荡频率。
15.如权利要求8所述的锁相回路，其中，所述控制电路根据所述频率指示信号的一静态逻辑位准来调整所述振荡频率，所述门控窗口信号代表一门控窗口，所述静态逻辑位准即在所述门控窗口内获得。
16.一种频率校正方法，用于校正一频率信号的一振荡频率，所述频率校正方法包括步骤：
根据一个门控窗口信号门控所述频率信号，以产生一门控频率信号；
在一个校正循环内将一除法器的多个输出位数设定为一除数；
将所述门控频率信号的频率除以所述除数，以产生一频率指示信号；以及根据所述频率指示信号调整所述振荡频率。
17.如权利要求16所述的频率校正方法，进一步包括步骤：将所述门控窗口信号与一重置信号同步。
18.如权利要求16所述的频率校正方法，其中，所述频率指示信号为所述多个输出位数的最高有效位。
19.如权利要求18所述的频率校正方法，进一步包括步骤：获得该除法器的输出位数中除最高有效位以外的至少一个输出位数，以指示所述振荡频率的校正幅度。
20.如权利要求18所述的频率校正方法，其中，所述根据频率指示信号调整所述振荡频率的步骤中，进一步包括：根据所述频率指示信号判断调升或调降所述振荡频率，并根据该校正幅度平移该振荡频率。
CN201110290165.3A 2010-10-26 2011-09-28 频率校正装置、方法及锁相回路 Expired - Fee Related CN102457272B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US40677910P 2010-10-26 2010-10-26
US61/406,779 2010-10-26
US13/070,425 US8461933B2 (en) 2010-10-26 2011-03-23 Device and method for frequency calibration and phase-locked loop using the same
US13/070,425 2011-03-23

Publications (2)

Publication Number Publication Date
CN102457272A true CN102457272A (zh) 2012-05-16
CN102457272B CN102457272B (zh) 2017-04-26

Family

ID=45972519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110290165.3A Expired - Fee Related CN102457272B (zh) 2010-10-26 2011-09-28 频率校正装置、方法及锁相回路

Country Status (3)

Country Link
US (1) US8461933B2 (zh)
CN (1) CN102457272B (zh)
TW (1) TW201223161A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105656483A (zh) * 2014-12-02 2016-06-08 联发科技股份有限公司 频率合成模块及相关的频率增益确定方法
CN103873056B (zh) * 2012-12-07 2016-11-23 中芯国际集成电路制造(上海)有限公司 振荡器自动校准装置及其校准方法
CN109765583A (zh) * 2019-03-04 2019-05-17 华通信安(北京)科技发展有限公司 一种基于gnss接收机秒脉冲的时钟同步方法
CN110535462A (zh) * 2018-05-25 2019-12-03 茂达电子股份有限公司 具有自动校正功能的数字锁相回路及其自动校正方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2533556A (en) * 2014-12-16 2016-06-29 Nordic Semiconductor Asa Oscillator calibration
US9797936B2 (en) * 2015-03-05 2017-10-24 National Instruments Corporation Counter enhancements for improved performance and ease-of-use
US10250375B2 (en) 2016-09-22 2019-04-02 Qualcomm Incorporated Clock synchronization
CN108063618B (zh) * 2017-12-20 2021-09-28 广州润芯信息技术有限公司 一种vco自动校准电路和方法
EP3573242A4 (en) * 2018-03-29 2020-03-11 Shenzhen Goodix Technology Co., Ltd. FREQUENCY GENERATOR AND FREQUENCY GENERATION METHOD

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3840822A (en) * 1972-08-16 1974-10-08 Wandel & Goltermann Decadically adjustable frequency synthesizer
US20010022537A1 (en) * 2000-03-10 2001-09-20 Melava Jari Markus Fractional multimodulus prescaler
CN1893278A (zh) * 2005-07-06 2007-01-10 络达科技股份有限公司 锁相环及锁相环操作方法
CN101252720A (zh) * 2007-06-25 2008-08-27 浙江华立通信集团有限公司 3g和4g终端休眠模式控制方法和装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3753142A (en) * 1972-06-12 1973-08-14 Logimetrics Inc Signal generators employing digital phase locked loops and compensating circuits
JPS5360150A (en) * 1976-11-10 1978-05-30 Fujitsu Ltd Instantaneous leading-in system for digital phase lock loop
US4310805A (en) * 1979-12-13 1982-01-12 General Electric Company Phase-locked loop stabilized by a crystal oscillator
JPS6216617A (ja) * 1985-07-15 1987-01-24 Nec Corp Ｐｌｌ周波数シンセサイザ
US4841255A (en) * 1987-06-24 1989-06-20 Matsushita Electric Industrial Co., Ltd. Frequency synthesizer
US5008629A (en) * 1988-06-20 1991-04-16 Matsushita Electric Industrial Co., Ltd. Frequency synthesizer
JPH10336018A (ja) * 1997-05-28 1998-12-18 Fujitsu Ltd 可変分周器及びｐｌｌ回路
JP2000357966A (ja) * 1999-06-14 2000-12-26 Toshiba Corp 周波数シンセサイザ
US7023285B2 (en) 2003-07-15 2006-04-04 Telefonaktiebolaget Lm Ericsson (Publ) Self-calibrating controllable oscillator
US7590387B2 (en) 2005-03-18 2009-09-15 Broadcom Corp. High accuracy voltage controlled oscillator (VCO) center frequency calibration circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3840822A (en) * 1972-08-16 1974-10-08 Wandel & Goltermann Decadically adjustable frequency synthesizer
US20010022537A1 (en) * 2000-03-10 2001-09-20 Melava Jari Markus Fractional multimodulus prescaler
CN1893278A (zh) * 2005-07-06 2007-01-10 络达科技股份有限公司 锁相环及锁相环操作方法
CN101252720A (zh) * 2007-06-25 2008-08-27 浙江华立通信集团有限公司 3g和4g终端休眠模式控制方法和装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103873056B (zh) * 2012-12-07 2016-11-23 中芯国际集成电路制造(上海)有限公司 振荡器自动校准装置及其校准方法
CN105656483A (zh) * 2014-12-02 2016-06-08 联发科技股份有限公司 频率合成模块及相关的频率增益确定方法
CN105656483B (zh) * 2014-12-02 2018-09-04 联发科技股份有限公司 频率合成模块及相关的频率增益确定方法
CN110535462A (zh) * 2018-05-25 2019-12-03 茂达电子股份有限公司 具有自动校正功能的数字锁相回路及其自动校正方法
CN110535462B (zh) * 2018-05-25 2022-12-23 茂达电子股份有限公司 具有自动校正功能的数字锁相回路及其自动校正方法
CN109765583A (zh) * 2019-03-04 2019-05-17 华通信安(北京)科技发展有限公司 一种基于gnss接收机秒脉冲的时钟同步方法

Also Published As

Publication number Publication date
TW201223161A (en) 2012-06-01
US8461933B2 (en) 2013-06-11
CN102457272B (zh) 2017-04-26
US20120098603A1 (en) 2012-04-26

Similar Documents

Publication Publication Date Title
CN102457272A (zh) 频率校正装置、方法及锁相回路
US7046098B2 (en) All-digital frequency synthesis with capacitive re-introduction of dithered tuning information
US8559579B2 (en) All-digital frequency synthesis with DCO gain calculation
US7483508B2 (en) All-digital frequency synthesis with non-linear differential term for handling frequency perturbations
US8237482B2 (en) Circuit and method for generating a clock signal
US7541878B2 (en) Temperature compensated crystal oscillator
CN104170258B (zh) 再循环时数转换器（tdc）
US20060103566A1 (en) Circuit for high-resolution phase detection in a digital RF processor
US20080284477A1 (en) On-chip jitter measurement circuit
TW307068B (zh)
US20030155903A1 (en) Quantifying a difference between nodal voltages
CN1661916B (zh) 无线设备频率产生方法和系统
CN103441760A (zh) 一种高精度环形振荡器及其频率校准电路和频率校准方法
JP2002232290A (ja) Ｐｌｌ回路
CN101834598A (zh) 频率校正电路及其频率校正方法
CN106656122A (zh) 用于调节时钟信号中的占空比的装置和方法
US11316597B2 (en) System and method for calibrating a frequency doubler
US20160103423A1 (en) Bang-Bang Time to Digital Converter Systems and Methods
CN107294530A (zh) 用于高时间数字转换器（tdc）分辨率的校准方法和设备
CN101959298A (zh) 一种慢速定时时钟校准方法及装置和一种终端
US7821345B2 (en) Calibrating an oscillator and corresponding calibration device
US20170003708A1 (en) Method and circuit for adjusting the frequency of a clock signal
CN207884600U (zh) 一种低噪声自动频率控制装置
CN113721702A (zh) 一种应用于外挂式触控芯片的时钟补偿方法
CN107689774A (zh) 一种高频低温漂rc振荡器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170426

Termination date: 20190928

CF01 Termination of patent right due to non-payment of annual fee