CN105656483B - 频率合成模块及相关的频率增益确定方法 - Google Patents

频率合成模块及相关的频率增益确定方法 Download PDF

Info

Publication number
CN105656483B
CN105656483B CN201510870032.1A CN201510870032A CN105656483B CN 105656483 B CN105656483 B CN 105656483B CN 201510870032 A CN201510870032 A CN 201510870032A CN 105656483 B CN105656483 B CN 105656483B
Authority
CN
China
Prior art keywords
frequency
control
signal
circuit
frequency gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510870032.1A
Other languages
English (en)
Other versions
CN105656483A (zh
Inventor
洪兆庆
薛育理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN105656483A publication Critical patent/CN105656483A/zh
Application granted granted Critical
Publication of CN105656483B publication Critical patent/CN105656483B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0958—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation by varying the characteristics of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种频率合成模块及应用于频率合成模块的频率增益确定方法。该频率合成模块包括：操作电路，用于根据参考信号和反馈信号产生控制电压；可控振荡电路，根据所述控制电压和第一控制信号产生振荡信号，其包括具有第一频率增益的第一振荡电路及具有第二频率增益的第二振荡电路；反馈电路，用于根据所述振荡信号和第二控制信号产生所述反馈信号；控制电路，用于产生所述第一控制信号和所述第二控制信号；其中，所述控制电路通过第一值调整所述第一控制信号，并通过第二值调整所述第二控制信号，以估计所述第一振荡电路的所述第一频率增益；其中所述第一值与所述第二值成比例。本发明能够在短时间内以高准确度确定可控振荡器的频率增益。

Description

频率合成模块及相关的频率增益确定方法
【技术领域】
本发明关于一种频率合成模块及相关的频率增益确定方法，尤其关于一种在短时间内能够准确地确定可控振荡器(controllable oscillator)的频率增益的频率合成模块及频率增益确定方法。
【背景技术】
传统上，两点调制器(two-point modulator，TPM)是移动无线电系统中收发器的发射器的一种低复杂度实现方式。两点调制器包括锁相环(phase-locked loop，PLL)电路、低通调制路径和高通调制路径。输入调制数据经由低通调制路径和高通调制路径被馈送到锁相环电路。一般地，低通调制路径被连接到锁相环电路的反馈分频器，以及高通调制路径被连接到锁相环电路的电压控制振荡器(voltage-controlled oscillator，VCO)。
理想地，两点调制器具有从输入调制数据至电压控制振荡器的输出信号的全通响应，从而锁相环电路具有的传输响应与频率无关。然而，由于电压控制振荡器的增益相对于频率是可变的，因此当所传输的输出信号的频带发生改变时，电压控制振荡器可能诱发增益失配。换句话说，当两点调制器被用来传输多频带(multi-band)输出信号时，两点调制器的频率响应便变差。因此，提供一种有效的方法来检测和校准两点调制器中的增益失配在移动无线电领域是一个重要的问题。
【发明内容】
为了解决上述问题，本发明提供一种能够在短时间内以高准确度确定可控振荡器的频率增益的频率合成模块和相关的频率增益确定方法。
依据一实施例，提出一种频率合成模块，包括：操作电路，用于根据参考信号和反馈信号产生控制电压；可控振荡电路，配置为根据所述控制电压和第一控制信号产生振荡信号，其包括具有第一频率增益的第一振荡电路及具有第二频率增益的第二振荡电路；反馈电路，用于根据所述振荡信号和第二控制信号产生所述反馈信号；控制电路，用于产生所述第一控制信号和所述第二控制信号；其中，所述控制电路通过第一值调整所述第一控制信号，并通过第二值调整所述第二控制信号，估计所述第一振荡电路的所述第一频率增益；其中所述第一值与所述第二值成比例。
依据另一实施例，提出一种频率增益确定方法，应用于频率合成模块中的可控振荡电路，所述频率增益确定方法包括：根据参考信号和反馈信号产生控制电压；根据所述控制电压和对应于第一频率增益的第一控制信号产生振荡信号；根据所述振荡信号和对应于第二频率增益的第二控制信号产生所述反馈信号；以及通过第一值调整所述第一控制信号以及通过第二值调整所述第二控制信号，以估计所述第一频率增益；其中所述第一值与所述第二值是成比例的。
为了对本发明的上述及其它方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：
【附图说明】
图1为根据本发明实施例的频率合成模块的示意图。
图2为图1所示频率合成模块的相关信号的示意图。
图3为根据本发明实施例的计算电路的示意图。
图4为根据本发明实施例的操作过程的工作流程图。
【具体实施方式】
请参照图1，其为根据本发明实施例的频率合成模块10的示意图。频率合成模块10可以是电子产品(例如移动电话、平板电脑、数码照相机以及智能电视，并且不限于此)的电子元件(如集成电路IC)中的两点调制(TPM)基于锁相回路的频率合成器。如图1所示，频率合成模块10包括操作电路(operating circuit)100、可控振荡电路102、反馈电路104和控制电路106。操作电路100被用于根据参考信号REF和反馈振荡信号FB来产生控制电压VCTRL1。操作电路100包括相位频率检测器PFD、电荷泵CP和低通滤波器LPF1。低通滤波器LPF1包括电阻器R1、R2和电容器C1-C3。低通滤波器LPF1在其输出端产生控制电压VCTRL1。电荷泵CP包括电流源IUP、IDN和开关SUP、SDN。电荷泵CP产生控制电压VCTRL2。在图1中，控制电压VCTRL1和控制电压VCTRL2是在操作电路100的不同端子的电压并具有不同的电压电平。在另一范例中，操作电路100可以输出控制电压VCTRL1到控制电路106，而不是输出控制电压VCTRL2给控制电路106。可控振荡电路102包括数字控制振荡电路DCOU和电压控制振荡电路VCOU。数字控制振荡电路DCOU具有频率增益KDCO，以及电压控制振荡电路VCOU具有频率增益KVCO。可控振荡电路102根据控制电压VCTRL1和控制信号CON1产生振荡信号OOS。反馈电路104包括分频器(图1未示出)并用于根据振荡信号OOS和控制信号CON2产生反馈振荡信号FB。在图1中，控制电路106根据操作电路100的控制电压VCTRL2产生控制信号CON1和CON2。在另一范例中，控制电路106根据操作电路100的控制电压VCTRL1产生控制信号CON1和CON2。
详细地说，相位频率检测器PFD检测参考信号REF与反馈振荡信号FB之间的差Td，并相应地产生向上信号UP和向下信号DN来控制电荷泵CP，以增加或减小控制电压VCTRL1和VCTRL2，其中所述差Td是响应于参考时钟信号REF和反馈振荡信号FB之间相位差的时间差，以及控制电压VCTRL2的高频分量由低通滤波器LPF1滤除(filter out)。接着，可控振荡电路102根据控制电压VCTRL1和控制信号CON1产生振荡信号OOS。由控制电路106产生的控制信号CON1被用于调整振荡信号OOS的输出振荡频率FOOS。在一个范例中，可控振荡电路102的数字控制振荡电路DCOU包括一组开关，各自耦接到一组电容器。控制信号CON1包括值NCOU，其指示被接通的所述组开关的开关数。当由控制信号CON1携带的值NCOU增加时，振荡信号OOS的输出振荡频率FOOS减小。由控制电路106产生的控制信号CON2也用于调整振荡信号OOS的输出振荡频率FOOS。反馈电路104利用由控制信号CON2指示的除数(divisor)NDIV分频振荡信号OOS的输出振荡频率FOOS，以产生反馈振荡信号FB。
通过包括反馈电路104的反馈路径，振荡信号OOS的输出振荡频率FOOS是参考信号REF的参考频率FREF和由控制信号CON2指示的除数NDIV的乘积。由控制电路106产生的控制信号CON2被用于调整输出振荡频率FOOS。此外，输出振荡频率FOOS可以表示为额定频率(nominated frequency)FNOM(其中FNOM是当控制电压VCTRL1等于0并且数值NCOU也等于0时的输出振荡频率FOOS)、控制电压VCTRL1和频率增益KVCO的乘积、以及控制信号CON1的值NCOU和频率增益KDCO的乘积之和。即，输出振荡频率FOOS可表示为以下等式：
FOOS＝NDIV×FREF＝Fnom+VCTRL1×KVCO+NCOU×KDCO (1)
从等式(1)可知，可通过调整控制信号CON1和CON2(即，数值NCOU和除数NDIV)来调整输出振荡频率FOOS。在一个范例中，控制电路106通过使用数字电路来实现以及顺序产生控制信号CON1和CON2来估计频率增益KDCO。在一个范例中，频率增益KDCO被设计为一个已知的值。然而，由于频率合成模块10中的工艺变化，频率增益KDCO可能偏离设计值。为了估计频率增益KDCO，控制电路106首先分别将控制信号CON1指示的值NCOU调整为值NCOU1以及将控制信号CON2指示的除数NDIV调整为值NDIV1，因此控制电压VCTRL1被调整到参考电压VREF。输出振荡频率FOOS的方程式如下：
FOOS＝NDIV1×FREF＝Fnom+VREF×KVCO+NCOU1×KDCO (2)
接着，控制电路106调整控制信号CON1以指示值NCOU2，其中所述值NCOU1和NCOU2之间的差为值ΔNCOU。与此同时，控制电路106调整控制信号CON2以指示除数NDIV2，其中除数NDIV1和NDIV2之间的差为值ΔNDIV1。值ΔNCOU和ΔNDIV1被设定为满足一条件，即值ΔNDIV1和参考频率FREF的乘积等于值ΔNCOU1和频率增益KDCO的设计值的乘积。在一个范例中，值ΔNCOU的值依赖于控制信号CON1的比特数。例如，如果控制信号CON1的比特数为10，则值ΔNCOU可以是20至(210-1)之间的整数值，这意味着值ΔNCOU可被设置为1和1023之间的任何整数值。因为值ΔNDIV1与值ΔNCOU成比例，所以值ΔNDIV1根据值ΔNCOU来确定。频率FOOS的方程被修改成：
FOOS＝NDIV2×FREF＝(NDIV1+ΔNDIV1)×FREF
＝Fnom+VREF×KVCO+NCOU2×KDCO (3)
＝Fnom+VREF×KVCO+(NCOU1+ΔNCOU)×KDCO
当频率增益KDCO保持原有的设计值时等式(3)保持成立。然而，在频率增益KDCO由于工艺变化而从设计值偏离的状况下，控制电压VCTRL1将相应地改变并从参考电压VREF偏离。频率增益KVCO和控制电压VCTRL1之间的关系是一个函数。在一个范例中，该关系是二次函数。控制电路106维持控制信号CON1处于值NCOU2＝NCOU1+ΔNCOU，并调整控制信号CON2为值NDIV3使控制电压VCTRL1等于参考电压VREF，其中，值NDIV3和NDIV1之间的差为值ΔNDIV2。当控制电压VCTRL1等于参考电压VREF时，控制电路106获得表示除数是值NDIV3的控制信号CON2，其是NDIV1+ΔNDIV2。在这样的条件下，频率FOOS的方程式可表示为：
基于等式(2)和(4)，频率增益KDCO可以由以下等式来导出：
由于ΔNDIV2和ΔNCOU可以从控制信号CON1和CON2导出并且参考信号REF是稳健的(robust)，因此控制电路106可确定具有高准确度的频率增益KDCO并相应地执行可控振荡电路102的校准过程。
根据不同的应用和设计概念，实现控制电路106的方法可以是多样的。在一个范例中，控制电路106包括低通滤波器LPF2、比较器COM和计算电路108。低通滤波器LPF2包括电阻器R3和电容器C4，并且被用于产生虚拟(dummy)控制电压VCTRL_DMY，其等于控制电压VCTRL。在另一范例中，低通滤波器LPF2可以省略，控制电路106可接收控制电压VCTRL1作为虚拟控制电压VCTRL_DMY。比较器COM被用于比较参考电压VREF和虚拟控制电压VCTRL_DMY以相应地产生指示信号RFDIG给计算电路108，其中，指示信号RFDIG指示参考电压VREF和虚拟控制电压VCTRL_DMY哪一个具有较大的值。根据指示信号RFDIG，计算电路108调整控制信号CON1和CON2来实现估计数字控制振荡电路DCOU的频率增益KDCO的上述过程。
另外，频率合成模块10的结构可以根据不同的应用和设计概念进行修改。在一个范例中，图1所示的操作电路100可能改变为输出控制电压VCTRL1而非控制电压VCTRL2给控制电路106。在这种条件下，低通滤波器LPF2可以省略。在另一范例中，可以改变低通滤波器LPF1。例如，电阻器R2和电容器C3可以从低通滤波器LPF1中移除。换句话说，在此范例中控制电压VCTRL1等于控制电压VCTRL2。
请参照图2，其为频率合成模块10的相关信号的示意图。在时间T1，频率合成模块10开始估计频率增益KDCO。控制电路106保持控制信号CON1为值NCOU1并调整控制信号CON2以用于调整控制电压VCTRL1(即虚拟控制电压VCTRL_DMY)到参考电压VREF。在时间T2，控制电压VCTRL1被调整到参考电压VREF以及控制信号CON2指示除数NDIV1。接着，控制电路106调整控制信号CON1以指示值NCOU2以及调整控制信号CON2以指示除数NDIV2，其中值NCOU1和NCOU2之间的差为值ΔNCOU以及除数NDIV1和NDIV2之间的差为值ΔNDIV1。当频率增益KDCO保持设计值时，值ΔNCOU和值ΔNDIV1造成的输出频率FOOS的频率偏差(frequency variance)量是相同的。
图2中，在时间T2，由于频率增益KDCO的变化，控制电压VCTRL1开始增加，以及控制电路106调整控制信号CON2以使控制电压VCTRL1等于参考电压VREF。在时间T3，控制电压VCTRL1等于参考电压VREF以及控制信号CON2指示除数NDIV3，其中除数NDIV3和NDIV1之间的差为值ΔNDIV2。因此，根据等式(5)通过利用值ΔNDIV2、值ΔNCOU与参考频率FREF可以获得频率增益KDCO。
在现有技术中，当调整可控振荡电路时，频率增益KDCO可以通过计数频率变化来估计，并且用于估计频率增益KDCO的时间会显著增加以满足以较高准确度估计频率增益KDCO的要求。另一方面，在本发明的一个范例中，在图2可以看出，控制电路106在10次锁定控制电压VCTRL1到参考电压VREF的期间估计频率增益KDCO，这意味着控制电路106估计频率增益KDCO的时间与控制电压VCTRL1返回到参考电压VREF的时间有关。因此，控制电路106可在短时间周期内以较高准确度估计频率增益KDCO。估计可控振荡电路102的频率增益KDCO的方法并不限定于在启动过程(boot-on process)执行，并且可以在频率合成模块10的操作期间来执行，因为控制电路106能迅速确定频率增益KDCO。此外，控制电路106估计频率增益KDCO的时间可以通过应用快速锁定技术以允许控制电压VCTRL1迅速锁定(settle)到参考电压VREF来进一步改善。
上述实施例的频率合成模块10当调整控制信号CON1(其控制可控振荡电路102)时，通过保持控制电压VCTRL1不变来估计可控振荡电路102的频率增益KDCO，以便消除不确定因素的影响(如频率增益KVCO)。根据不同的应用和设计理念，普通技术人员可以据此观察适当替换和修改。例如，当可控振荡电路102的频带(例如，额定频率FNOM)变化时，频率增益KDCO可能改变。一旦获取对应于一频带的频率增益KDCO，则可以根据频带之间的比例从所获取的频率增益KDCO来获得对应于另一频带的频率增益KDCO。在一个范例中，当可控振荡电路102工作在频带2GHz时，控制电路106获得频率增益KDCO1。当可控振荡电路102工作在另一频带4GHz时，控制电路106可以估算出对应于频带4GHz的频率增益KDCO2为频率增益KDCO1与4GHz和2GHz之间频率比率立方的乘积(即)。
请参照图3，其为根据本发明实施例的计算电路30的示意图。计算电路30可以是实现图1所示的计算电路108的一个范例。计算电路30包括处理装置300、存储电路310和通信接口电路320。处理装置300可以是微处理器或专用集成电路(Application SpecificIntegrated Circuit，ASIC)。存储电路310可以是任何数据存储设备，其能够存储程序代码314(由处理装置300存取和执行)。存储电路310的范例包括但不限于：用户身份模块(subscriber identity module，SIM)、只读存储器(ROM)、闪存、随机存取存储器(RAM)、CD-ROM/DVD-ROM、磁带、硬盘和光学数据存储装置。通信接口电路320优选为收发器，用于根据处理装置300的处理结果发送和接收信号(例如，指示信号RFDIG和控制信号CON1和CON2)。
控制电路106估计频率增益KDCO的方法可以概括为图4所示的操作流程40。操作流程40用于频率合成模块中，用于估计频率合成模块中可控振荡电路的第一频率增益(例如增益KDCO)。在一个示例中，操作流程40可被编译成程序代码314。操作流程40包含以下步骤：
步骤400：开始。
步骤402：根据参考信号和反馈信号产生控制电压。
步骤404：根据控制电压和对应于第一频率增益的第一控制信号来产生振荡信号。
步骤406：根据振荡信号和对应于可控振荡电路的第二频率增益的第二控制信号来产生反馈信号。
步骤408：调整第二控制信号和对应于第一频率增益的第一控制信号，使可控振荡电路的控制电压等于参考电压。
步骤410：通过第一值来调整第一控制信号。
步骤412：通过第二值来调整第二控制信号使控制电压等于参考电压。
步骤414：根据第一值、第二值和频率合成模块的参考信号获得第一频率增益。
步骤416：结束。
根据操作流程40，频率合成模块的操作电路根据参考信号(即参考频率)和反馈信号产生控制电压。接着，频率合成模块的可控振荡电路根据控制电压和对应于可控振荡电路的第一频率增益的第一控制信号产生振荡信号。反馈信号由频率合成模块的反馈电路并根据振荡信号和对应于可控振荡电路的第二频率增益的第二控制信号产生。为了估计第一频率增益，频率合成模块调整对应于第一频率增益的第一控制信号和第二控制信号，以调整可控振荡电路的控制电压至参考电压。需要注意的是，第二频率增益是从振荡信号的输出频率到控制电压的增益(例如，频率增益KVCO)。由第二控制信号指示的除数和参考频率的乘积等于额定频率、控制电压与第二频率增益的乘积、以及由第一控制信号指示的值与第一频率增益的乘积之和(例如：公式(1))。控制电压被稳定到参考电压之后，频率合成模块由第一值调整第一控制信号，并通过第二值调整第二控制信号使控制电压等于参考电压。频率合成模块根据第一值、第二值和参考频率获取可控振荡电路的第一频率增益(例如，方程式(5))。操作过程40的详细操作可参考上述，在此为简便起见省略其描述。
请注意，上述过程所提到的步骤包含可以由电子系统或可以是硬件、固件的装置来实现建议步骤，该固件称为硬件装置与计算机指令以及硬件装置上只读软件的数据的组合。硬件的范例可以包括模拟、数字及混合电路，例如微电路、微芯片或硅芯片。电子系统的范例可包括片上系统(SOC)、系统级封装(system in package，SIP)、计算机模块(computeron module，COM)和计算电路108。
综上所述，当调整控制可控振荡电路的控制信号时，上述实施例的频率合成模块通过保持可控振荡电路的控制电压不变来估计可控振荡电路的第一频率增益，以消除不确定性因素的影响。其结果是，频率合成模块在很短的时间周期内获取具有高准确度的第一频率增益。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域技术人员，在不脱离本发明的精神和范围内，当可作各种更动与润饰。因此，本发明的保护范围当视所附的权利要求书所界定者为准。

Claims (22)

1.一种频率合成模块，其特征在于，包括：
操作电路，用于根据参考信号和反馈信号产生控制电压；
可控振荡电路，配置为根据所述控制电压和第一控制信号产生振荡信号，其包括具有第一频率增益的第一振荡电路及具有第二频率增益的第二振荡电路；
反馈电路，用于根据所述振荡信号和第二控制信号产生所述反馈信号；
控制电路，用于产生所述第一控制信号和所述第二控制信号；
其中，所述控制电路通过第一值调整所述第一控制信号，以及通过第二值调整所述第二控制信号，以估计所述第一振荡电路的所述第一频率增益；
其中所述第一值与所述第二值成比例。
2.如权利要求1所述的频率合成模块，其特征在于，所述控制电路调整所述第一控制信号和所述第二控制信号，使所述控制电压等于参考电压，并根据所述第一值、所述第二值和所述参考信号来估计所述第一频率增益。
3.如权利要求1所述的频率合成模块，其特征在于，由所述第二控制信号指示的除数和所述参考信号的参考频率的乘积等于额定频率、所述控制电压和所述第二频率增益的乘积、以及所述第一频率增益和由所述第一控制信号指示的值的乘积之和。
4.如权利要求1所述的频率合成模块，其特征在于，所述操作电路包括：
相位频率检测器，用于检测所述参考信号和所述反馈信号之间的差，并产生向上信号和向下信号；
电荷泵，用于根据所述向上信号和所述向下信号产生第二控制电压；以及
低通滤波器，用于根据所述第二控制电压产生第一控制电压。
5.如权利要求4所述的频率合成模块，其特征在于，所述控制电压为所述第一控制电压。
6.如权利要求4所述的频率合成模块，其特征在于，所述控制电压为所述第二控制电压。
7.如权利要求4所述的频率合成模块，其特征在于，所述控制电路根据所述第一控制电压产生所述第一控制信号和所述第二控制信号。
8.如权利要求7所述的频率合成模块，其特征在于，所述控制电路包括：
低通滤波器，耦接至所述操作电路，用于根据所述第一控制电压产生虚拟控制电压；
比较器，耦接至所述低通滤波器和参考电压，用于产生指示信号；以及
计算电路，耦接至所述比较器，用于根据所述指示信号产生所述第一控制信号和所述第二控制信号。
9.如权利要求4所述的频率合成模块，其特征在于，所述控制电路根据所述第二控制电压产生所述第一控制信号和所述第二控制信号。
10.如权利要求9所述的频率合成模块，其特征在于，所述控制电路包括：
低通滤波器，耦接至所述操作电路，用于根据所述第二控制电压产生虚拟控制电压；
比较器，耦接至所述低通滤波器和参考电压，用于产生指示信号；以及
计算电路，耦接至所述比较器，用于根据所述指示信号产生所述第一控制信号和所述第二控制信号。
11.如权利要求9所述的频率合成模块，其特征在于，所述控制电路包括：
比较器，用于根据所述第二控制电压和参考电压产生指示信号；以及
计算电路，耦接至所述比较器，用于根据所述指示信号产生所述第一控制信号和所述第二控制信号。
12.如权利要求1所述的频率合成模块，其特征在于，所述控制电路根据所述第一频率增益校准所述可控振荡电路。
13.如权利要求1所述的频率合成模块，其特征在于，所述第一频率增益对应于所述可控振荡电路的第一频带，第三频率增益对应于所述可控振荡电路中的所述第一振荡电路的第二频带，以及所述控制电路根据所述第一频率增益和所述第二频带与所述第一频带之间的比率获得所述第三频率增益。
14.如权利要求13所述的频率合成模块，其特征在于，所述第三频率增益是所述第一频率增益乘以所述比率的立方的乘积。
15.如权利要求1所述的频率合成模块，其特征在于，所述频率合成模块是两点调制基于锁相回路的频率合成器。
16.一种频率增益确定方法，应用于频率合成模块，其特征在于，所述频率增益确定方法包括：
根据参考信号和反馈信号产生控制电压；
根据所述控制电压和对应于第一频率增益的第一控制信号来产生振荡信号；
根据所述振荡信号和对应于第二频率增益的第二控制信号来产生所述反馈信号；以及
通过第一值调整所述第一控制信号以及通过第二值调整所述第二控制信号，以估计所述第一频率增益；
其中所述第一值与所述第二值是成比例的。
17.如权利要求16所述的频率增益确定方法，其特征在于，还包括：
调整所述第一控制信号和所述第二控制信号，使所述控制电压等于参考电压；以及
根据所述第一值、所述第二值和所述参考信号来估计所述第一频率增益。
18.如权利要求16所述的频率增益确定方法，其特征在于，由所述第二控制信号指示的除数和所述参考信号的参考频率的乘积等于额定频率、所述控制电压和所述第二频率增益的乘积、以及所述第一频率增益和由所述第一控制信号指示的值的乘积之和。
19.如权利要求16所述的频率增益确定方法，其特征在于，还包括：
根据所述第一频率增益校准所述频率合成模块的可控振荡电路。
20.如权利要求19所述的频率增益确定方法，其特征在于，所述第一频率增益对应于所述可控振荡电路的第一频带，以及所述频率增益确定方法还包括：
根据所述第一频率增益和第二频带与所述第一频带之间的比率获得第三频率增益，所述第三频率增益对应于所述可控振荡电路的所述第二频带。
21.如权利要求20所述的频率增益确定方法，其特征在于，所述第三频率增益是所述第一频率增益乘以所述比率的立方的乘积。
22.如权利要求16所述的频率增益确定方法，其特征在于，所述频率合成模块是两点调制基于锁相回路的频率合成器。
CN201510870032.1A 2014-12-02 2015-12-02 频率合成模块及相关的频率增益确定方法 Expired - Fee Related CN105656483B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462086306P 2014-12-02 2014-12-02
US62/086,306 2014-12-02
US14/848,348 US9467156B2 (en) 2014-12-02 2015-09-09 Frequency synthesizing module and related frequency gain determining method
US14/848,348 2015-09-09

Publications (2)

Publication Number Publication Date
CN105656483A CN105656483A (zh) 2016-06-08
CN105656483B true CN105656483B (zh) 2018-09-04

Family

ID=56079846

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510870032.1A Expired - Fee Related CN105656483B (zh) 2014-12-02 2015-12-02 频率合成模块及相关的频率增益确定方法

Country Status (2)

Country Link
US (1) US9467156B2 (zh)
CN (1) CN105656483B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3116167B1 (fr) * 2020-11-12 2024-04-19 St Microelectronics Rousset Ajustement d’un instant d’activation d’un circuit

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0844738A2 (en) * 1996-11-22 1998-05-27 Zoran Corporation Self-tuning clock recovery phase locked loop circuit
CN1237042A (zh) * 1998-03-19 1999-12-01 科内克森特系统公司 多频带调制技术
CN1592114A (zh) * 2003-08-29 2005-03-09 晨星半导体股份有限公司 一种可将时钟乘以有理数的适应性频率合成器
CN1731680A (zh) * 2005-08-12 2006-02-08 曹伟勋 一种直接调制压控震荡器的频率调制器和调制方法
CN102332912A (zh) * 2011-09-30 2012-01-25 中国科学技术大学 一种可调节增益线性度的vco以及基于该vco的两点调制器
CN102457272A (zh) * 2010-10-26 2012-05-16 联发科技股份有限公司 频率校正装置、方法及锁相回路
CN102801416A (zh) * 2011-05-27 2012-11-28 联咏科技股份有限公司 锁相回路电路
WO2014013289A1 (en) * 2012-07-20 2014-01-23 Freescale Semiconductor, Inc. Calibration arrangement for frequency synthesizers

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0844738A2 (en) * 1996-11-22 1998-05-27 Zoran Corporation Self-tuning clock recovery phase locked loop circuit
CN1237042A (zh) * 1998-03-19 1999-12-01 科内克森特系统公司 多频带调制技术
CN1592114A (zh) * 2003-08-29 2005-03-09 晨星半导体股份有限公司 一种可将时钟乘以有理数的适应性频率合成器
CN1731680A (zh) * 2005-08-12 2006-02-08 曹伟勋 一种直接调制压控震荡器的频率调制器和调制方法
CN102457272A (zh) * 2010-10-26 2012-05-16 联发科技股份有限公司 频率校正装置、方法及锁相回路
CN102801416A (zh) * 2011-05-27 2012-11-28 联咏科技股份有限公司 锁相回路电路
CN102332912A (zh) * 2011-09-30 2012-01-25 中国科学技术大学 一种可调节增益线性度的vco以及基于该vco的两点调制器
WO2014013289A1 (en) * 2012-07-20 2014-01-23 Freescale Semiconductor, Inc. Calibration arrangement for frequency synthesizers

Also Published As

Publication number Publication date
CN105656483A (zh) 2016-06-08
US9467156B2 (en) 2016-10-11
US20160156361A1 (en) 2016-06-02

Similar Documents

Publication Publication Date Title
US9048847B2 (en) Apparatus and methods for synchronizing phase-locked loops
KR100847687B1 (ko) 주파수합성기 및 주파수조절방법
US7486147B2 (en) Low phase noise phase locked loops with minimum lock time
US9350296B1 (en) Systems and methods for calibrating a dual port phase locked loop
CN112292815B (zh) 补偿晶体振荡器的频率变化以及相关系统、方法和设备
US8248104B2 (en) Phase comparator and phase-locked loop
KR100831651B1 (ko) 위상 동기 루프의 루프-필터 교정
US20170179966A1 (en) Phase locked loop and associated method for loop gain calibration
US20130271229A1 (en) Method and apparatus for local oscillator
WO2006137031A2 (en) Phase-locked loop systems using adaptive low-pass filters in switched bandwidth feedback loops
EP2590263A2 (en) Apparatus and method for fast Phase Locked Loop (PLL) settling for cellular Time-Division Duplex (TDD) communications system
JP2007189455A (ja) 位相比較回路およびそれを用いたｐｌｌ周波数シンセサイザ
JP2000031820A (ja) 周波数合成器
CN105656483B (zh) 频率合成模块及相关的频率增益确定方法
JP2002164786A (ja) 端数かつ高速応答周波数シンセサイザおよび対応する周波数合成方法
CN102447475A (zh) 窄带频率可调的pll振荡电路
TWI478501B (zh) 收發裝置、其壓控震盪裝置與其控制方法
US20070103247A1 (en) Pll transient response control system and communication system
CN202713275U (zh) 窄带频率可调的pll振荡电路
US8040996B2 (en) Method and system for RF signal generation utilizing a synchronous multi-modulus divider
WO2009127915A1 (en) Pll system and method for controlling a gain of a vco circuit
US9784770B2 (en) Devices and methods of measuring gain of a voltage-controlled oscillator
EP1638207B1 (en) Method of calibrating the frequency of an oscillator in a phase locked loop circuit
JP6672008B2 (ja) 発振器及び発振器の製造方法
EP2797224A1 (en) PLL direct modulator and frequency gain mismatch compensation method in the modulator

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180904

Termination date: 20191202