JPS6333381Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案はチユーナのミユーテイング信号発生
装置に関し、特にPLL周波数シンセサイザ方式
のチユーナにおける選局動作時のミユーテイング
信号発生装置に関する。

チユーナにおいては、選局動作時におけるいわ
ゆるホワイトノイズ等の発生をスピーカに導出し
ないようにいわゆるミユーテイングがなされるの
が一般的となつている。第１図はかかるミユーテ
イング機能を有するチユーナのブロツク図であつ
て、選局がPLL（フエイズロツクドループ）回路
を用いてなされるいわゆるPLL周波数シンセサ
イザ方式の場合が示されている。

図において、受信RF（高周波）入力はフロント
エンド１を経てIF（中間周波）信号に変換され、
検波器２によりAF（オーデイオ周波数）信号に復
調される。このAF信号のオンオフをなすミユー
テイング回路３が設けられており、AF信号はこ
のミユーテイング回路３を経て図示せぬスピーカ
等の負荷を駆動する。

フロントエンド１における周波数変換のための
局発信号としてPLL回路４のVCO（電圧制御型発
振器）４１の出力信号が用いられている。この
PLL回路４は周知の如く、VCO４１の出力を分
周するいわゆるプログラマブル分周器４２と、こ
の分周出力と基準信号発生器４３の出力とを周波
数・位相比較する比較器４４と、この比較出力の
低域成分を抽出するLPF（ローパスフイルタ）４
５とからなつている。

プログラマブル分周器４２の分周比を制御する
ことにより、VCO４１の出力周波数がそれに応
じて変化して所望の周波数の受信が可能となるの
である。この分周器４２の分周比を制御するため
にコントローラ５が設けられており、キーボード
等からなる入力装置６による指令信号に応じて動
作するものである。この入力装置６からの指令信
号は制御器５１に印加され、当該指令に応じてメ
モリ５２やクロツクパルス発生器５３等の動作指
令がなされるのである。メモリ５２やクロツクパ
ルス発生器５３からの出力はカウンタ５４へ入力
され計数される。この計数内容によつてプログラ
マブル分周器４２の分周比が決定される。尚、メ
モリ５２はプリセツト選局動作を可能とするのに
用いられる。制御器５１からの出力により表示器
７が受信周波数等の表示をなす。また、MMV
（単安定マルチバイブレータ）８が制御器５１か
らのトリガにより一定期間単発パルスすなわちミ
ユーテイング信号を発生して、ミユーテイング回
路３のオフ制御をなす。

こうすることにより、選局動作時に一定期間ミ
ユーテイングがなされてホワイトノイズ等による
不快雑音がスピーカへ送出されることがない。

従来装置は以上の如く構成されているので、長
いミユーテイング時間に設定すれば、手動操作に
よるアツプ及びダウン選局ではミユーテイング期
間がながすぎることになり、他方、短いミユーテ
イング時間に設定すれば、受信バンドの上限から
下限（又はその逆）を選局するような場合に
PLL回路４のロツクアツプタイムが無視できず
過渡ノイズを除去できない欠点がある。

本考案の目的は、ミユーテイング時間を制御可
能とすることによつて常に最適なミユーテイング
をなすようにしたチユーナの選局時のミユーテイ
ング信号発生装置を提供することである。

本考案によるミユーテイング信号発生装置は、
１の受信周波数から他の受信周波数の切換え時に
これら両受信周波数の差に対応した時間幅のミユ
ーテイング信号を発生するよう構成したものであ
る。

以下に、図面を用いて本考案につき説明する。

第２図本考案の実施例の回路ブロツク図であ
り、第１図と同等部分は同一符号により示されて
いる。本例では、コントローラ５による分周比制
御出力ＮをPLL回路４内のプログラマブル分周
器４２へ送出すると共に、比較器９及びラツチ回
路１０へも送出している。比較器９では、コント
ローラ５により発生された最新の分周比制御情報
Ｎと、ラツチ回路１０からの直前の分周比制御情
報N′とがデイジタル比較されるもので、この両
情報が不一致であれば不一致出力Ａが発生され
MMV８１をトリガすると共にラツチ回路１０の
トリガをもなす。この比較器９はまた、両情報の
差と所定基準値との比較をも行うようになつてお
り、当該差が基準値より大きい場合に制御出力Ｂ
を発生し、他のMMV８２をトリガする。両
MMV８１と８２との出力はオアゲート１１を介
してミユーテイング回路３へ印加され、AF信号
のミユーテイングがなされる。他の回路構成は第
１図のそれと同等であり説明は省略する。

入力装置６からの操作により受信周波数の変更
指令がなされると、コントローラ５から新たな周
波数出力を表示器７に出力すると共に当該受信周
波数に対応した分周比制御情報Ｎとトリガ信号ｃ
とを出力する。この分周比制御情報Ｎを受けて
PLL回路４が動作し新たな局発信号をフロント
エンド１へ出力することになる。トリガ信号ｃに
応答して比較器９が作動し、ラツチ回路１０の出
力N′との比較演算をなす。両出力情報の差が零
であれば、比較器９からＡ，Ｂ両信号の発生はな
いから、MMV８１，８２は動作せずミユーテイ
ングは行われない。この時、PLL回路４の分周
器４２の分周比に変化はないのであるから、受信
周波数はそのまま維持されるので不都合はない。

比較器９における演算結果が零でない場合、不
一致信号Ａが出力されて、この新たな分周比情報
がラツチ回路１０へラツチされると共にMMV８
１から一定期間T₁のミユーテイング信号が出力
される。当該演算結果が零でなくかつ所定基準値
よりも大となるときには、不一致信号Ａの他に制
御信号Ｂも出力されてMMV８２もトリガされ
る。このMM８２の出力パルスの幅T₂を、T₂＞
T₁なる関係に選定しておけば、ミユーテイング
回路３には時間幅T₂のより長いミユーテイング
信号が送られ、PLL回路４のより長いロツクア
ツプタイムにおける過渡ノイズを充分除去し得る
ことになる。

第３図は本考案の他の実施例の一部回路ブロツ
クを示す図であり、コントローラ５とラツチ回路
１０との各出力情報Ｎ，N′とを比較演算する比
較器９において、両情報の差の大きさに対応して
複数（３以上）の制御出力が夫々発生するように
し、各制御出力により夫々トリガされる複数の
MMV８１〜８ｎを設け、これらMMVの出力を
オアゲート１１を介してミユーテイングとしたも
のである。他の構成は第２図と同等とする。

各MMV８１〜８ｎのパルス出力の幅をすべて
異なるようにして、新旧分周比の差分（Ｎ−N′）
に対応した幅のミユーテイングパルスを得るよう
にしている。こうすることにより、PLL回路の
ロツクアツプタイムの長短に対応した過渡ノイズ
を受信周波数の変化幅に応じて適切にミユートす
ることが可能となる。

叙上のように、本考案によれば受信周波数変更
時のミユーテイング時間を可変としたので、当該
変更時の過渡ノイズを効果的に除去することがで
きる。従来では、ミユーテイング時間を最大時間
に設定する必要があるために、選局動作終了後の
期間もミユートされることがあり、またいわゆる
スキヤン動作等も長時間を要することとなつてい
たが、本考案によりかかる従来の欠点がすべて解
消される利点がある。

尚、上記例ではPLL周波数シンセサイザ方式
のチユーナにつき説明したが、これに限らず他の
方式のチユーナにも適用可能である。また、これ
ら回路はコンピユータにより実現することができ
ることは勿論である。

【図面の簡単な説明】

第１図は従来のPLL周波数シンセサイザチユ
ーナのブロツク図、第２図は本考案の実施例のブ
ロツク図、第３図は本考案の他の実施例の一部ブ
ロツク図である。 主要部分の符号の説明、３……ミユーテイング
回路、４……PLL回路、５……コントローラ、
６……入力装置、９……比較器、１０……ラツチ
回路、８１〜８ｎ……MMV。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 指令に応じたデイジタルデータを発生して受
   信周波数を制御するチユーナにおける選局動作
   時のミユーテイングのためのミユーテイング信
   号を発生する装置であつて、前記デイジタルデ
   ータを保持指令に応答して保持する保持手段
   と、前記デイジタルデータと前記保持手段の出
   力の値が一致しないとき前記保持指令を発生す
   ると共に前記デイジタルデータと前記保持手段
   の出力間の差に応じた時間幅のミユーテイング
   信号を発生する信号発生手段とからなるミユー
   テイング信号発生装置。 (2) 前記チユーナはPLL周波数シンセサイザ方
   式のチユーナであり、かつ前記デイジタルデー
   タは、PLL回路内の電圧制御発振器の出力周
   波数を分周する分周器の分周比を表すデータで
   あることを特徴とする実用新案登録請求の範囲
   第１項記載のミユーテイング信号発生装置。