JP4520937B2 - デッドロック防止回路を備える位相同期ループ回路及びそのデッドロック防止方法 - Google Patents

デッドロック防止回路を備える位相同期ループ回路及びそのデッドロック防止方法 Download PDF

Info

Publication number
JP4520937B2
JP4520937B2 JP2005358194A JP2005358194A JP4520937B2 JP 4520937 B2 JP4520937 B2 JP 4520937B2 JP 2005358194 A JP2005358194 A JP 2005358194A JP 2005358194 A JP2005358194 A JP 2005358194A JP 4520937 B2 JP4520937 B2 JP 4520937B2
Authority
JP
Japan
Prior art keywords
voltage
output
charge pump
controlled oscillator
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005358194A
Other languages
English (en)
Other versions
JP2006174459A (ja
Inventor
政勳 呉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006174459A publication Critical patent/JP2006174459A/ja
Application granted granted Critical
Publication of JP4520937B2 publication Critical patent/JP4520937B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/1803—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the counter or frequency divider being connected to a cycle or pulse swallowing circuit

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

本発明は、位相同期ループ回路に係り、特にデッドロック防止回路を備える位相同期ループ回路及びそのデッドロック防止方法に関する。
一般的な位相同期ループ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路は、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＳＯＣ（Ｓｙｓｔｅｍ Ｏｎ Ｃｈｉｐ）、及びメモリ素子のような半導体集積回路に頻繁に使われる回路である。位相同期ループ回路は、半導体集積回路内部で周波数合成（Ｆｒｅｑｕｅｎｃｙ Ｓｙｎｔｈｅｓｉｓ）、周波数逓倍（Ｆｒｅｑｕｅｎｃｙ Ｍｕｌｔｉｐｌｉｃａｔｉｏｎ）、クロック復旧（Ｃｌｏｃｋ Ｒｅｃｏｖｅｒｙ）などの多様な応用に使われる基本単位ブロックである。
図１は、一般的な従来の位相同期ループ回路のブロック図である。図１を参照すれば、従来の位相同期ループ回路は、位相周波数検出器１１、電荷ポンプ１２、ループフィルター１３、電圧制御発振器１４、及び主分周器１５を備える。
位相周波数検出器１１は、入力信号ＩＮと主分周器１５により分周された信号ＤＩＮとを受信して、これらの位相及び周波数を比較する。電荷ポンプ１２は、位相周波数検出器１１の出力信号を受信し、電圧制御発振器１４は電荷ポンプ１２の出力電圧に応答して発振する。主分周器１５は、電圧制御発振器１４の出力信号ＯＵＴを分周して、分周された信号ＤＩＮを出力する。
位相同期ループ回路は、位相周波数検出器１１が入力信号ＩＮと主分周器１５により分周された信号ＤＩＮを比較して所望の周波数にロッキングされるまでルーピングする。
ところが、前記従来の位相同期ループ回路では、電圧制御発振器１４の出力信号ＯＵＴの周波数が高い場合、主分周器１５が分周機能を正常に行えなくなる。このような場合、位相同期ループ回路内部でロッキングのためにルーピングする過程で誤ってロッキングされる現象、すなわち、デッドロックが発生しうる。
したがって、本発明が解決しようとする技術的課題は、デッドロック防止回路を備える位相同期ループ回路を提供するところにある。
本発明が解決しようとする他の技術的課題は、位相同期ループ回路のデッドロック防止方法を提供するところにある。
前記技術的課題を達成するための本発明の一実施形態による位相同期ループ回路は、入力信号と分周された信号を受信し、これらの位相及び周波数を比較する位相周波数検出器、前記位相周波数検出器の出力信号を受信する電荷ポンプ、前記電荷ポンプの出力電圧に応答して発振する電圧制御発振器、前記電圧制御発振器の出力信号を分周し、前記分周された信号を出力する主分周器、及び前記電圧制御発振器の出力端と前記主分周器の入力端との間に連結され、前記電圧制御発振器の出力信号の周波数が高い時、前記電圧制御発振器の出力信号を周波数分周して前記主分周器に提供するデッドロック防止回路を備えることを特徴とする。
望ましくは、前記デッドロック防止回路は、副分周器、比較器、選択器、及び基準電圧発生器を備える。
前記副分周器は、前記電圧制御発振器の出力信号を分周する。前記比較器は、前記電荷ポンプの出力電圧と基準電圧とを比較して、前記電荷ポンプの出力電圧が前記基準電圧より低い時には、第１論理値を出力し、て前記電荷ポンプの出力電圧が前記基準電圧より高い時には、第２論理値を出力する。前記選択器は、前記比較器が前記第１論理値を出力する時には、前記電圧制御発振器の出力信号を前記主分周器に提供し、前記比較器が前記第２論理値を出力する時には、前記副分周器の出力信号を前記主分周器に提供する。前記基準電圧発生器は、前記基準電圧を発生させる。
前記技術的課題を達成するための本発明の他の実施形態による位相同期ループ回路は、入力信号と分周された信号を受信して、これらの位相及び周波数を比較する位相周波数検出器、前記位相周波数検出器の出力信号を受信する電荷ポンプ、前記電荷ポンプの出力電圧に応答して発振する電圧制御発振器、前記電荷ポンプの出力電圧を基準電圧に比較して、前記電荷ポンプの出力電圧が前記基準電圧より低い時には、前記電圧制御発振器の出力信号をそのまま出力し、前記電荷ポンプの出力電圧が前記基準電圧より高い時には、前記電圧制御発振器の出力信号を分周して出力するデッドロック防止回路、及び前記デッドロック防止回路の出力信号を分周し、前記分周された信号を出力する主分周器を備えることを特徴とする。
望ましくは、前記デッドロック防止回路は、副分周器、比較器、選択器、及び基準電圧発生器を備える。
前記副分周器は、前記電圧制御発振器の出力信号を分周する。前記比較器は、前記電荷ポンプの出力電圧と基準電圧とを比較して、前記電荷ポンプの出力電圧が前記基準電圧より低い時には、第１論理値を出力し、前記電荷ポンプの出力電圧が前記基準電圧より高い時には、第２論理値を出力する。前記選択器は、前記比較器が前記第１論理値を出力する時には、前記電圧制御発振器の出力信号を前記主分周器に提供し、前記比較器が前記第２論理値を出力する時には、前記副分周器の出力信号を前記主分周器に提供する。前記基準電圧発生器は、前記基準電圧を発生させる。
前記他の技術的課題を達成するための本発明の一実施形態によるデッドロック防止方法は、入力信号と分周された信号とを受信し、これらの位相及び周波数を比較する位相周波数検出器、前記位相周波数検出器の出力信号を受信する電荷ポンプ、前記電荷ポンプの出力電圧に応答して発振する電圧制御発振器、及び前記電圧制御発振器の出力信号を分周し、前記分周された信号を出力する分周器を備える位相同期ループ回路のデッドロック防止方法において、前記電圧制御発振器の出力信号の周波数が高い時、前記電圧制御発振器の出力信号を周波数分周し、前記分周器に提供する段階を備えることを特徴とする。
望ましくは、前記分周器に提供する段階は、前記電圧制御発振器の出力信号を分周する段階、前記電荷ポンプの出力電圧と基準電圧とを比較して、前記電荷ポンプの出力電圧が前記基準電圧より低い時には、第１論理値を出力し、前記電荷ポンプの出力電圧が前記基準電圧より高い時には、第２論理値を出力する段階、前記第１論理値が出力される時には、前記電圧制御発振器の出力信号をそのまま前記分周器に提供し、前記第２論理値が出力される時には、前記電圧制御発振器の分周された出力信号を前記分周器に提供する段階、及び前記基準電圧を発生させる段階を備えることを特徴とする。
前記他の技術的課題を達成するための本発明の他の実施形態によるデッドロック防止方法は、入力信号と分周された信号を受信し、これらの位相及び周波数を比較する位相周波数検出器、前記位相周波数検出器の出力信号を受信する電荷ポンプ、前記電荷ポンプの出力電圧に応答して発振する電圧制御発振器、及び前記電圧制御発振器の出力信号を分周し、前記分周された信号を出力する分周器を備える位相同期ループ回路のデッドロック防止方法において、前記電荷ポンプの出力電圧を基準電圧に比較する段階、比較結果前記電荷ポンプの出力電圧が前記基準電圧より低い時には、前記電圧制御発振器の出力信号をそのまま前記分周器に提供する段階、比較結果前記電荷ポンプの出力電圧が前記基準電圧より高い時には、前記電圧制御発振器の出力信号を分周して、前記分周器に提供する段階、及び前記基準電圧を発生させる段階を備えることを特徴とする。
本発明による位相同期ループ回路では、電圧制御発振器の出力信号の周波数が所定の周波数より高いために、主分周器が分周機能を行えなくなるデッドロック現象を防止しうる。
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び添付図面に記載された内容を参照せねばならない。
以下、添付した図面を参照して本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を表す。
図２は、本発明の一実施形態による位相同期ループ回路のブロック図である。
図２を参照すれば、本発明の一実施形態による位相同期ループ回路は、位相周波数検出器２１、電荷ポンプ２２、ループフィルター２３、電圧制御発振器２４、主分周器２５、及びデッドロック防止回路２６を備える。
位相周波数検出器２１は、入力信号ＩＮと主分周器２５により分周された信号ＤＩＮを受信し、これらの位相及び周波数を比較する。電荷ポンプ２２は、位相周波数検出器２１の出力信号を受信し、電圧制御発振器２４は電荷ポンプ２２のＤＣ出力電圧ＶＤＣに応答して発振する。
特に、デッドロック防止回路２６は、電圧制御発振器２４の出力端と主分周器２５の入力端との間に連結されて、本発明によるデッドロック防止方法によって動作する。さらに詳細には、デッドロック防止回路２６は、電圧制御発振器２４の出力信号ＯＵＴの周波数が高い時、電圧制御発振器２４の出力信号ＯＵＴを周波数分周して主分周器２５に提供する。
言い換えれば、デッドロック防止回路２６は、電荷ポンプ２２のＤＣ出力電圧ＶＤＣを基準電圧ＶＲＥＦに比較して、電荷ポンプのＤＣ出力電圧ＶＤＣが基準電圧ＶＲＥＦより低い時には、電圧制御発振器２４の出力信号ＯＵＴをそのまま出力し、電荷ポンプのＤＣ出力電圧ＶＤＣが基準電圧ＶＲＥＦより高い時には、すなわち、デッドロックが発生する場合には、電圧制御発振器の出力信号ＯＵＴを分周して出力する。ここで、基準電圧ＶＲＥＦは、デッドロック発生時に電荷ポンプのＤＣ出力電圧ＶＤＣに隣接したレベルに設定される。
主分周器２５は、デッドロック防止回路２６の出力信号を分周し、前記分周された信号ＤＩＮを位相周波数検出器２１に出力する。
デッドロック防止回路２６は、副分周器２６１、比較器２６２、選択器２６３、及び基準電圧発生器２６４を含んで構成される。副分周器２６１は、電圧制御発振器の出力信号ＯＵＴを分周して出力する。副分周器２６１は、１つのＤフリップフリップから構成されることがあり、かかる場合に、副分周器２６１は出力信号ＯＵＴを２分周する。
比較器２６２は、電荷ポンプ２２のＤＣ出力電圧ＶＤＣと基準電圧ＶＲＥＦとを比較して電荷ポンプの出力電圧ＶＤＣが前記基準電圧ＶＲＥＦより低い時には、第１論理値、例えば、論理ローを出力し、電荷ポンプのＤＣ出力電圧ＶＤＣが基準電圧ＶＲＥＦより高い時には、第２論理値、例えば、論理ハイを出力する。
選択器２６３は、比較器２６２が前記第１論理値を出力する時には、電圧制御発振器の出力信号ＯＵＴをそのまま主分周器２５に提供し、比較器２６２が前記第２論理値を出力する時には副分周器２６１の出力信号を主分周器２５に提供する。
言い換えれば、電荷ポンプの出力電圧ＶＤＣが前記基準電圧ＶＲＥＦより低い時には、すなわち、電圧制御発振器の出力信号ＯＵＴの周波数が所定の周波数より高くない時には、電圧制御発振器の出力信号ＯＵＴが選択器２６３を通じてそのまま主分周器２５に提供される。一方、電荷ポンプの出力電圧ＶＤＣが前記基準電圧ＶＲＥＦより高い時には、すなわち、電圧制御発振器の出力信号ＯＵＴの周波数が所定の周波数より高い時には、電圧制御発振器の出力信号ＯＵＴが副分周器２６１により分周された信号が選択器２６３を通じて主分周器２５に提供される。前記所定の周波数は、電圧制御発振器２４の動作可能な最大周波数を意味する。
基準電圧発生器２６４は、抵抗Ｒ１、Ｒ２で構成される電圧分配器を含んで構成され、基準電圧ＶＲＥＦを発生させる。前述したように基準電圧ＶＲＥＦは、デッドロック発生時に電荷ポンプのＤＣ出力電圧ＶＤＣに隣接したレベルに設定される。
前述したように本発明による位相同期ループ回路では、デッドロックの発生時にデッドロック防止回路２６が電圧制御発振器の出力信号ＯＵＴを少なくとも２分周し、該分周された信号を主分周器２５に提供し、よって主分周器２５は、正常に分周機能を行い、結局、デッドロック状態から抜け出るようになる。以降、位相同期ループ回路は、正常に動作してルーピングを通じて所望の周波数にロッキングされる。
以上、図面及び明細書で最適の実施形態が開示された。ここで、特定の用語が使われたが、これは単に本発明を説明するための目的として使われたものに過ぎず、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、本技術分野で当業者ならば、これより多様な変形及び均等な他実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許特許の範囲の技術的思想により決まるべきである。
本発明による位相同期ループ回路は、半導体集積回路内部で周波数合成、周波数逓倍、クロック復旧などの多様な応用に利用されうる。
一般的な従来の位相同期ループ回路を示すブロック図である。 本発明の一実施形態による位相同期ループ回路を示すブロック図である。
符号の説明
２１ 位相周波数検出器
２２ 電荷ポンプ
２３ ループフィルター
２４ 電圧制御発振器
２５ 主分周器
２６ デッドロック防止回路
２６１ 副分周器
２６２ 比較器
２６３ 選択器

Claims (10)

  1. 入力信号と分周された信号とを受信し、これらの位相及び周波数を比較する位相周波数検出器と、
    前記位相周波数検出器の出力信号を受信する電荷ポンプと、
    前記電荷ポンプの出力電圧に応答して発振する電圧制御発振器と、
    前記電圧制御発振器の出力信号を分周し、前記分周された信号を出力する主分周器と、
    前記電圧制御発振器の出力端と前記主分周器の入力端との間に連結され、前記電圧制御発振器の出力信号の周波数が、前記電圧制御発振器の動作可能な最大周波数より高い時、前記電圧制御発振器の出力信号を周波数分周して前記主分周器に提供するデッドロック防止回路と、を備えるとともに、
    前記デッドロック防止回路は、
    前記電圧制御発振器の出力信号を分周する副分周器と、
    前記電荷ポンプの出力電圧と基準電圧とを比較し、前記電荷ポンプの出力電圧が前記基準電圧より低い時には、第１論理値を出力し、前記電荷ポンプの出力電圧が前記基準電圧より高い時には、第２論理値を出力する比較器と、
    前記比較器が前記第１論理値を出力する時には、前記電圧制御発振器の出力信号を前記副分周器を介さずに前記主分周器に提供し、前記比較器が前記第２論理値を出力する時には、前記副分周器の出力信号を前記主分周器に提供する選択器と、を備え、
    前記基準電圧は、デッドロック発生時に前記電荷ポンプのＤＣ出力電圧に隣接したレベルに設定される
    ことを特徴とする位相同期ループ回路。
  2. 前記電荷ポンプの出力端と前記電圧制御発振器の入力端との間に連結されるループフィルターをさらに備えることを特徴とする請求項１に記載の位相同期ループ回路。
  3. 前記デッドロック防止回路は、
    前記基準電圧を発生させる基準電圧発生器をさらに備えることを特徴とする請求項１に記載の位相同期ループ回路。
  4. 入力信号と分周された信号とを受信し、これらの位相及び周波数を比較する位相周波数検出器と、
    前記位相周波数検出器の出力信号を受信する電荷ポンプと、
    前記電荷ポンプの出力電圧に応答して発振する電圧制御発振器と、
    前記電荷ポンプの出力電圧を基準電圧に比較して、前記電荷ポンプの出力電圧が前記基準電圧より低い時には、前記電圧制御発振器の出力信号をそのまま出力し、前記電荷ポンプの出力電圧が前記基準電圧より高い時には、前記電圧制御発振器の出力信号を分周して出力するデッドロック防止回路と、
    前記デッドロック防止回路の出力信号を分周し、前記分周された信号を出力する主分周器と、を備えるとともに、
    前記デッドロック防止回路は、
    前記電圧制御発振器の出力信号を分周する副分周器と、
    前記電荷ポンプの出力電圧と前記基準電圧とを比較して前記電荷ポンプの出力電圧が前記基準電圧より低い時には、第１論理値を出力し、前記電荷ポンプの出力電圧が前記基準電圧より高い時には、第２論理値を出力する比較器と、
    前記比較器が前記第１論理値を出力する時には、前記電圧制御発振器の出力信号を前記副分周器を介さずに前記主分周器に提供し、前記比較器が前記第２論理値を出力する時には、前記副分周器の出力信号を前記主分周器に提供する選択器と、を備え、
    前記基準電圧は、デッドロック発生時に前記電荷ポンプのＤＣ出力電圧に隣接したレベルに設定される
    ことを特徴とする位相同期ループ回路。
  5. 前記電荷ポンプの出力端と前記電圧制御発振器の入力端との間に連結されるループフィルターをさらに備えることを特徴とする請求項４に記載の位相同期ループ回路。
  6. 前記デッドロック防止回路は、
    前記基準電圧を発生させる基準電圧発生器をさらに備えることを特徴とする請求項５に記載の位相同期ループ回路。
  7. 入力信号と分周された信号とを受信し、これらの位相及び周波数を比較する位相周波数検出器、前記位相周波数検出器の出力信号を受信する電荷ポンプ、前記電荷ポンプの出力電圧に応答して発振する電圧制御発振器、及び前記電圧制御発振器の出力信号を分周し、前記分周された信号を出力する分周器を備える位相同期ループ回路のデッドロック防止方法において、
    前記電圧制御発振器の出力信号の周波数が、前記電圧制御発振器の動作可能な最大周波数より高い時、前記電圧制御発振器の出力信号を周波数分周し、前記分周器に提供する段階を含むとともに、
    前記分周器に提供する段階は、
    前記電圧制御発振器の出力信号を分周する段階と、
    前記電荷ポンプの出力電圧と基準電圧とを比較して、前記電荷ポンプの出力電圧が前記基準電圧より低い時には、第１論理値を出力し、前記電荷ポンプの出力電圧が前記基準電圧より高い時には、第２論理値を出力する段階と、
    前記第１論理値が出力される時には、前記電圧制御発振器の出力信号を前記副分周器を介さずにそのまま前記分周器に提供し、前記第２論理値が出力される時には前記電圧制御発振器の分周された出力信号を前記分周器に提供する段階と、を含み、
    前記基準電圧は、デッドロック発生時に前記電荷ポンプのＤＣ出力電圧に隣接したレベルに設定される
    ことを特徴とするデッドロック防止方法。
  8. 前記分周器に提供する段階は、
    前記基準電圧を発生させる段階をさらに含むことを特徴とする請求項７に記載のデッドロック防止方法。
  9. 入力信号と分周された信号とを受信し、これらの位相及び周波数を比較する位相周波数検出器、前記位相周波数検出器の出力信号を受信する電荷ポンプ、前記電荷ポンプの出力電圧に応答して発振する電圧制御発振器、及び前記電圧制御発振器の出力信号を分周し、前記分周された信号を出力する分周器を備える位相同期ループ回路のデッドロック防止方法において、
    前記電荷ポンプの出力電圧を基準電圧に比較する段階と、
    比較の結果、前記電荷ポンプの出力電圧が前記基準電圧より低い時には、前記電圧制御発振器の出力信号を追加的な分周器を介さずにそのまま前記分周器に提供する段階と、
    比較の結果、前記電荷ポンプの出力電圧が前記基準電圧より高い時には、前記電圧制御発振器の出力信号を分周し、前記分周器に提供する段階と、を備え、
    前記基準電圧は、デッドロック発生時に前記電荷ポンプのＤＣ出力電圧に隣接したレベルに設定される
    ことを特徴とするデッドロック防止方法。
  10. 前記基準電圧を発生させる段階をさらに含むことを特徴とする請求項９に記載のデッドロック防止方法。
JP2005358194A 2004-12-11 2005-12-12 デッドロック防止回路を備える位相同期ループ回路及びそのデッドロック防止方法 Expired - Fee Related JP4520937B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040104633A KR100652390B1 (ko) 2004-12-11 2004-12-11 데드락 방지회로를 구비하는 위상동기 루프 회로 및 이의데드락 방지방법

Publications (2)

Publication Number Publication Date
JP2006174459A JP2006174459A (ja) 2006-06-29
JP4520937B2 true JP4520937B2 (ja) 2010-08-11

Family

ID=36583093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005358194A Expired - Fee Related JP4520937B2 (ja) 2004-12-11 2005-12-12 デッドロック防止回路を備える位相同期ループ回路及びそのデッドロック防止方法

Country Status (3)

Country Link
US (1) US7310009B2 (ja)
JP (1) JP4520937B2 (ja)
KR (1) KR100652390B1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4623678B2 (ja) * 2005-09-08 2011-02-02 パナソニック株式会社 Ｐｌｌ回路
US7719330B2 (en) * 2007-12-26 2010-05-18 Ali Corporation Phase locked loop device and control method thereof
WO2012127637A1 (ja) * 2011-03-22 2012-09-27 富士通株式会社 クロック生成回路及びクロック生成回路制御方法
US8536910B2 (en) * 2011-06-20 2013-09-17 Texas Instruments Incorporated System and method for reducing power consumption in a phased-locked loop circuit
US10025741B2 (en) * 2016-01-13 2018-07-17 Samsung Electronics Co., Ltd. System-on-chip, mobile terminal, and method for operating the system-on-chip
US9490824B1 (en) 2016-01-19 2016-11-08 Freescale Semiconductor, Inc. Phase-locked loop with frequency bounding circuit
CN107294532B (zh) * 2017-06-22 2020-09-11 上海兆芯集成电路有限公司 防死锁电路系统和方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02246423A (ja) * 1989-03-20 1990-10-02 Fujitsu Ltd 位相同期式周波数シンセサイザ
JPH08102668A (ja) * 1994-09-30 1996-04-16 Fujitsu Ltd 周波数シンセサイザ
JPH11103249A (ja) * 1997-09-26 1999-04-13 Nec Corp Ｐｌｌ回路のデッドロック防止回路及びその方法
US6049254A (en) * 1997-10-16 2000-04-11 Oasis Design, Inc. Phase-locked loop which can automatically adjust to and lock upon a variable input frequency

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173520A (ja) 1996-12-10 1998-06-26 Kawasaki Steel Corp Ｐｌｌ回路
KR100253153B1 (ko) 1996-12-23 2000-04-15 윤종용 협대역전압제어발진기를이용한광대역위상동기루프회로
KR100269316B1 (ko) * 1997-12-02 2000-10-16 윤종용 동기지연회로가결합된지연동기루프(dll)및위상동기루프(pll)
KR100493000B1 (ko) 1998-05-12 2005-09-26 삼성전자주식회사 광학 시스템의 에러 성분에 대한 안정화 기능을 갖는 위상 동기루프 및 그 안정화 방법
KR100295052B1 (ko) * 1998-09-02 2001-07-12 윤종용 전압제어지연라인의단위지연기들의수를가변시킬수있는제어부를구비하는지연동기루프및이에대한제어방법
KR100301048B1 (ko) * 1998-10-19 2001-09-06 윤종용 지연단의수가가변하는지연동기루프및이를구동하는방법
DE10032822A1 (de) * 2000-07-06 2002-01-24 Siemens Ag Vorrichtung zur Erzeugung eines Oszillatorsignals
US6956922B2 (en) * 2001-09-28 2005-10-18 Intel Corporation Generating non-integer clock division
US6633185B2 (en) * 2001-10-16 2003-10-14 Altera Corporation PLL/DLL circuitry programmable for high bandwidth and low bandwidth applications
US6853254B2 (en) * 2002-12-30 2005-02-08 Intel Corporation Anti-deadlock circuit and method for phase-locked loops
KR100510523B1 (ko) * 2003-03-13 2005-08-26 삼성전자주식회사 데드존을 제거하는 지연 구간에서 발생한 클럭 트랜지션을차지 펌프 제어에 반영하는 위상/주파수 검출기 및 그위상/주파수 검출 방법
US6867627B1 (en) * 2003-09-16 2005-03-15 Integrated Device Technology, Inc. Delay-locked loop (DLL) integrated circuits having high bandwidth and reliable locking characteristics

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02246423A (ja) * 1989-03-20 1990-10-02 Fujitsu Ltd 位相同期式周波数シンセサイザ
JPH08102668A (ja) * 1994-09-30 1996-04-16 Fujitsu Ltd 周波数シンセサイザ
JPH11103249A (ja) * 1997-09-26 1999-04-13 Nec Corp Ｐｌｌ回路のデッドロック防止回路及びその方法
US6049254A (en) * 1997-10-16 2000-04-11 Oasis Design, Inc. Phase-locked loop which can automatically adjust to and lock upon a variable input frequency

Also Published As

Publication number Publication date
JP2006174459A (ja) 2006-06-29
KR100652390B1 (ko) 2006-12-01
US7310009B2 (en) 2007-12-18
US20060125536A1 (en) 2006-06-15
KR20060065996A (ko) 2006-06-15

Similar Documents

Publication Publication Date Title
JP4520937B2 (ja) デッドロック防止回路を備える位相同期ループ回路及びそのデッドロック防止方法
US5103192A (en) Phase-difference detecting circuit and method of reducing power consumption in a pll system
US7881419B2 (en) Semiconductor device, spread spectrum clock generator and method thereof
KR100789408B1 (ko) 지연 동기 루프 회로 및 그것의 멀티플라이드 클럭생성방법
US6667643B2 (en) Delay locked loop with multi-phases
US6150889A (en) Circuit and method for minimizing recovery time
JP4546716B2 (ja) Ｐｌｌクロック信号生成回路
JP2001007698A (ja) データｐｌｌ回路
US7323942B2 (en) Dual loop PLL, and multiplication clock generator using dual loop PLL
WO2004021574A1 (en) Phase locked loop
US6525612B2 (en) Mode control of PLL circuit
EP1246369B1 (en) Mode switching method for PLL circuit and mode control circuit for PLL circuit
US7352837B2 (en) Digital phase-locked loop
JP4015254B2 (ja) ロック検出回路及びｐｌｌ周波数シンセサイザ
US6815987B2 (en) Phase locked loop
US5892405A (en) PLL synthesizer apparatus
CN107294532B (zh) 防死锁电路系统和方法
EP0881775A1 (en) A clock generator
US7471126B2 (en) Phase locked loop utilizing frequency folding
US6094100A (en) PLL synthesizer apparatus
KR20080014440A (ko) 위상고정 주파수 합성회로 및 방법
US7084670B1 (en) Phase-frequency detector with gated reference clock input
KR102205037B1 (ko) 글리치를 제거하기 위한 멀티 모듈러스 분주기 및 이를 포함하는 전자 장치
KR200291191Y1 (ko) 가변클럭발생기
JPH06104747A (ja) 位相同期ループ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100423

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100521

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees