JPH08102668A - 周波数シンセサイザ - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、位相同期ループ（ＰＬＬ）を用い
た周波数シンセサイザに関し、ＰＬＬが非同期状態のと
きに、可変分周器への入力周波数が限界周波数以内とな
るように、前段の分周器の分周数を変更することによ
り、非同期時の再引込みを確実なものにしながら、同期
時においてはスペクトル純度の劣化を引き起こさないよ
うにすることを目的とする。 【構成】 基準信号源１，第１分周器２，位相比較器
３，ループフィルタ４，電圧制御発振器５，第２分周器
６，可変分周器７とからなる位相同期ループを用いた周
波数シンセサイザにおいて、第１分周器２及び第２分周
器６が複数の分周数で分周しうる可変分周器として構成
されるとともに、ＰＬＬが非同期状態のときに、可変分
周器７への入力周波数が限界周波数以内となるように、
第２分周器６の分周数をｎ倍にするような変更を行なわ
せるとともに、第１分周器２の分周数も同じくｎ倍にす
るような変更を行なわせる制御器８を設けるように構成
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、位相同期ループ（ＰＬ
Ｌ）を用いた周波数シンセサイザに関する。衛星通信の
分野では、広帯域な割当周波数をいくつかに分割して利
用する方法が採用されており、このために、周波数変換
用の局部発振器にはＰＬＬを用いた周波数シンセサイザ
が使用されるが、この場合、広帯域な周波数に対応する
ために、シンセサイザを構成する各コンポーネントは更
に広帯域化されている必要がある。

【０００２】

【従来の技術】従来より、ＰＬＬを用いた周波数シンセ
サイザ（以下、この種の周波数シンセサイザをＰＬＬシ
ンセサイザということがある）として、例えば特開昭５
４−１１９８６７号公報に開示されたものを挙げること
ができるが、かかるＰＬＬシンセサイザは、図５に示す
ように、基準信号を発生する基準信号源１０１と、基準
信号源１０１からの基準信号を分周数Ｐ（このとき、Ｐ
は一般的に整数）で分周する固定分周器１０２と、固定
分周器１０２からの出力を一方の入力端に受け他方の入
力端から入力される信号との間で位相比較を行なう位相
比較器１０３と、位相比較器１０３の出力を平滑するル
ープフィルタ１０４と、ループフィルタ１０４の出力に
より発信周波数を制御される電圧制御発振器１０５と、
電圧制御発振器１０５の出力を分周数Ｍ（このとき、Ｍ
は一般的に整数）で分周する固定分周器１０６と、固定
分周器１０６の出力を更に可変の分周数Ｎ（このとき、
Ｎは一般的に整数）で分周しその分周出力を位相比較器
１０３の他方の入力端へ入力する可変分周器１０７とを
そなえて構成されている。

【０００３】このような構成により、電圧制御発振器１
０５の出力周波数ｆ₀ は固定分周器１０６により１／Ｍ
分周されるともに、外部より任意に設定できる可変分周
器１０７により１／Ｎ分周され、ｆ₀ ／ＭＮとなる。そ
して、位相比較器１０３において、基準信号源１０１の
周波数を固定分周器１０２により分周した周波数ｆ_rと
位相比較され、両者の位相誤差に相当する出力電圧をル
ープフィルタ１０４を通して電圧制御発振器１０５の周
波数可変素子に帰還させることにより、ＰＬＬが構成さ
れ、位相同期させることができる。そして、位相同期状
態では、位相比較器１０３の両入力周波数は等しくな
り、ｆ₀ ／ＭＮ＝ｆ_r が成立する。すなわち、ｆ₀ ＝Ｍ
Ｎｆ_r が成立する。これにより、可変分周器１０７の分
周数Ｎを変えることにより、ｆ_r の整数倍の多周波数が
得られることになる。

【０００４】

【発明が解決しようとする課題】このようにして、従来
のＰＬＬシンセサイザにおいては、必要とする動作周波
数を満足するために、分周器１０６，１０７を直列に接
続（シリーズ接続）しているが、このように分周器をシ
リーズ接続するような構成であっても、動作周波数範囲
はループ中の最も狭帯域のコンポーネントによって制限
されることは同様である。

【０００５】通常、前段には高速の固定分周器１０６を
置き、後段にはシンセサイザ化のための可変分周器１０
７を置くが、可変分周器１０７は固定分周器よりも高速
化が難しいため、後段の分周器１０７により制限される
ことが多い。このため、各コンポーネントの動作周波数
条件を満足するには、前段での分周数Ｍを大きくする必
要があるが、このようにすると、ループ設計が制約され
る。すなわち、この場合、シンセサイザとして必要とす
るステップを得るために要求される分周数が増加して、
スペクトル純度が低下してしまうという課題がある。

【０００６】本発明は、このような課題に鑑み創案され
たもので、ＰＬＬが非同期状態のときに、可変分周器へ
の入力周波数が限界周波数以内となるように、前段の分
周器の分周数を変更することにより、非同期時の再引込
みを確実なものにしながら、同期時においてはスペクト
ル純度の劣化を引き起こさないようにした、周波数シン
セサイザを提供することを目的とする。

【０００７】

【課題を解決するための手段】図１は本発明の原理ブロ
ック図で、この図１において、１は基準信号を発生する
基準信号源であり、２は基準信号源１からの基準信号を
分周する第１分周器である。３は位相比較器で、この位
相比較器３は、第１分周器２からの出力を一方の入力端
に受け、他方の入力端から入力される信号との間で位相
比較を行なうものである。

【０００８】４は位相比較器３の出力を平滑するループ
フィルタであり、５はループフィルタ４の出力により発
信周波数を制御される電圧制御発振器である。６は電圧
制御発振器５の出力を分周する第２分周器であり、７は
可変分周器で、この可変分周器７は、第２分周器６の出
力を更に可変の分周数で分周し、その分周出力を位相比
較器２の他方の入力端へ入力するものである。

【０００９】このようにして上記の基準信号源１，第１
分周器２，位相比較器３，ループフィルタ４，電圧制御
発振器５，第２分周器６，可変分周器７で、ＰＬＬを構
成する。そして、この場合、第１分周器２及び第２分周
器６は複数の分周数で分周しうる可変分周器として構成
されている。

【００１０】また、８は制御器であり、この制御器８
は、ＰＬＬが非同期状態のときに、可変分周器７への入
力周波数が限界周波数以内となるように、第２分周器６
の分周数をｎ倍にするような変更を行なわせるととも
に、第１分周器２の分周数も同じくｎ倍にするような変
更を行なわせるものである。このとき、制御器８は、Ｐ
ＬＬが非同期状態のときに、可変分周器７への入力周波
数が入力上限周波数よりも低くなるように、第２分周器
６の分周数を１よりも大きいｎ倍（このとき、ｎは一般
的に整数）にするような変更を行なわせるとともに、第
１分周器２の分周数も同じく１よりも大きいｎ倍（この
とき、ｎは一般的に整数）にするような変更を行なわせ
る制御器として構成されてもよい。

【００１１】そして、この場合、制御器８は、ＰＬＬが
非同期状態のときに、可変分周器７への入力限界周波数
の値を上昇させるよう、可変分周器７の分周数を変更さ
せる機能を付加されてもよい。また、制御器８は、ＰＬ
Ｌが非同期状態のときに、可変分周器７への入力周波数
が入力下限周波数よりも高くなるように、第２分周器６
の分周数を１よりも小さいｎ倍（このとき、ｎは一般的
に整数分の１）にするような変更を行なわせるととも
に、第１分周器２の分周数も同じく１よりも小さいｎ倍
（このとき、ｎは一般的に整数分の１）にするような変
更を行なわせる制御器として構成されてもよい。

【００１２】そして、この場合、制御器８は、，ＰＬＬ
が非同期状態のときに、可変分周器７への入力限界周波
数の値を下降させるよう、可変分周器７の分周数を変更
させる機能を付加されてもよい。

【００１３】

【作用】上述の本発明の周波数シンセサイザでは、電圧
制御発振器５の出力周波数ｆ₀は第２分周器６により１
／Ｍ分周されるともに、外部より任意に設定できる可変
分周器７により１／Ｎ分周され、ｆ₀ ／ＭＮ（このと
き、Ｍ，Ｎは一般的に整数）となる。そして、位相比較
器３において、基準信号源１の周波数を第１分周器２に
より分周した周波数ｆ_r と位相比較され、両者の位相誤
差に相当する出力電圧をループフィルタ４を通して電圧
制御発振器５に帰還させることにより、ＰＬＬが構成さ
れ、位相同期させることができる。

【００１４】そして、位相同期状態では、位相比較器３
の両入力周波数は等しくなり、ｆ₀／ＭＮ＝ｆ_r が成立
する。すなわち、ｆ₀ ＝ＭＮｆ_r が成立する。これによ
り、可変分周器７の分周数Ｎを変えることにより、ｆ_r
の整数倍の多周波数が得られる。一方、ＰＬＬが非同期
状態においては、制御器８により、可変分周器７への入
力周波数が限界周波数以内となるように、第２分周器６
の分周数がｎ倍にするような変更を行なわせるととも
に、第１分周器２の分周数も同じくｎ倍にするような変
更を行なわせる。

【００１５】このとき、ＰＬＬが非同期状態のときに、
制御器８によって、可変分周器７への入力周波数が入力
上限周波数よりも低くなるように、第２分周器６の分周
数を１よりも大きいｎ倍にするような変更を行なわせる
とともに、第１分周器２の分周数も同じく１よりも大き
いｎ倍にするような変更を行なわせてもよい。そして、
この場合、制御器８によって、ＰＬＬが非同期状態のと
きに、可変分周器７への入力限界周波数の値を上昇させ
るよう、可変分周器７の分周数を変更させてもよい。

【００１６】また、ＰＬＬが非同期状態のときに、制御
器８によって、可変分周器７への入力周波数が入力下限
周波数よりも高くなるように、第２分周器６の分周数を
１よりも小さいｎ倍にするような変更を行なわせるとと
もに、第１分周器２の分周数も同じく１よりも小さいｎ
倍にするような変更を行なわせてもよい。そして、この
場合、制御器８によって、ＰＬＬが非同期状態のとき
に、可変分周器７への入力限界周波数の値を下降させる
よう、可変分周器７の分周数を変更させてもよい。

【００１７】

【実施例】以下、図面を参照して本発明の実施例を説明
する。図２は本発明の一実施例を示すブロック図である
が、本実施例にかかるＰＬＬシンセサイザは、この図２
に示すように、基準信号源１，第１分周器２，位相比較
器３，ループフィルタ４，電圧制御発振器（ＶＣＯ）
５，第２分周器６，可変分周器７で、ＰＬＬを構成して
いる。

【００１８】ここで、基準信号源１は例えば周波数ｆ
_REF ＝１０ＭＨｚの基準信号を発生するものであり、第
１分周器２は、基準信号源１からの基準信号を複数の分
周数Ｐ（＝８，１６，３２）で分周する可変分周器であ
る。位相比較器３は、第１分周器２からの周波数がｆ_r
（＝ｆ_REF ／Ｐ＝１２５０ｋＨｚ，６２５ｋＨｚ，３１
２．５ｋＨｚ）の出力を一方の入力端に受け、他方の入
力端から入力される信号（可変分周器７からの出力）と
の間で位相比較を行なうものである。

【００１９】ループフィルタ４は位相比較器３の出力を
平滑するフィルタであり、電圧制御発振器５はループフ
ィルタ４の出力により発信周波数ｆ₀ （１５００〜２０
００ＭＨｚ，１ステップが１．２５ＭＨｚ）を制御され
るものである。第２分周器６は、電圧制御発振器５の出
力を複数の分周数Ｍ（＝１，２，４）で分周する可変分
周器であり、可変分周器７は、第２分周器６の出力を更
に可変の分周数Ｎ（＝１２００〜１６００）で分周し、
その分周出力を位相比較器２の他方の入力端へ入力する
ものである。

【００２０】ところで、制御器８が設けられている。こ
の制御器８は、ＰＬＬが非同期状態のときに、可変分周
器７への入力周波数が限界周波数以内となるように、第
２分周器６の分周数をｎ倍にするような変更を行なわせ
るとともに、第１分周器２の分周数も同じくｎ倍にする
ような変更を行なわせる機能を有している。さらに詳述
すれば、この制御器８は、ＰＬＬが非同期状態になっ
て、ＶＣＯ出力周波数ｆ₀ が最大値以上になったとき
に、可変分周器７への入力周波数が入力上限周波数より
も低くなるように、第２分周器６の分周数を１よりも大
きいｎ倍にするような変更を行なわせるとともに、第１
分周器２の分周数も同じく１よりも大きいｎ倍にするよ
うな変更を行なわせる一方、ＰＬＬが非同期状態になっ
て、ＶＣＯ出力周波数ｆ₀ が最小値以下になったとき
に、可変分周器７への入力周波数が入力下限周波数より
も高くなるように、第２分周器６の分周数を１よりも小
さいｎ倍にするような変更を行なわせるとともに、第１
分周器２の分周数も同じく１よりも小さいｎ倍にするよ
うな変更を行なわせる機能を有しているのである。

【００２１】さらに、この制御器８は、ＰＬＬが同期状
態になると、第２分周器６の分周数を非同期状態のとき
に比べて１／ｎ倍にするとともに、第１分周器２の分周
数も同じく非同期状態のときに比べて１／ｎ倍にして、
第１，第２分周器２，６の分周数を元に戻すような機能
を有している。具体的には、ＰＬＬが同期状態のとき、
第２分周器６の分周数Ｍを２，第１分周数Ｐを１６とし
たとき、ＰＬＬが非同期状態で、可変分周器７への入力
周波数が入力上限周波数よりも高くなる場合には、第２
分周器６の分周数２を２倍（４）にするような変更を行
なわせるとともに、第１分周器２の分周数１６も同じく
２倍（３２）にするような変更を行なわせる一方、ＰＬ
Ｌが非同期状態で、可変分周器７への入力周波数が入力
下限周波数よりも低くなる場合には、第２分周器６の分
周数Ｍを１／２倍（１）にするような変更を行なわせる
とともに、第１分周器２の分周数Ｐも同じく１／２倍
（８）にするような変更を行なわせる機能を有している
のである。

【００２２】また、この場合、制御器８は、ＰＬＬが非
同期状態のときに、可変分周器７への入力限界周波数の
値を上昇又は下降させるよう、可変分周器７の分周数を
変更させる機能も付加されている。ところで、ループロ
ック時のＶＣＯ出力周波数ｆ₀ と分周数との関係は、ｆ
₀＝ＭＮ（ｆ_REF ／Ｐ）となるから、ＰＬＬの非同期時
に、分周器６，２の分周数をそれぞれｎ倍にしても、上
式に何らの影響も与えない。

【００２３】ここで、ＰＬＬの非同期時の後段可変分周
器７の入力周波数に着目すると、分周数をｎ倍する前と
ｎ倍した後とでは、ｎが１よりも大きいと、後段可変分
周器７への入力周波数を低下させることができ、ｎが１
よりも小さいと、後段可変分周器７への入力周波数を上
昇させることができる、即ち可変分周器７への入力周波
数を限界周波数以内となるようにできることがわかる。

【００２４】ループの周波数条件として厳しいのは、非
同期状態にて、ＶＣＯ出力周波数ｆ ₀ が最大或いは最小
になったときであるから、このような場合にも、可変分
周器７への入力周波数を限界周波数以内にできるという
ことは、再引込みが可能になることを意味する。そし
て、制御器８は、上記のような機能を満足するために、
例えば図４に示すような構成をしている。すなわち、制
御器８は、図４に示すように、制御部８１，セレクタ８
２，８３，分周数設定器８２ａ〜８２ｃ，８３ａ〜８３
ｃ，テーブル８４をそなえて構成されている。

【００２５】ここで、制御部８１は、チャネル切替情報
又はＰＬＬ同期／非同期情報，電圧制御発振器５の制御
方向を入力情報として、セレクタ切替信号，テーブルア
ドレス指定信号をセレクタ８２，８３やテーブル８４に
出すものである。このとき、セレクタ８２へ出される信
号は第１分周器２の分周数切替のための制御信号であ
り、セレクタ８３へ出される信号は第２分周器６の分周
数切替のための制御信号であり、テーブル８４へ出され
る信号は可変分周器７の分周数変更のための制御信号で
ある。

【００２６】セレクタ８２は、制御部８１からの切替信
号を受けて、分周数設定器８２ａ〜８２ｃから提供され
る分周数（８，１６，３２）のいずれかを選択して、こ
れを第１分周器２の分周数として供給するもので、セレ
クタ８３は、制御部８１からの切替信号を受けて、分周
数設定器８３ａ〜８３ｃから提供される分周数（１，
２，４）のいずれかを選択して、これを第２分周器６の
分周数として供給するものである。

【００２７】テーブル８４は、可変分周器７用の分周数
を所定のアドレスに記憶しているもので、制御部８１か
らの信号を受けて、所要の分周数を読み出して、これを
可変分周器７の分周数として供給するものである。な
お、制御部８１への入力されるチャネル切替情報又はＰ
ＬＬ同期／非同期情報は、図示しない他の制御器あるい
は検出部から供給され、電圧制御発振器５の制御方向情
報は、ループフィルタ４の出力電圧を検出する電圧検出
器９から供給される。ここで、電圧検出器９は、図３に
示すように、２つのコンパレータ９１，９２を有するウ
インドウコンパレータをそなえており、ループフィルタ
４の出力電圧が、所定下限値Ｖ_L より小さいときと、所
定下限値Ｖ_H より大きいときに、その旨の出力を出すも
ので、これにより、発振出力周波数が低い方へ外れたの
か、高い方へ外れたのかを検出することができる。

【００２８】上述の構成により、このＰＬＬシンセサイ
ザでは、電圧制御発振器５の出力周波数ｆ₀ は第２分周
器６により１／Ｍ分周されるともに、外部より任意に設
定できる可変分周器７により１／Ｎ分周され、ｆ₀ ／Ｍ
Ｎとなる。そして、位相比較器３において、基準信号源
１の周波数を第１分周器２により分周した周波数ｆ
_r（＝ｆ_REF ／Ｐ）と位相比較され、両者の位相誤差に
相当する出力電圧をループフィルタ４を通して電圧制御
発振器５に帰還させることにより、ＰＬＬが構成され、
位相同期させることができる。

【００２９】そして、位相同期状態では、位相比較器３
の両入力周波数は等しくなり、ｆ₀／ＭＮ＝ｆ_r が成立
する。すなわち、ｆ₀ ＝ＭＮｆ_r ＝ＭＮｆ_REF ／Ｐが成
立する。これにより、可変分周器７の分周数Ｎを変える
ことにより、ｆ_r の整数倍の多周波数が得られる。この
とき、第１分周器２の分周数Ｐは例えば１６に、第２分
周器６の分周数Ｍは例えば２に設定されている。今、可
変分周器７の入力上限周波数が１０００ＭＨｚ、入力下
限周波数が７５０ＭＨｚであったとすると、ＶＣＯ出力
周波数ｆ₀ の範囲は１５００〜２０００ＭＨｚであるか
ら、第２分周器６の分周数Ｍ＝２は、２０００ＭＨｚ／
２＝１０００ＭＨｚ、１５００ＭＨｚ／２＝７５０ＭＨ
ｚであるから、条件を満足する。

【００３０】一方、ＰＬＬが非同期状態においては、制
御器８により、可変分周器７への入力周波数が限界周波
数以内となるように、第２分周器６の分周数Ｍを２倍ま
たは１／２倍にするような変更を行なわせるとともに、
第１分周器２の分周数Ｐも同じく２倍または１／２倍に
するような変更を行なわせる。例えば、何らかの理由で
ＰＬＬが非同期状態になって、ＶＣＯ出力周波数ｆ₀が
２０００ＭＨｚ以上になると、制御器８によって、可変
分周器７への入力周波数が入力上限周波数よりも低くな
るように、第２分周器６の分周数を２倍して４にするよ
うな変更を行なわせるとともに、第１分周器２の分周数
も同じく２倍にして３２とするような変更を行なわせ
る。このようにして、可変分周器７への入力周波数が入
力上限周波数よりも低くすることができるので、ＰＬＬ
の非同期状態からの再引込みが可能になる。

【００３１】なお、第２分周器６と可変分周器７との分
周数の積（トータル分周数）Ｎ_{TOTA L} は４８００〜６４
００となるが、同期時のトータル分周数Ｎ_TOTAL は２４
００〜３２００となるので、ＰＬＬの帯域内キャリア純
度が２０ｌｏｇＮ_TOTAL にて決定されることを考える
と、本実施例では、同期時に６ｄＢのキャリア純度改善
を期待できることになる。

【００３２】これから、非同期時においては、再引込み
を確実に行ないながら、同期時においては、キャリア純
度（スペクトラム純度）を高く保持することができ、こ
れによりＰＬＬシンセサイザの性能向上におおいに寄与
することがわかる。なお、ＰＬＬが非同期状態になっ
て、ＶＣＯ出力周波数ｆ₀ が２０００ＭＨｚ以上になっ
た場合、制御器８によって、可変分周器７への入力限界
周波数の値を上昇させるよう、可変分周器７の分周数Ｎ
を変更するようにしてもよい。このような手法は、ＶＣ
Ｏ出力周波数ｆ₀ が上方へ大きくずれた場合に有効で、
再引込み動作の迅速化に寄与するものである。

【００３３】一方、何らかの理由でＰＬＬが非同期状態
になって、ＶＣＯ出力周波数ｆ₀ が１５００ＭＨｚ以下
になると、制御器８によって、可変分周器７への入力周
波数が入力上限周波数よりも高くなるように、第２分周
器６の分周数を１／２倍して１にするような変更を行な
わせるとともに、第１分周器２の分周数も同じく１／２
倍にして８とするような変更を行なわせる。このように
して、可変分周器７への入力周波数が入力下限周波数よ
りも高くすることができるので、ＰＬＬの非同期状態か
らの再引込みが可能になる。

【００３４】そして、この場合においても、上記の例と
同様の趣旨によって、制御器８によって、ＰＬＬが非同
期状態のときに、可変分周器７への入力限界周波数の値
を下降させるように、可変分周器７の分周数を変更させ
てもよく、このようにすれば、ＶＣＯ出力周波数ｆ₀ が
大きく下方へずれた場合に有効な再引込みを行なうこと
ができ、やはり再引込み動作の迅速化に寄与するもので
ある。

【００３５】

【発明の効果】以上詳述したように、本発明の周波数シ
ンセサイザ（請求項１）によれば、基準信号源と第１分
周器と位相比較器とループフィルタと電圧制御発振器と
第２分周器と可変分周器とからなる位相同期ループを用
いた周波数シンセサイザにおいて、第１分周器及び第２
分周器が複数の分周数で分周しうる可変分周器として構
成されるとともに、位相同期ループが非同期状態のとき
に、可変分周器への入力周波数が限界周波数以内となる
ように、第２分周器の分周数をｎ倍にするような変更を
行なわせるとともに、第１分周器の分周数も同じくｎ倍
にするような変更を行なわせる制御器が設けられるとい
う簡素な構成により、非同期時においては、再引込みを
確実に行ないながら、同期時においては、キャリア純度
（スペクトラム純度）を高く保持することができ、これ
によりＰＬＬシンセサイザの性能向上に寄与するところ
が大きいという利点がある。

【００３６】また、制御器が、位相同期ループが非同期
状態のときに、可変分周器への入力周波数が入力上限周
波数よりも低くなるように、第２分周器の分周数を１よ
りも大きいｎ倍にするような変更を行なわせるととも
に、第１分周器の分周数も同じく１よりも大きいｎ倍に
するような変更を行なわせる制御器として構成すること
もでき、このようにすれば、位相同期ループが非同期状
態になって、電圧制御発振器の出力周波数が最大値以上
になった場合において、上記請求項１記載の周波数シン
セサイザと同様な効果ないし利点が得られる。

【００３７】さらに、制御器が、位相同期ループが非同
期状態のときに、可変分周器への入力限界周波数の値を
上昇させるよう、可変分周器の分周数を変更させる制御
器として構成することもでき、このようにすれば、位相
同期ループが非同期状態になって、電圧制御発振器の出
力周波数が最大値以上になった場合において、電圧制御
発振器の出力周波数が大きく上方へずれた場合に有効な
再引込みを行なうことができ、これにより再引込み動作
の迅速化に寄与する。

【００３８】また、制御器が、位相同期ループが非同期
状態のときに、可変分周器への入力周波数が入力下限周
波数よりも高くなるように、第２分周器の分周数を１よ
りも小さいｎ倍にするような変更を行なわせるととも
に、第１分周器の分周数も同じく１よりも小さいｎ倍に
するような変更を行なわせる制御器として構成すること
もでき、このようにすれば、位相同期ループが非同期状
態になって、電圧制御発振器の出力周波数が最小値以下
になった場合において、上記請求項１記載の周波数シン
セサイザと同様な効果ないし利点が得られる。

【００３９】さらに、制御器が、位相同期ループが非同
期状態のときに、可変分周器への入力限界周波数の値を
下降させるよう、可変分周器の分周数を変更させる制御
器として構成することもでき、このようにすれば、位相
同期ループが非同期状態になって、電圧制御発振器の出
力周波数が最小値以下になった場合において、電圧制御
発振器の出力周波数が大きく下方へずれた場合に有効な
再引込みを行なうことができ、これにより再引込み動作
の迅速化に寄与する。

【図面の簡単な説明】

【図１】本発明の原理ブロック図である。

【図２】本発明の一実施例を示すブロック図である。

【図３】電圧検出部を示すブロック図である。

【図４】制御部を示すブロック図である。

【図５】従来例を示すブロック図である。

【符号の説明】

１ 基準信号源 ２ 第１分周器 ３ 位相比較器 ４ ループフィルタ ５ 電圧制御発振器 ６ 第２分周器 ７ 可変分周器 ８ 制御器 ８１，８２ セレクタ ８２ａ〜８２ｃ，８３ａ〜８３ｃ 分周数設定器 ８４ テーブル ９ 電圧検出器 ９１，９２ コンパレータ １０１ 基準信号源 １０２ 固定分周器 １０３ 位相比較器 １０４ ループフィルタ １０５ 電圧制御発振器 １０６ 固定分周器 １０７ 可変分周器

Claims (5)

【特許請求の範囲】
1. 【請求項１】 基準信号を発生する基準信号源と、 該基準信号源からの該基準信号を分周する第１分周器
   と、 該第１分周器からの出力を一方の入力端に受け他方の入
   力端から入力される信号との間で位相比較を行なう位相
   比較器と、 該位相比較器の出力を平滑するループフィルタと、 該ループフィルタの出力により発信周波数を制御される
   電圧制御発振器と、 該電圧制御発振器の出力を分周する第２分周器と、 該第２分周器の出力を更に可変の分周数で分周し、その
   分周出力を該位相比較器の他方の入力端へ入力する可変
   分周器とからなる位相同期ループを用いた周波数シンセ
   サイザにおいて、 上記の第１分周器及び第２分周器が複数の分周数で分周
   しうる可変分周器として構成されるとともに、 位相同期ループが非同期状態のときに、該可変分周器へ
   の入力周波数が限界周波数以内となるように、該第２分
   周器の分周数をｎ倍にするような変更を行なわせるとと
   もに、該第１分周器の分周数も同じくｎ倍にするような
   変更を行なわせる制御器が設けられたことを特徴とす
   る、周波数シンセサイザ。
2. 【請求項２】 該制御器が、位相同期ループが非同期状
   態のときに、該可変分周器への入力周波数が入力上限周
   波数よりも低くなるように、該第２分周器の分周数を１
   よりも大きいｎ倍にするような変更を行なわせるととも
   に、該第１分周器の分周数も同じく１よりも大きいｎ倍
   にするような変更を行なわせる制御器として構成されて
   いることを特徴とする請求項１記載の周波数シンセサイ
   ザ。
3. 【請求項３】 該制御器が、位相同期ループが非同期状
   態のときに、該可変分周器への入力限界周波数の値を上
   昇させるよう、該可変分周器の分周数を変更させる制御
   器として構成されたことを特徴とする請求項２記載の周
   波数シンセサイザ。
4. 【請求項４】 該制御器が、位相同期ループが非同期状
   態のときに、該可変分周器への入力周波数が入力下限周
   波数よりも高くなるように、該第２分周器の分周数を１
   よりも小さいｎ倍にするような変更を行なわせるととも
   に、該第１分周器の分周数も同じく１よりも小さいｎ倍
   にするような変更を行なわせる制御器として構成されて
   いることを特徴とする請求項１記載の周波数シンセサイ
   ザ。
5. 【請求項５】 該制御器が、位相同期ループが非同期状
   態のときに、該可変分周器への入力限界周波数の値を下
   降させるよう、該可変分周器の分周数を変更させる制御
   器として構成されたことを特徴とする請求項４記載の周
   波数シンセサイザ。