KR20060065996A - 데드락 방지회로를 구비하는 위상동기 루프 회로 및 이의데드락 방지방법 - Google Patents

데드락 방지회로를 구비하는 위상동기 루프 회로 및 이의데드락 방지방법 Download PDF

Info

Publication number
KR20060065996A
KR20060065996A KR1020040104633A KR20040104633A KR20060065996A KR 20060065996 A KR20060065996 A KR 20060065996A KR 1020040104633 A KR1020040104633 A KR 1020040104633A KR 20040104633 A KR20040104633 A KR 20040104633A KR 20060065996 A KR20060065996 A KR 20060065996A
Authority
KR
South Korea
Prior art keywords
output
voltage
controlled oscillator
charge pump
output signal
Prior art date
Application number
KR1020040104633A
Other languages
English (en)
Other versions
KR100652390B1 (ko
Inventor
오정훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040104633A priority Critical patent/KR100652390B1/ko
Priority to US11/291,415 priority patent/US7310009B2/en
Priority to JP2005358194A priority patent/JP4520937B2/ja
Publication of KR20060065996A publication Critical patent/KR20060065996A/ko
Application granted granted Critical
Publication of KR100652390B1 publication Critical patent/KR100652390B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/1803—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the counter or frequency divider being connected to a cycle or pulse swallowing circuit

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

데드락을 방지하는 데드락 방지회로를 구비하는 위상동기 루프 회로 및 이의 데드락 방지방법이 개시된다. 상기 위상동기 루프 회로는 위상 주파수 검출기, 전하 펌프, 루프 필터, 전압제어 발진기, 및 주 분주기를 구비하며 특히 상기 전압제어 발진기의 출력단과 상기 주 분주기의 입력단 사이에 연결되고 상기 전압제어 발진기의 출력신호의 주파수가 소정의 주파수보다 높을 때 상기 전압제어 발진기의 출력신호를 주파수 분주하여 상기 주 분주기로 제공하는 데드락 방지회로를 구비하는 것을 특징으로 한다.

Description

데드락 방지회로를 구비하는 위상동기 루프 회로 및 이의 데드락 방지방법{Phase locked loop circuit including deadlock protection circuit and deadlock protection method thereof}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 일반적인 종래의 위상동기 루프 회로의 블록도이다.
도 2는 본 발명의 일실시예에 따른 위상동기 루프 회로의 블록도이다.
본 발명은 위상동기 루프 회로에 관한 것으로, 특히 데드락 방지회로를 구비하는 위상동기 루프(Phase Locked Loop) 회로 및 이의 데드락 방지방법에 관한 것이다.
일반적인 위상동기 루프 회로는 ASIC(Application Specific Integrated Circuit), SOC(System On Chip), 및 메모리 소자와 같은 반도체 집적회로에 자주 사용되는 회로이다. 위상동기 루프 회로는 반도체 집적회로 내부에서 주파수 합성(Frequency Synthesis), 주파수 체배(Frequency Multiplication), 클락 복구(Clock Recovery)등의 다양한 응용에 사용되는 기본 단위 블록이다.
도 1은 일반적인 종래의 위상동기 루프 회로의 블록도이다. 도 1을 참조하면, 종래의 위상동기 루프 회로는 위상 주파수 검출기(Phase Frequency Detector)(11), 전하 펌프(Charge Pump)(12), 루프 필터(Loop Filter)(13), 전압제어 발진기(Voltage Controlled Oscillator)(14), 및 주 분주기(Main Divider)(15)를 구비한다.
위상 주파수 검출기(11)는 입력신호(IN)와 주 분주기(15)에 의해 분주된 신호(DIN)를 수신하여 이들의 위상 및 주파수를 비교한다. 전하 펌프(12)는 위상 주파수 검출기(11)의 출력신호를 수신하고, 전압제어 발진기(14)는 전하 펌프(12)의 출력전압에 응답하여 발진한다. 주 분주기(15)는 전압제어 발진기(14)의 출력신호(OUT)를 분주하여 분주된 신호(DIN)를 출력한다.
위상동기 루프 회로는 위상 주파수 검출기(11)가 입력신호(IN)와 주 분주기(15)에 의해 분주된 신호(DIN)를 비교하여 원하는 주파수로 락킹(Locking)될 때 까지 루핑(Looping)하게 된다.
그런데 상기 종래의 위상동기 루프 회로에서는 전압제어 발진기(14)의 출력신호(OUT)의 주파수가 높을 경우 주 분주기(15)가 분주 기능을 정상적으로 수행하지 못하게 될 수 있다. 이러한 경우에는 위상동기 루프 회로 내부에서 락킹을 위해 루핑하는 과정에서 잘못 락킹되는 현상, 즉 데드락(Deadlock)이 발생될 수 있다.
따라서 본 발명이 이루고자하는 기술적 과제는 데드락 방지회로를 구비하는 위상동기 루프 회로를 제공하는 데 있다.
본 발명이 이루고자하는 다른 기술적 과제는 위상동기 루프 회로의 데드락 방지방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일면(aspect)에 따른 위상동기 루프 회로는, 입력신호와 분주된(divided) 신호를 수신하여 이들의 위상 및 주파수를 비교하는 위상 주파수 검출기(phase frequency detector), 상기 위상 주파수 검출기의 출력신호를 수신하는 전하 펌프(charge pump), 상기 전하 펌프의 출력전압에 응답하여 발진하는 전압제어 발진기(voltage controlled oscillator), 상기 전압제어 발진기의 출력신호를 분주하여 상기 분주된 신호를 출력하는 주 분주기(main divider), 및 상기 전압제어 발진기의 출력단과 상기 주 분주기의 입력단 사이에 연결되고, 상기 전압제어 발진기의 출력신호의 주파수가 높을 때 상기 전압제어 발진기의 출력신호를 주파수 분주하여 상기 주 분주기로 제공하는 데드락(deadlock) 방지회로를 구비하는 것을 특징으로 한다.
바람직하기로는 상기 데드락 방지회로는, 부 분주기(sub divider), 비교기, 선택기, 및 기준전압 발생기를 구비한다.
상기 부 분주기는 상기 전압제어 발진기의 출력신호를 분주한다. 상기 비교기는, 상기 전하 펌프의 출력전압과 기준전압을 비교하여 상기 전하 펌프의 출력전압이 상기 기준전압보다 낮을 때에는 제1논리값을 출력하고 상기 전하 펌프의 출력전압이 상기 기준전압보다 높을 때에는 제2논리값을 출력한다. 상기 선택기는, 상 기 비교기가 상기 제1논리값을 출력할 때에는 상기 전압제어 발진기의 출력신호를 상기 주 분주기로 제공하고 상기 비교기가 상기 제2논리값을 출력할 때에는 상기 부 분주기의 출력신호를 상기 주 분주기로 제공한다. 상기 기준전압 발생기는 상기 기준전압을 발생한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 일면(aspect)에 따른 위상동기 루프 회로는, 입력신호와 분주된 신호를 수신하여 이들의 위상 및 주파수를 비교하는 위상 주파수 검출기, 상기 위상 주파수 검출기의 출력신호를 수신하는 전하 펌프, 상기 전하 펌프의 출력전압에 응답하여 발진하는 전압제어 발진기, 상기 전하 펌프의 출력전압을 기준전압에 비교하여 상기 전하 펌프의 출력전압이 상기 기준전압보다 낮을 때에는 상기 전압제어 발진기의 출력신호를 그대로 출력하고 상기 전하 펌프의 출력전압이 상기 기준전압보다 높을 때에는 상기 전압제어 발진기의 출력신호를 분주하여 출력하는 데드락 방지회로, 및 상기 데드락 방지회로의 출력신호를 분주하여 상기 분주된 신호를 출력하는 주 분주기를 구비하는 것을 특징으로 한다.
바람직하기로는 상기 데드락 방지회로는, 부 분주기, 비교기, 선택기, 및 기준전압 발생기를 구비한다.
상기 부 분주기는 상기 전압제어 발진기의 출력신호를 분주한다. 상기 비교기는, 상기 전하 펌프의 출력전압과 기준전압을 비교하여 상기 전하 펌프의 출력전압이 상기 기준전압보다 낮을 때에는 제1논리값을 출력하고 상기 전하 펌프의 출력전압이 상기 기준전압보다 높을 때에는 제2논리값을 출력한다. 상기 선택기는, 상 기 비교기가 상기 제1논리값을 출력할 때에는 상기 전압제어 발진기의 출력신호를 상기 주 분주기로 제공하고 상기 비교기가 상기 제2논리값을 출력할 때에는 상기 부 분주기의 출력신호를 상기 주 분주기로 제공한다. 상기 기준전압 발생기는 상기 기준전압을 발생한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일면에 따른 데드락 방지방법은, 입력신호와 분주된 신호를 수신하여 이들의 위상 및 주파수를 비교하는 위상 주파수 검출기, 상기 위상 주파수 검출기의 출력신호를 수신하는 전하 펌프, 상기 전하 펌프의 출력전압에 응답하여 발진하는 전압제어 발진기, 및 상기 전압제어 발진기의 출력신호를 분주하여 상기 분주된 신호를 출력하는 분주기를 구비하는 위상동기 루프 회로의 데드락 방지방법에 있어서, 상기 전압제어 발진기의 출력신호의 주파수가 높을 때 상기 전압제어 발진기의 출력신호를 주파수 분주하여 상기 분주기로 제공하는 단계를 구비하는 것을 특징으로 한다.
바람직하기로는 상기 분주기로 제공하는 단계는, 상기 전압제어 발진기의 출력신호를 분주하는 단계, 상기 전하 펌프의 출력전압과 기준전압을 비교하여 상기 전하 펌프의 출력전압이 상기 기준전압보다 낮을 때에는 제1논리값을 출력하고 상기 전하 펌프의 출력전압이 상기 기준전압보다 높을 때에는 제2논리값을 출력하는 단계, 상기 제1논리값이 출력될 때에는 상기 전압제어 발진기의 출력신호를 그대로 상기 분주기로 제공하고 상기 제2논리값이 출력될 때에는 상기 전압제어 발진기의 분주된 출력신호를 상기 분주기로 제공하는 단계, 및 상기 기준전압을 발생하는 단계를 구비하는 것을 특징으로 한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 다른 일면에 따른 데드락 방지방법은, 입력신호와 분주된 신호를 수신하여 이들의 위상 및 주파수를 비교하는 위상 주파수 검출기, 상기 위상 주파수 검출기의 출력신호를 수신하는 전하 펌프, 상기 전하 펌프의 출력전압에 응답하여 발진하는 전압제어 발진기, 및 상기 전압제어 발진기의 출력신호를 분주하여 상기 분주된 신호를 출력하는 분주기를 구비하는 위상동기 루프 회로의 데드락 방지방법에 있어서, 상기 전하 펌프의 출력전압을 기준전압에 비교하는 단계, 비교결과 상기 전하 펌프의 출력전압이 상기 기준전압보다 낮을 때에는 상기 전압제어 발진기의 출력신호를 그대로 상기 분주기로 제공하는 단계, 비교결과 상기 전하 펌프의 출력전압이 상기 기준전압보다 높을 때에는 상기 전압제어 발진기의 출력신호를 분주하여 상기 분주기로 제공하는 단계, 및 상기 기준전압을 발생하는 단계를 구비하는 것을 특징으로 한다.
본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 일실시예에 따른 위상동기 루프 회로의 블록도이다.
도 2를 참조하면, 본 발명의 일실시예에 따른 위상동기 루프 회로는 위상 주파수 검출기(21), 전하 펌프(22), 루프 필터(23), 전압제어 발진기(24), 주 분주기 (25), 및 데드락 방지회로(26)를 구비한다.
위상 주파수 검출기(21)는 입력신호(IN)와 주 분주기(25)에 의해 분주된 신호(DIN)를 수신하여 이들의 위상 및 주파수를 비교한다. 전하 펌프(22)는 위상 주파수 검출기(21)의 출력신호를 수신하고, 전압제어 발진기(24)는 전하 펌프(22)의 DC 출력전압(VDC)에 응답하여 발진한다.
특히 데드락 방지회로(26)는 전압제어 발진기(24)의 출력단과 주 분주기(25)의 입력단 사이에 연결되고 본 발명에 따른 데드락 방지방법에 따라 동작한다. 좀더 상세하게는 데드락 방지회로(26)는 전압제어 발진기(24)의 출력신호(OUT)의 주파수가 높을 때 전압제어 발진기(24)의 출력신호(OUT)를 주파수 분주하여 주 분주기(25)로 제공한다.
다시말해, 데드락 방지회로(26)는 전하 펌프(22)의 DC 출력전압(VDC)을 기준전압(VREF)에 비교하여 전하 펌프의 DC 출력전압(VDC)이 기준전압(VREF)보다 낮을 때에는 전압제어 발진기(24)의 출력신호(OUT)를 그대로 출력하고 전하 펌프의 DC 출력전압(VDC)이 기준전압(VREF)보다 높을 때에는, 즉 데드락이 발생되는 경우에는 전압제어 발진기의 출력신호(OUT)를 분주하여 출력한다. 여기에서 기준전압(VREF)은 데드락 발생시 전하 펌프의 DC 출력전압(VDC)에 인접한 레벨로 설정된다.
주 분주기(25)는 데드락 방지회로(26)의 출력신호를 분주하여 상기 분주된 신호(DIN)를 위상 주파수 검출기(21)로 출력한다.
데드락 방지회로(26)는 부 분주기(sub divider)(261), 비교기(262), 선택기(263), 및 기준전압 발생기(264)를 포함하여 구성된다. 부 분주기(261)는 전압제어 발진기의 출력신호(OUT)를 분주하여 출력한다. 부 분주기(261)는 하나의 D 플립플롭으로 구성될 수 있으며 이러한 경우에는 부 분주기(261)는 출력신호(OUT)를 2분주한다.
비교기(262)는 전하 펌프(22)의 DC 출력전압(VDC)과 기준전압(VREF)을 비교하여 전하 펌프의 출력전압(VDC)이 상기 기준전압(VREF)보다 낮을 때에는 제1논리값, 예컨대 논리 로우(low)를 출력하고 전하 펌프의 DC 출력전압(VDC)이 기준전압(VREF)보다 높을 때에는 제2논리값, 예컨대 논리 하이를 출력한다.
선택기(263)는 비교기(262)가 상기 제1논리값을 출력할 때에는 전압제어 발진기의 출력신호(OUT)를 그대로 주 분주기(25)로 제공하고 비교기(262)가 상기 제2논리값을 출력할 때에는 부 분주기(261)의 출력신호를 주 분주기(25)로 제공한다.
다시말해 전하 펌프의 출력전압(VDC)이 상기 기준전압(VREF)보다 낮을 때에는, 즉 전압제어 발진기의 출력신호(OUT)의 주파수가 소정의 주파수보다 높지 않을 때에는 전압제어 발진기의 출력신호(OUT)가 선택기(263)를 통해 그대로 주 분주기(25)로 제공된다. 반면에 전하 펌프의 출력전압(VDC)이 상기 기준전압(VREF)보다 높을 때에는, 즉 전압제어 발진기의 출력신호(OUT)의 주파수가 소정의 주파수보다 높을 때에는 전압제어 발진기의 출력신호(OUT)가 부 분주기(261)에 의해 분주된 신호가 선택기(263)를 통해 주 분주기(25)로 제공된다. 상기 소정의 주파수는 전압제어 발진기(24)의 동작가능한 최대 주파수를 의미한다.
기준전압 발생기(264)는 저항들(R1,R2)로 구성되는 전압 분배기(voltage divider)를 포함하여 구성되며 기준전압(VREF)을 발생한다. 상술한 바와 같이 기준 전압(VREF)은 데드락 발생시 전하 펌프의 DC 출력전압(VDC)에 인접한 레벨로 설정된다.
이상에서와 같이 본 발명에 따른 위상동기 루프 회로에서는, 데드락 발생시 데드락 방지회로(26)가 전압제어 발진기의 출력신호(OUT)를 최소 2분주하여 이 분주된 신호를 주 분주기(25)에 제공하게 되며 따라서 주 분주기(25)는 정상적으로 분주 기능을 수행하게 되어 결국 데드락 상태에서 빠져 나오게 된다. 이후 위상동기 루프 회로는 정상적으로 동작하고 루핑(Looping)을 통하여 원하는 주파수로 락킹된다.
이상 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 위상동기 루프 회로에서는 데드락 방지회로가 전압제어 발진기의 출력신호의 주파수가 소정의 주파수보다 높음으로 인해 주 분주기가 분주 기능을 수행하지 못하게 되는 데드락 현상을 방지할 수 있는 장점이 있다.

Claims (11)

  1. 입력신호와 분주된(divided) 신호를 수신하여 이들의 위상 및 주파수를 비교하는 위상 주파수 검출기(phase frequency detector);
    상기 위상 주파수 검출기의 출력신호를 수신하는 전하 펌프(charge pump);
    상기 전하 펌프의 출력전압에 응답하여 발진하는 전압제어 발진기(voltage controlled oscillator);
    상기 전하 펌프의 출력단과 상기 전압제어 발진기의 입력단 사이에 연결되는 루프 필터(loop filter);
    상기 전압제어 발진기의 출력신호를 분주하여 상기 분주된 신호를 출력하는 주 분주기(main divider); 및
    상기 전압제어 발진기의 출력단과 상기 주 분주기의 입력단 사이에 연결되고, 상기 전압제어 발진기의 출력신호의 주파수가 높을 때 상기 전압제어 발진기의 출력신호를 주파수 분주하여 상기 주 분주기로 제공하는 데드락(deadlock) 방지회로를 구비하는 것을 특징으로 하는 위상동기 루프 회로.
  2. 제1항에 있어서, 상기 데드락 방지회로는,
    상기 전압제어 발진기의 출력신호를 분주하는 부 분주기(sub divider);
    상기 전하 펌프의 출력전압과 기준전압을 비교하여 상기 전하 펌프의 출력전압이 상기 기준전압보다 낮을 때에는 제1논리값을 출력하고 상기 전하 펌프의 출력 전압이 상기 기준전압보다 높을 때에는 제2논리값을 출력하는 비교기; 및
    상기 비교기가 상기 제1논리값을 출력할 때에는 상기 전압제어 발진기의 출력신호를 상기 주 분주기로 제공하고 상기 비교기가 상기 제2논리값을 출력할 때에는 상기 부 분주기의 출력신호를 상기 주 분주기로 제공하는 선택기를 구비하는 것을 특징으로 하는 위상동기 루프 회로.
  3. 제2항에 있어서, 상기 데드락 방지회로는,
    상기 기준전압을 발생하는 기준전압 발생기를 더 구비하는 것을 특징으로 하는 위상동기 루프 회로.
  4. 입력신호와 분주된(divided) 신호를 수신하여 이들의 위상 및 주파수를 비교하는 위상 주파수 검출기(phase frequency detector);
    상기 위상 주파수 검출기의 출력신호를 수신하는 전하 펌프(charge pump);
    상기 전하 펌프의 출력전압에 응답하여 발진하는 전압제어 발진기(voltage controlled oscillator);
    상기 전하 펌프의 출력단과 상기 전압제어 발진기의 입력단 사이에 연결되는 루프 필터(loop filter);
    상기 전하 펌프의 출력전압을 기준전압에 비교하여 상기 전하 펌프의 출력전압이 상기 기준전압보다 낮을 때에는 상기 전압제어 발진기의 출력신호를 그대로 출력하고 상기 전하 펌프의 출력전압이 상기 기준전압보다 높을 때에는 상기 전압 제어 발진기의 출력신호를 분주하여 출력하는 데드락 방지회로; 및
    상기 데드락 방지회로의 출력신호를 분주하여 상기 분주된 신호를 출력하는 주 분주기를 구비하는 것을 특징으로 하는 위상동기 루프 회로.
  5. 제4항에 있어서, 상기 데드락 방지회로는,
    상기 전압제어 발진기의 출력신호를 분주하는 부 분주기(sub divider);
    상기 전하 펌프의 출력전압과 상기 기준전압을 비교하여 상기 전하 펌프의 출력전압이 상기 기준전압보다 낮을 때에는 제1논리값을 출력하고 상기 전하 펌프의 출력전압이 상기 기준전압보다 높을 때에는 제2논리값을 출력하는 비교기; 및
    상기 비교기가 상기 제1논리값을 출력할 때에는 상기 전압제어 발진기의 출력신호를 상기 주 분주기로 제공하고 상기 비교기가 상기 제2논리값을 출력할 때에는 상기 부 분주기의 출력신호를 상기 주 분주기로 제공하는 선택기를 구비하는 것을 특징으로 하는 위상동기 루프 회로.
  6. 제5항에 있어서, 상기 데드락 방지회로는,
    상기 기준전압을 발생하는 기준전압 발생기를 더 구비하는 것을 특징으로 하는 위상동기 루프 회로.
  7. 입력신호와 분주된 신호를 수신하여 이들의 위상 및 주파수를 비교하는 위상 주파수 검출기, 상기 위상 주파수 검출기의 출력신호를 수신하는 전하 펌프, 상기 전하 펌프의 출력전압에 응답하여 발진하는 전압제어 발진기, 및 상기 전압제어 발진기의 출력신호를 분주하여 상기 분주된 신호를 출력하는 분주기를 구비하는 위상동기 루프 회로의 데드락 방지방법에 있어서,
    상기 전압제어 발진기의 출력신호의 주파수가 높을 때 상기 전압제어 발진기의 출력신호를 주파수 분주하여 상기 분주기로 제공하는 단계를 구비하는 것을 특징으로 하는 데드락 방지방법.
  8. 제7항에 있어서, 상기 분주기로 제공하는 단계는,
    상기 전압제어 발진기의 출력신호를 분주하는 단계;
    상기 전하 펌프의 출력전압과 기준전압을 비교하여 상기 전하 펌프의 출력전압이 상기 기준전압보다 낮을 때에는 제1논리값을 출력하고 상기 전하 펌프의 출력전압이 상기 기준전압보다 높을 때에는 제2논리값을 출력하는 단계; 및
    상기 제1논리값이 출력될 때에는 상기 전압제어 발진기의 출력신호를 그대로 상기 분주기로 제공하고 상기 제2논리값이 출력될 때에는 상기 전압제어 발진기의 분주된 출력신호를 상기 분주기로 제공하는 단계를 구비하는 것을 특징으로 하는 데드락 방지방법.
  9. 제8항에 있어서, 상기 분주기로 제공하는 단계는,
    상기 기준전압을 발생하는 단계를 더 구비하는 것을 특징으로 하는 데드락 방지방법.
  10. 입력신호와 분주된 신호를 수신하여 이들의 위상 및 주파수를 비교하는 위상 주파수 검출기, 상기 위상 주파수 검출기의 출력신호를 수신하는 전하 펌프, 상기 전하 펌프의 출력전압에 응답하여 발진하는 전압제어 발진기, 및 상기 전압제어 발진기의 출력신호를 분주하여 상기 분주된 신호를 출력하는 분주기를 구비하는 위상동기 루프 회로의 데드락 방지방법에 있어서,
    상기 전하 펌프의 출력전압을 기준전압에 비교하는 단계;
    비교결과 상기 전하 펌프의 출력전압이 상기 기준전압보다 낮을 때에는 상기 전압제어 발진기의 출력신호를 그대로 상기 분주기로 제공하는 단계; 및
    비교결과 상기 전하 펌프의 출력전압이 상기 기준전압보다 높을 때에는 상기 전압제어 발진기의 출력신호를 분주하여 상기 분주기로 제공하는 단계를 구비하는 것을 특징으로 하는 데드락 방지방법.
  11. 제10항에 있어서,
    상기 기준전압을 발생하는 단계를 더 구비하는 것을 특징으로 하는 데드락 방지방법.
KR1020040104633A 2004-12-11 2004-12-11 데드락 방지회로를 구비하는 위상동기 루프 회로 및 이의데드락 방지방법 KR100652390B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040104633A KR100652390B1 (ko) 2004-12-11 2004-12-11 데드락 방지회로를 구비하는 위상동기 루프 회로 및 이의데드락 방지방법
US11/291,415 US7310009B2 (en) 2004-12-11 2005-12-01 Phase locked loop circuit having deadlock protection circuit and methods of operating same
JP2005358194A JP4520937B2 (ja) 2004-12-11 2005-12-12 デッドロック防止回路を備える位相同期ループ回路及びそのデッドロック防止方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040104633A KR100652390B1 (ko) 2004-12-11 2004-12-11 데드락 방지회로를 구비하는 위상동기 루프 회로 및 이의데드락 방지방법

Publications (2)

Publication Number Publication Date
KR20060065996A true KR20060065996A (ko) 2006-06-15
KR100652390B1 KR100652390B1 (ko) 2006-12-01

Family

ID=36583093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040104633A KR100652390B1 (ko) 2004-12-11 2004-12-11 데드락 방지회로를 구비하는 위상동기 루프 회로 및 이의데드락 방지방법

Country Status (3)

Country Link
US (1) US7310009B2 (ko)
JP (1) JP4520937B2 (ko)
KR (1) KR100652390B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106970864A (zh) * 2016-01-13 2017-07-21 三星电子株式会社 片上系统、移动终端和用于操作片上系统的方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4623678B2 (ja) * 2005-09-08 2011-02-02 パナソニック株式会社 Ｐｌｌ回路
US7719330B2 (en) * 2007-12-26 2010-05-18 Ali Corporation Phase locked loop device and control method thereof
JPWO2012127637A1 (ja) * 2011-03-22 2014-07-24 富士通株式会社 クロック生成回路及びクロック生成回路制御方法
US8536910B2 (en) * 2011-06-20 2013-09-17 Texas Instruments Incorporated System and method for reducing power consumption in a phased-locked loop circuit
US9490824B1 (en) 2016-01-19 2016-11-08 Freescale Semiconductor, Inc. Phase-locked loop with frequency bounding circuit
CN107294532B (zh) * 2017-06-22 2020-09-11 上海兆芯集成电路有限公司 防死锁电路系统和方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02246423A (ja) * 1989-03-20 1990-10-02 Fujitsu Ltd 位相同期式周波数シンセサイザ
JPH08102668A (ja) * 1994-09-30 1996-04-16 Fujitsu Ltd 周波数シンセサイザ
JPH10173520A (ja) 1996-12-10 1998-06-26 Kawasaki Steel Corp Ｐｌｌ回路
KR100253153B1 (ko) 1996-12-23 2000-04-15 윤종용 협대역전압제어발진기를이용한광대역위상동기루프회로
JP3107013B2 (ja) 1997-09-26 2000-11-06 日本電気株式会社 Ｐｌｌ回路のデッドロック防止回路及びその方法
US6049254A (en) * 1997-10-16 2000-04-11 Oasis Design, Inc. Phase-locked loop which can automatically adjust to and lock upon a variable input frequency
KR100269316B1 (ko) 1997-12-02 2000-10-16 윤종용 동기지연회로가결합된지연동기루프(dll)및위상동기루프(pll)
KR100493000B1 (ko) 1998-05-12 2005-09-26 삼성전자주식회사 광학 시스템의 에러 성분에 대한 안정화 기능을 갖는 위상 동기루프 및 그 안정화 방법
KR100295052B1 (ko) 1998-09-02 2001-07-12 윤종용 전압제어지연라인의단위지연기들의수를가변시킬수있는제어부를구비하는지연동기루프및이에대한제어방법
KR100301048B1 (ko) 1998-10-19 2001-09-06 윤종용 지연단의수가가변하는지연동기루프및이를구동하는방법
DE10032822A1 (de) 2000-07-06 2002-01-24 Siemens Ag Vorrichtung zur Erzeugung eines Oszillatorsignals
US6956922B2 (en) * 2001-09-28 2005-10-18 Intel Corporation Generating non-integer clock division
US6633185B2 (en) * 2001-10-16 2003-10-14 Altera Corporation PLL/DLL circuitry programmable for high bandwidth and low bandwidth applications
US6853254B2 (en) 2002-12-30 2005-02-08 Intel Corporation Anti-deadlock circuit and method for phase-locked loops
KR100510523B1 (ko) 2003-03-13 2005-08-26 삼성전자주식회사 데드존을 제거하는 지연 구간에서 발생한 클럭 트랜지션을차지 펌프 제어에 반영하는 위상/주파수 검출기 및 그위상/주파수 검출 방법
US6867627B1 (en) 2003-09-16 2005-03-15 Integrated Device Technology, Inc. Delay-locked loop (DLL) integrated circuits having high bandwidth and reliable locking characteristics

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106970864A (zh) * 2016-01-13 2017-07-21 三星电子株式会社 片上系统、移动终端和用于操作片上系统的方法

Also Published As

Publication number Publication date
US7310009B2 (en) 2007-12-18
JP2006174459A (ja) 2006-06-29
US20060125536A1 (en) 2006-06-15
JP4520937B2 (ja) 2010-08-11
KR100652390B1 (ko) 2006-12-01

Similar Documents

Publication Publication Date Title
US5103192A (en) Phase-difference detecting circuit and method of reducing power consumption in a pll system
US7622996B2 (en) Multi-loop phase locked loop circuit
US5304954A (en) PLL synthesizer having frequency dividers with reset control
US6150889A (en) Circuit and method for minimizing recovery time
JP4520937B2 (ja) デッドロック防止回路を備える位相同期ループ回路及びそのデッドロック防止方法
JP2007053770A (ja) ジッタを減少させた半導体装置、分散スペクトルクロック発生器、及び信号出力方法
US7218157B2 (en) Phase locked loop
US6525612B2 (en) Mode control of PLL circuit
US6686803B1 (en) Integrated circuit incorporating circuitry for determining which of at least two possible frequencies is present on an externally provided reference signal and method therefor
EP1246369A2 (en) Mode switching method for PLL circuit and mode control circuit for PLL circuit
EP0600680B1 (en) Harmonic lock detector
US6624675B2 (en) Free-running mode device for phase locked loop
KR100709518B1 (ko) 위상 동기 루프 회로
US11018673B2 (en) Multi-modulus frequency dividers
US6954510B2 (en) Phase-locked loop lock detector circuit and method of lock detection
US6990165B2 (en) Phase and frequency lock detector
JP2010124102A (ja) デッドロック検出回路およびデッドロック復帰回路
EP0881775A1 (en) A clock generator
CN107294532B (zh) 防死锁电路系统和方法
JP3079943B2 (ja) Ｐｌｌ回路
JPH0897717A (ja) 位相同期ループのロック検出回路
US6559725B1 (en) Phase noise reduction system for frequency synthesizer and method thereof
KR20000013403A (ko) 위상 동기 루프 회로의 위상 락 검출 회로
KR20150076959A (ko) 디지털 분주기 및 그를 이용한 주파수 합성 장치
JPH118551A (ja) ラッチミス検出回路とｐｌｌ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee