JPH0488721A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH0488721A JPH0488721A JP2203663A JP20366390A JPH0488721A JP H0488721 A JPH0488721 A JP H0488721A JP 2203663 A JP2203663 A JP 2203663A JP 20366390 A JP20366390 A JP 20366390A JP H0488721 A JPH0488721 A JP H0488721A
- Authority
- JP
- Japan
- Prior art keywords
- loop filter
- loop
- time constant
- filter
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は位相同期ループで構成される周波数シンセサイ
ザに関する。
ザに関する。
従来のこの種の周波数シンセサイザのブロック図を第２
図に示す。同図において、１は位相比較器であり、電圧
制御発振器３の出力を分周した可変分周器４の出力と、
基準発振器５の出力をそれぞれ位相比較する。この位相
比較結果はループフィルタ２でろ波されて前記電圧制御
発振器３に帰還され、電圧制御発振器３の出力周波数を
制御する。
図に示す。同図において、１は位相比較器であり、電圧
制御発振器３の出力を分周した可変分周器４の出力と、
基準発振器５の出力をそれぞれ位相比較する。この位相
比較結果はループフィルタ２でろ波されて前記電圧制御
発振器３に帰還され、電圧制御発振器３の出力周波数を
制御する。
ここで、ループフィルタ２は所要の時定数に設定されて
おり、この時定数によって位相同期ループがロックする
時間や、ロック時の雑音が決定される。すなわち、時定
数を小さくするとロック時間が短縮し、短い時間で所要
の周波数出力が可能とされるが、その反面でロック時に
おける雑音が増大し易くなる。時定数を大きくするとそ
の反対の特性が得られる。
おり、この時定数によって位相同期ループがロックする
時間や、ロック時の雑音が決定される。すなわち、時定
数を小さくするとロック時間が短縮し、短い時間で所要
の周波数出力が可能とされるが、その反面でロック時に
おける雑音が増大し易くなる。時定数を大きくするとそ
の反対の特性が得られる。
上述した従来の周波数シンセサイザでは、ループフィル
タ２の時定数が一定値に固定されているため、ロックす
るまでの時間を短くすべくループフィルタ２の時定数を
小さくすると、ロック時の雑音が多くなる。逆に、ルー
プフィルタ２の時定数を大きくすると、ロック時の雑音
は少なくなるが、ロックするまでの時間が長くなる。
タ２の時定数が一定値に固定されているため、ロックす
るまでの時間を短くすべくループフィルタ２の時定数を
小さくすると、ロック時の雑音が多くなる。逆に、ルー
プフィルタ２の時定数を大きくすると、ロック時の雑音
は少なくなるが、ロックするまでの時間が長くなる。
したがって、従来の周波数シンセサイザにおいては、ロ
ック時間の短縮とロック時の雑音の低減を共に満足させ
ることは非常に困難であった。
ック時間の短縮とロック時の雑音の低減を共に満足させ
ることは非常に困難であった。
本発明の目的は、ロック時間の短縮と雑音の低減を共に
満足させることを可能にした周波数シンセサイザを提供
することにある。
満足させることを可能にした周波数シンセサイザを提供
することにある。
［課題を解決するための手段〕
本発明の周波数シンセサイザは、位相同期ループを構成
する位相比較器と電圧制御発振器の間に、時定数の小さ
な第１のループフィルタと、この第１のループフィルタ
の出力を入力とする充電回路と、時定数の大きな第２の
ループフィルタとを接続しており、この第２のループフ
ィルタは、その一部を構成する容量を切替スイッチによ
り該第２のループフィルタまたは前証充電回路に選択的
に接続されるように構成している。
する位相比較器と電圧制御発振器の間に、時定数の小さ
な第１のループフィルタと、この第１のループフィルタ
の出力を入力とする充電回路と、時定数の大きな第２の
ループフィルタとを接続しており、この第２のループフ
ィルタは、その一部を構成する容量を切替スイッチによ
り該第２のループフィルタまたは前証充電回路に選択的
に接続されるように構成している。
（作用〕
本発明によれば、周波数切替時には時定数の小さな第１
のループフィルタによりロック時間を短縮し、ロック時
には時定数の大きな第２のループフィルタにより雑音を
低減することが可能となる。
のループフィルタによりロック時間を短縮し、ロック時
には時定数の大きな第２のループフィルタにより雑音を
低減することが可能となる。
〔実施例］
次に、本発明を図面を参照して説明する。
第１図は本発明の周波数シンセサイザの一実施例のブロ
ックである。同図おいて、１は位相比較器、３は電圧制
御発振器、４はこの電圧制御発振器３の出力６を分周す
る可変分周器、５は基準発振器であり、従来構成と同じ
である。そして、位相比較器１と電圧制御発振器３との
間には、第１のループフィルタ２．充電回路７．第２の
ループフィルタ８を介挿している。
ックである。同図おいて、１は位相比較器、３は電圧制
御発振器、４はこの電圧制御発振器３の出力６を分周す
る可変分周器、５は基準発振器であり、従来構成と同じ
である。そして、位相比較器１と電圧制御発振器３との
間には、第１のループフィルタ２．充電回路７．第２の
ループフィルタ８を介挿している。
前記第１のループフィルタ２はその時定数を小さく設定
しである。また、充電回路７はオペアンプ９により構成
され、第１のループフィルタ２の出力を入力とするよう
に接続される。さらに、第２のループフィルタ８は、時
定数を大きくしたラグリードフィルタが用いられており
、抵抗１０゜１１と、容量１２と、この容量１２を第２
のループフィルタ８として接続するか、フィルタから切
離し充電回路７に接続するかを選択接続する切替スイッ
チ１３とで構成され、この切替スイッチ１３は制御信号
１４により切替動作されるようになっている。そして、
第２のループフィルタ８の出力電圧は電圧制御発振器３
の制御電圧として入力される。
しである。また、充電回路７はオペアンプ９により構成
され、第１のループフィルタ２の出力を入力とするよう
に接続される。さらに、第２のループフィルタ８は、時
定数を大きくしたラグリードフィルタが用いられており
、抵抗１０゜１１と、容量１２と、この容量１２を第２
のループフィルタ８として接続するか、フィルタから切
離し充電回路７に接続するかを選択接続する切替スイッ
チ１３とで構成され、この切替スイッチ１３は制御信号
１４により切替動作されるようになっている。そして、
第２のループフィルタ８の出力電圧は電圧制御発振器３
の制御電圧として入力される。
次に本実施例の動作について説明する。
通常ロック時には、切替スイッチ１３は容量１２を第２
のループフィルタ８として接続しており、この場合は、
第２のループフィルタ８の働きにより位相同期ループに
おけるフィルタの時定数は大きなものとされており、雑
音は十分に取除かれている。
のループフィルタ８として接続しており、この場合は、
第２のループフィルタ８の働きにより位相同期ループに
おけるフィルタの時定数は大きなものとされており、雑
音は十分に取除かれている。
一方、周波数の切替えを行う時には、制御信号１４によ
って切替スイッチ１３は容量１２を先ず充電回路７に接
続する。すると、第２のループフィルタ８は位相同期ル
ープから切り離された状態となり、この結果位相同期ル
ープには時定数の小さな第１のループフィルタ２のみが
接続され、これにより位相同期ループは短時間でロック
することになる。この時、第１のループフィルタ２の出
力電圧は、充電回路７により正確に容量１２に充電され
る。
って切替スイッチ１３は容量１２を先ず充電回路７に接
続する。すると、第２のループフィルタ８は位相同期ル
ープから切り離された状態となり、この結果位相同期ル
ープには時定数の小さな第１のループフィルタ２のみが
接続され、これにより位相同期ループは短時間でロック
することになる。この時、第１のループフィルタ２の出
力電圧は、充電回路７により正確に容量１２に充電され
る。
そして、制御信号１４により切替スイッチ１３は、容量
１２を第２のループフィルタ８として接続する。これに
より、電圧制御発振器３への制′４１１電圧を変化させ
ずに第２のループフィルタ８を位相同期ループに挿入す
ることができる。この後は、上述のように第２のループ
フィルタ８の時定数が大きいことにより、雑音の少ない
位相同期ループが構成される。
１２を第２のループフィルタ８として接続する。これに
より、電圧制御発振器３への制′４１１電圧を変化させ
ずに第２のループフィルタ８を位相同期ループに挿入す
ることができる。この後は、上述のように第２のループ
フィルタ８の時定数が大きいことにより、雑音の少ない
位相同期ループが構成される。
したがって、周波数の切替時には第１のループフィルタ
２によって時定数の小さな状態で切替を行ってロック時
間の短縮を図る一方、通常時には第２のループフィルタ
８によって時定数の大きな状態で雑音の低減を図ること
ができ、相反する特性を共に満足させることが可能とな
る。
２によって時定数の小さな状態で切替を行ってロック時
間の短縮を図る一方、通常時には第２のループフィルタ
８によって時定数の大きな状態で雑音の低減を図ること
ができ、相反する特性を共に満足させることが可能とな
る。
以上説明したように本発明は、時定数の小さな第１のル
ープフィルタと、時定数の大きな第２のループフィルタ
を備え、第２のループフィルタを切替スイッチによって
位相同期ループから切り離されるように構成しているの
で、周波数の切替時には第１のループフィルタによって
時定数の小さな状態で切替を行ってロック時間の短縮を
図る一方、通常時には第２ループフイルタによって時定
数の大きな状態で雑音の低減を図ることができ、これに
よりロック時間が短く、しかもロック時における雑音の
少ない周波数シンセサイザを得ることができる効果があ
る。
ープフィルタと、時定数の大きな第２のループフィルタ
を備え、第２のループフィルタを切替スイッチによって
位相同期ループから切り離されるように構成しているの
で、周波数の切替時には第１のループフィルタによって
時定数の小さな状態で切替を行ってロック時間の短縮を
図る一方、通常時には第２ループフイルタによって時定
数の大きな状態で雑音の低減を図ることができ、これに
よりロック時間が短く、しかもロック時における雑音の
少ない周波数シンセサイザを得ることができる効果があ
る。
第１図は本発明の一実施例のブロック図、第２図は従来
の周波数シンセサイザのブロック図である。 １・・・位相比較器、２・・・第１のループフィルタ、
３・・・電圧制御発振器、４・・・可変分周器、５・・
・基準発振器、６・・・出力、７・・・充電回路、８・
・・第２のループフィルタ、９・・・オペアンプ、１０
．１１・・・抵抗、１２・・・容量、１３・・・切替ス
イッチ、１４川制御信号。
の周波数シンセサイザのブロック図である。 １・・・位相比較器、２・・・第１のループフィルタ、
３・・・電圧制御発振器、４・・・可変分周器、５・・
・基準発振器、６・・・出力、７・・・充電回路、８・
・・第２のループフィルタ、９・・・オペアンプ、１０
．１１・・・抵抗、１２・・・容量、１３・・・切替ス
イッチ、１４川制御信号。
Claims (1)
- １、基準発振器の出力と、可変分周器で分周された電圧
制御発振器の出力とを位相比較器で位相比較し、この比
較結果に基づいて前記電圧制御発振器の制御電圧を得る
位相同期ループを備えた周波数シンセサイザにおいて、
前記位相比較器と電圧制御発振器の間に、時定数の小さ
な第１のループフィルタと、この第１のループフィルタ
の出力を入力とする充電回路と、時定数の大きな第２の
ループフィルタとを接続し、この第２のループフィルタ
は、その一部を構成する容量を切替スイッチにより該第
２のループフィルタまたは前記充電回路に選択的に接続
されるように構成したことを特徴とする周波数シンセサ
イザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2203663A JPH0488721A (ja) | 1990-07-31 | 1990-07-31 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2203663A JPH0488721A (ja) | 1990-07-31 | 1990-07-31 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0488721A true JPH0488721A (ja) | 1992-03-23 |
Family
ID=16477792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2203663A Pending JPH0488721A (ja) | 1990-07-31 | 1990-07-31 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0488721A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004072757A (ja) * | 2002-07-31 | 2004-03-04 | Northrop Grumman Space & Mission Systems Corp | 過渡特性に優れた低ノイズ切換型ロー・パス・フィルタ |
-
1990
- 1990-07-31 JP JP2203663A patent/JPH0488721A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004072757A (ja) * | 2002-07-31 | 2004-03-04 | Northrop Grumman Space & Mission Systems Corp | 過渡特性に優れた低ノイズ切換型ロー・パス・フィルタ |
| JP4543366B2 (ja) * | 2002-07-31 | 2010-09-15 | ノースロップ グラマン システムズ コーポレイション | 過渡特性に優れた低ノイズ切換型ロー・パス・フィルタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3001735B2 (ja) | 位相同期ループ周波数シンセサイザ | |
| JPH0548454A (ja) | 周波数シンセサイザ | |
| JPH0447812A (ja) | 周波数シンセサイザ | |
| JPH11191735A (ja) | Ｐｌｌシンセサイザ及びその制御方法 | |
| JPH0738457A (ja) | 同調電圧を発生するための回路装置 | |
| JPH0488721A (ja) | 周波数シンセサイザ | |
| JP2758443B2 (ja) | Ｐｌｌ周波数シンセサイザー | |
| JPH02112314A (ja) | ビデオ周波数同調回路 | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JPS5852374B2 (ja) | 周波数シンセサイザ受信機 | |
| JPS59827Y2 (ja) | 位相同期回路 | |
| JPH03226012A (ja) | Ｐｌｌシンセサイザー | |
| JP2785996B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH0371721A (ja) | 位相同期回路 | |
| JP2790152B2 (ja) | 位相同期発振回路 | |
| JPH0371719A (ja) | 位相同期回路 | |
| JPS6348997Y2 (ja) | ||
| JPH0865152A (ja) | 位相同期ループ回路 | |
| JPH0786931A (ja) | 周波数シンセサイザ | |
| JPH0338113A (ja) | 位相同期回路 | |
| JP2927801B2 (ja) | Ｐｌｌ回路 | |
| JP2740001B2 (ja) | 信号処理用フィルタの周波数調整回路 | |
| JPH02174421A (ja) | Ｐｌｌ回路 | |
| JPH07154252A (ja) | 位相同期回路 | |
| JPH05145413A (ja) | 位相同期回路 |