JPH0447812A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH0447812A JPH0447812A JP2156911A JP15691190A JPH0447812A JP H0447812 A JPH0447812 A JP H0447812A JP 2156911 A JP2156911 A JP 2156911A JP 15691190 A JP15691190 A JP 15691190A JP H0447812 A JPH0447812 A JP H0447812A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- filter
- frequency divider
- output
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 27
- 238000007599 discharging Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 abstract description 12
- 238000013016 damping Methods 0.000 abstract description 8
- 238000004904 shortening Methods 0.000 abstract description 3
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 8
- 230000035945 sensitivity Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 241000700159 Rattus Species 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1972—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for reducing the locking time interval
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Control Of High-Frequency Heating Circuits (AREA)
- General Induction Heating (AREA)
- Electrotherapy Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【産業上の利用分野〕
この発明は、位相同期ループを用いた周波数シンセサイ
ザに関するものである。
ザに関するものである。
第９図は例えば特開昭６１−１３４１２７号公報に示さ
れた周波数シンセサイザを示すブロック図である０図に
おいて、工０は制御電圧に応じた周波数の出力信号を出
力端子２０に与える電圧制御発振器（以下、ｖＣＯとい
う。）、１２は出力信号を分周する分周比可変の可変分
周器、１４は可変分周器１２の出力信号と基準信号発生
器１６が出力する基準信号との位相比較を行う位相検出
器（ＰＤ）、１８は位相検出器１４が出力する位相差信
号を制御電圧としてＶＣＯＩＯに与えるとともにループ
の特性を定めるループフィルタである。
れた周波数シンセサイザを示すブロック図である０図に
おいて、工０は制御電圧に応じた周波数の出力信号を出
力端子２０に与える電圧制御発振器（以下、ｖＣＯとい
う。）、１２は出力信号を分周する分周比可変の可変分
周器、１４は可変分周器１２の出力信号と基準信号発生
器１６が出力する基準信号との位相比較を行う位相検出
器（ＰＤ）、１８は位相検出器１４が出力する位相差信
号を制御電圧としてＶＣＯＩＯに与えるとともにループ
の特性を定めるループフィルタである。
第１０図および第１１図はそれぞれループフィルタ１８
の構成例を示す回路図であり、各図において、Ｒ＋ ＋
Ｒｚ ＋ Ｒ１１１Ｒ１！Ｉ Ｒ１１３＋ Ｒ＋
ｔｓ＋Ｒ１Ｓは抵抗、Ｃはコンデンサである。なお、Ｒ
３等およびＣは抵抗値または容量をも示している。
の構成例を示す回路図であり、各図において、Ｒ＋ ＋
Ｒｚ ＋ Ｒ１１１Ｒ１！Ｉ Ｒ１１３＋ Ｒ＋
ｔｓ＋Ｒ１Ｓは抵抗、Ｃはコンデンサである。なお、Ｒ
３等およびＣは抵抗値または容量をも示している。
次に動作について説明する０位相検出器１４は、可変分
周器１２の出力信号と基準信号発生器１６が出力する基
準信号との位相を比較し、位相差に比例した平均電圧を
示す位相差信号を出力する。
周器１２の出力信号と基準信号発生器１６が出力する基
準信号との位相を比較し、位相差に比例した平均電圧を
示す位相差信号を出力する。
この位相差信号は、ループフィルタ１８を通った後、Ｖ
ＣＯ１０（７）制御電圧とな；６．ＶＣＯ１０は、この
制御電圧に応じた周波数の出力信号を発生する。そして
、出力信号は、出力端子２０に供給されるとともに可変
分周器１２で分周される。ここで、可変分周器１２に設
定された分周比がＮであったとすると、フェーズロック
されている間（定常状態）では、出力周波数（出力信号
の周波数）は、基準周波数（基準信号の周波数）のＮ倍
となっている。
ＣＯ１０（７）制御電圧とな；６．ＶＣＯ１０は、この
制御電圧に応じた周波数の出力信号を発生する。そして
、出力信号は、出力端子２０に供給されるとともに可変
分周器１２で分周される。ここで、可変分周器１２に設
定された分周比がＮであったとすると、フェーズロック
されている間（定常状態）では、出力周波数（出力信号
の周波数）は、基準周波数（基準信号の周波数）のＮ倍
となっている。
ところで、ループフィルタ１８としてよく用いられるフ
ィルタとして、第１０図に示すラグリード型フィルタが
ある。ラグリード型フィルタを採用した場合には、自然
角周波数ω７およびダンピング係数ζは以下のようにな
る。
ィルタとして、第１０図に示すラグリード型フィルタが
ある。ラグリード型フィルタを採用した場合には、自然
角周波数ω７およびダンピング係数ζは以下のようにな
る。
盲十τ２
なお、ｒｌ ＝Ｒ＋ｃ、Ｔｚ ＝ＲｚＣ？’ある。マタ
、Ｋはループのループ利得であり、 へ である、ここで、ＫυはＶＣＯＩＯの感度（変換利得）
、Ｋφは位相検出器１４の感度（変換利得）、Ｎは可変
分周器１２における分周比である。そして、周波数シン
セサイザは、可変分周器１２の分周比が切換えられるこ
とにより種々の出力周波数を発生するものであるが、自
然角周波数およびダンピング係数は、出力周波数の全範
囲にわたって、例えば周波数切換時における切換後の出
力周波数が安定するまでの時間（周波数切換時間）とが
それぞれ所定の値以下になるように設定される。また、
ループフィルタ１８は、定常状態では位相差信号に含ま
れる雑音等を除去する作用を果たすように、その作用を
も考慮してＲ，、Ｒ，およびＣの値が決定される。
、Ｋはループのループ利得であり、 へ である、ここで、ＫυはＶＣＯＩＯの感度（変換利得）
、Ｋφは位相検出器１４の感度（変換利得）、Ｎは可変
分周器１２における分周比である。そして、周波数シン
セサイザは、可変分周器１２の分周比が切換えられるこ
とにより種々の出力周波数を発生するものであるが、自
然角周波数およびダンピング係数は、出力周波数の全範
囲にわたって、例えば周波数切換時における切換後の出
力周波数が安定するまでの時間（周波数切換時間）とが
それぞれ所定の値以下になるように設定される。また、
ループフィルタ１８は、定常状態では位相差信号に含ま
れる雑音等を除去する作用を果たすように、その作用を
も考慮してＲ，、Ｒ，およびＣの値が決定される。
第１１図は上記公開公報に示されたループフィルタ１８
の一例である。第１１図において、１８１〜１８３はそ
れぞれ抵抗Ｒ＋＋＋ Ｒ１！＋ Ｒｚと抵抗Ｒ１ｔｓ
ｌ Ｒ１！Ｓ 、 Ｒｇｓとを切換えるスイッチ、
１８４〜１８６はそれぞれスイッチ１８１〜１８３を切
換える制御信号が入力される制御端子である。
の一例である。第１１図において、１８１〜１８３はそ
れぞれ抵抗Ｒ＋＋＋ Ｒ１！＋ Ｒｚと抵抗Ｒ１ｔｓ
ｌ Ｒ１！Ｓ 、 Ｒｇｓとを切換えるスイッチ、
１８４〜１８６はそれぞれスイッチ１８１〜１８３を切
換える制御信号が入力される制御端子である。
また、各抵抗はその抵抗値がＲＩＩｓ ＜ Ｒ＋ ｒ、
ＲＩＩＩＳ〈ＲＩ！、Ｒ１！＜Ｒ１となっている。そし
て、定常状態では、各スイッチ１８１〜１８３は開放状
態とされ、ループフィルタ１８は、抵抗Ｒ１１＋ ＲＩ
！＋Ｒ，および容量Ｃで構成される。また、周波数切換
時には、制御信号によりスイッチ１８１〜１８３は短絡
状態とされる。抵抗Ｒ１１！ ｌ ＩＬｚｓ ｌ Ｒｘ
ｓはその抵抗値が抵抗Ｒａｔ、Ｒ＋ｚ、Ｒｔのそれより
も小さいことから、ループフィルタ１日は、抵抗Ｒｚｓ
＋ Ｒａｔｓ ＋ Ｒｔｓおよび容量Ｃで構成される
。
ＲＩＩＩＳ〈ＲＩ！、Ｒ１！＜Ｒ１となっている。そし
て、定常状態では、各スイッチ１８１〜１８３は開放状
態とされ、ループフィルタ１８は、抵抗Ｒ１１＋ ＲＩ
！＋Ｒ，および容量Ｃで構成される。また、周波数切換
時には、制御信号によりスイッチ１８１〜１８３は短絡
状態とされる。抵抗Ｒ１１！ ｌ ＩＬｚｓ ｌ Ｒｘ
ｓはその抵抗値が抵抗Ｒａｔ、Ｒ＋ｚ、Ｒｔのそれより
も小さいことから、ループフィルタ１日は、抵抗Ｒｚｓ
＋ Ｒａｔｓ ＋ Ｒｔｓおよび容量Ｃで構成される
。
この場合には、ループフィルタ１８の２つの時定数τ＋
−（Ｒ＋ ＋ ｓ ＋ Ｒ、ｚ ｓ ） Ｃおよびτ
！ −Ｒｔ ｓ Ｃは小さくなる。この結果、（１）式
から明らかなように自然角周波数ω、が大きくなる。従
って、ループ帯域が広がって周波数切換時間は短くなる
。
−（Ｒ＋ ＋ ｓ ＋ Ｒ、ｚ ｓ ） Ｃおよびτ
！ −Ｒｔ ｓ Ｃは小さくなる。この結果、（１）式
から明らかなように自然角周波数ω、が大きくなる。従
って、ループ帯域が広がって周波数切換時間は短くなる
。
従来の周波数シンセサイザは以上のように構成されてい
るので、ループ利得には一定のままであり、ループフィ
ルタ１８における定数変更だけでは周波数切換時間を大
きく改善することはできず、また、定数変更だけでダン
ピング係数を適切な値にすることは困難であり、その結
果、ループが不安定になりやすいなどの課題があった。
るので、ループ利得には一定のままであり、ループフィ
ルタ１８における定数変更だけでは周波数切換時間を大
きく改善することはできず、また、定数変更だけでダン
ピング係数を適切な値にすることは困難であり、その結
果、ループが不安定になりやすいなどの課題があった。
この発明は上記のような課題を解消するためになされた
もので、周波数切換時間をより短縮できるとともに、周
波数切換過程においても適切なダンピング係数を有する
安定な周波数シンセサイザを得ることを目的とする。
もので、周波数切換時間をより短縮できるとともに、周
波数切換過程においても適切なダンピング係数を有する
安定な周波数シンセサイザを得ることを目的とする。
請求項（１）記載の発明に係る周波数シンセサイザは、
ループフィルタに複数個のフィルタを設け、各フィルタ
の時定数を、周波数切換過程において可変分周器および
基準分周器に設定されるそれぞれの分周比により定まる
それぞれの出力周波数が短時間で安定するような値とし
、かつ、各フィルタを、入力側をチャージポンプにおよ
び出力側をｖＣＯに接続しまたは切離す切換手段をルー
プフィルタに設け、さらに、周波数切換過程の各段階の
開始時に、その段階に対応した分周比を設定するととも
に、設定された分周比に対応したフィルタをチャージポ
ンプおよびｖＣｏに接続させる切換信号を切換手段に出
力する制御回路を備えたものである。
ループフィルタに複数個のフィルタを設け、各フィルタ
の時定数を、周波数切換過程において可変分周器および
基準分周器に設定されるそれぞれの分周比により定まる
それぞれの出力周波数が短時間で安定するような値とし
、かつ、各フィルタを、入力側をチャージポンプにおよ
び出力側をｖＣＯに接続しまたは切離す切換手段をルー
プフィルタに設け、さらに、周波数切換過程の各段階の
開始時に、その段階に対応した分周比を設定するととも
に、設定された分周比に対応したフィルタをチャージポ
ンプおよびｖＣｏに接続させる切換信号を切換手段に出
力する制御回路を備えたものである。
請求項（２）記載の発明に係る周波数シンセサイザは、
上記構成に加えて、切換手段によってチャージポンプお
よびＶＣＯから切離されたフィルタの構成要素であるコ
ンデンサの電圧が位相検出器およびＶＣＯに接続されて
いるフィルタの出力電圧に等しい電圧になるように充電
または放電を行う充放電手段をループフィルタに設けた
ものである。
上記構成に加えて、切換手段によってチャージポンプお
よびＶＣＯから切離されたフィルタの構成要素であるコ
ンデンサの電圧が位相検出器およびＶＣＯに接続されて
いるフィルタの出力電圧に等しい電圧になるように充電
または放電を行う充放電手段をループフィルタに設けた
ものである。
請求項（１）記載の発明における制御回路は、周波数切
換要求が発生すると、まず、ループフィルタの中の１つ
のフィルタに位相差信号が通過するようにその１つのフ
ィルタを接続させる切換信号を切換手段に与えるととも
に、そのフィルタに対応した分周比を可変分周器および
基準分周器に与える。そして、順次、位相差信号が通過
するフィルタを切換える切換信号を切換手段に与えると
ともに、接続されたフィルタに対応した分周比を可変分
周器および基準分周器に与える。最後に、定常状態で使
用されるフィルタを接続する切換信号を切換手段に与え
るとともに、周波数切換要求に応じた出力周波数となる
ような分周比を可変分周器および基準分周器に与える。
換要求が発生すると、まず、ループフィルタの中の１つ
のフィルタに位相差信号が通過するようにその１つのフ
ィルタを接続させる切換信号を切換手段に与えるととも
に、そのフィルタに対応した分周比を可変分周器および
基準分周器に与える。そして、順次、位相差信号が通過
するフィルタを切換える切換信号を切換手段に与えると
ともに、接続されたフィルタに対応した分周比を可変分
周器および基準分周器に与える。最後に、定常状態で使
用されるフィルタを接続する切換信号を切換手段に与え
るとともに、周波数切換要求に応じた出力周波数となる
ような分周比を可変分周器および基準分周器に与える。
また、各フィルタの時定数が、各フィルタに対応した分
周比で周波数が定まる中間的な出力信号を、短時間で安
定させるような値に設定されることで、周波数切換過程
における各段階に要する時間を短い時間で済ませる。
周比で周波数が定まる中間的な出力信号を、短時間で安
定させるような値に設定されることで、周波数切換過程
における各段階に要する時間を短い時間で済ませる。
また、請求項（２）記載の発明における充放電手段は、
ループフィルタを構成する複数のフィルタのうち、切離
されたフィルタの中のコンデンサの電圧が接続されてい
るフィルタの出力電圧に等しい電圧になるように充電ま
たは放電を行う、その結果、フィルタの切換えがあった
ときに、新たに接続されたフィルタの中のコンデンサが
、出力周波数が安定したときのコンデンサ電圧により近
い電圧に既に充電されていることになるのでコンデンサ
電圧の過渡変動を抑えることができ、その結果、そのフ
ィルタに対応した出力周波数は、より速やかに安定する
。
ループフィルタを構成する複数のフィルタのうち、切離
されたフィルタの中のコンデンサの電圧が接続されてい
るフィルタの出力電圧に等しい電圧になるように充電ま
たは放電を行う、その結果、フィルタの切換えがあった
ときに、新たに接続されたフィルタの中のコンデンサが
、出力周波数が安定したときのコンデンサ電圧により近
い電圧に既に充電されていることになるのでコンデンサ
電圧の過渡変動を抑えることができ、その結果、そのフ
ィルタに対応した出力周波数は、より速やかに安定する
。
以下、この発明の一実施例を図について説明する。第１
図において、１５は位相検出器１４から出力された位相
差信号をアナログ量に変換するチャージポンプ、２２は
基準信号の周波数を分周する可変分周器（以下、基準分
周器という、）、３０は複数のフィルタ３１，３２．３
３を内部に有するループフィルタ、４０は可変分周器１
２および基準分局器２２に分周比を与えるとともに、後
述するループフィルタ３０内の各スイッチに切換信号を
与える制御回路である。その他のものは同一符号を付し
て第９図に示したものと同一のものである。なお、チャ
ージポンプ１５からのアナログ量は、位相検出器１４か
らの位相差信号と論理的には同じ意味を持つので、以下
、チャージポンプ１５の出力を位相差信号という。
図において、１５は位相検出器１４から出力された位相
差信号をアナログ量に変換するチャージポンプ、２２は
基準信号の周波数を分周する可変分周器（以下、基準分
周器という、）、３０は複数のフィルタ３１，３２．３
３を内部に有するループフィルタ、４０は可変分周器１
２および基準分局器２２に分周比を与えるとともに、後
述するループフィルタ３０内の各スイッチに切換信号を
与える制御回路である。その他のものは同一符号を付し
て第９図に示したものと同一のものである。なお、チャ
ージポンプ１５からのアナログ量は、位相検出器１４か
らの位相差信号と論理的には同じ意味を持つので、以下
、チャージポンプ１５の出力を位相差信号という。
また、第２図はループフィルタ３０の一構成例を示す回
路図である。第２図において、３１゜３２．３３はそれ
ぞれフィルタ、３４は高い入力インピーダンスを有する
ボルテージフォロワ（充放電手段）、３１１．３１２は
それぞれフィルタ３１を入力端子３６および出力端子３
７から切り離すスイッチ（切換手段）、３１３はボルテ
ージフォロワ３４とフィルタ３１との間に設けられスイ
ッチ３１１，３１２の開閉状態とは逆の開閉状態となる
スイッチ（充電手段）、３１４，３１５はそれぞれラグ
リード型フィルタを形成する抵抗、３１６は同じくコン
デンサ、３５１．３５３は定常状態にあるときに用いら
れるローパスフィルタを構成する抵抗、３５２，３５４
は同じくコンデンサ、３２１，３２２はそれぞれフィル
タ３２を入力端子３６および出力端子３７から切り離す
スイッチ（切換手段）、３２３は・ボルテージフォロワ
３４とフィルタ３２との間に設けられスイッチ３２１．
３２２の開閉状態とは逆の開閉状態となるスイッチ（充
放電手段）、３２４，３２５はそれぞれラグリード型フ
ィルタを形成する抵抗、３２６は同じくコンデンサ、３
３１，３３２はそれぞれフィルタ３３を入力端子３６お
よび出力端子３７から切り離すスイッチ（切換手段）、
３３３はボルテージフォロワ３４とフィルタ３３との間
に設けられスイッチ３３１，３３２の開閉状態とは逆の
開閉状態となるスイッチ（充放電手段）、３３４，３３
５はそれぞれラグリード型フィルタを形成する抵抗、３
３６は同じくコンデンサである。なお、以下、スイッチ
３１１，３１２をまとめてスイッチＳＷＩ、スイッチ３
２１゜３２２をまとめてスイッチＳＷ２、スイッチ３３
１゜３３２をまとめてスイッチＳＷ３といい、スイッチ
３１３をスイッチＳＷ１、スイッチ３２３をスイッチＳ
Ｗ２、スイッチ３３３をスイッチＳＷ３という。また、
抵抗３１４の抵抗値をＲ３１４、コンデンサ３１６の容
量をＣ３＋６のように記す。そして、各フィルタ３１，
３２．３３によるループ帯域は、フィルタ３１〈フィル
タ３３〈フィルタ３２となっている。
路図である。第２図において、３１゜３２．３３はそれ
ぞれフィルタ、３４は高い入力インピーダンスを有する
ボルテージフォロワ（充放電手段）、３１１．３１２は
それぞれフィルタ３１を入力端子３６および出力端子３
７から切り離すスイッチ（切換手段）、３１３はボルテ
ージフォロワ３４とフィルタ３１との間に設けられスイ
ッチ３１１，３１２の開閉状態とは逆の開閉状態となる
スイッチ（充電手段）、３１４，３１５はそれぞれラグ
リード型フィルタを形成する抵抗、３１６は同じくコン
デンサ、３５１．３５３は定常状態にあるときに用いら
れるローパスフィルタを構成する抵抗、３５２，３５４
は同じくコンデンサ、３２１，３２２はそれぞれフィル
タ３２を入力端子３６および出力端子３７から切り離す
スイッチ（切換手段）、３２３は・ボルテージフォロワ
３４とフィルタ３２との間に設けられスイッチ３２１．
３２２の開閉状態とは逆の開閉状態となるスイッチ（充
放電手段）、３２４，３２５はそれぞれラグリード型フ
ィルタを形成する抵抗、３２６は同じくコンデンサ、３
３１，３３２はそれぞれフィルタ３３を入力端子３６お
よび出力端子３７から切り離すスイッチ（切換手段）、
３３３はボルテージフォロワ３４とフィルタ３３との間
に設けられスイッチ３３１，３３２の開閉状態とは逆の
開閉状態となるスイッチ（充放電手段）、３３４，３３
５はそれぞれラグリード型フィルタを形成する抵抗、３
３６は同じくコンデンサである。なお、以下、スイッチ
３１１，３１２をまとめてスイッチＳＷＩ、スイッチ３
２１゜３２２をまとめてスイッチＳＷ２、スイッチ３３
１゜３３２をまとめてスイッチＳＷ３といい、スイッチ
３１３をスイッチＳＷ１、スイッチ３２３をスイッチＳ
Ｗ２、スイッチ３３３をスイッチＳＷ３という。また、
抵抗３１４の抵抗値をＲ３１４、コンデンサ３１６の容
量をＣ３＋６のように記す。そして、各フィルタ３１，
３２．３３によるループ帯域は、フィルタ３１〈フィル
タ３３〈フィルタ３２となっている。
次に動作について説明する。まず、周波数切換時間につ
いて再度考察する。周波数シンセサイザにΔｆの周波数
変化を生じさせるような可変分周器１２に対する分周比
の変更設定があったときに、出力周波数がｆ±Δｆ内に
安定するまでの周波数切換時間は、ループが周波数合わ
せに要する周波数同期時間ｔｓおよび基準分周器２２で
分周された後の基準信号と可変分周器１２の出力との位
相を一致させるのに要する位相同期時間ｔＰの和として
表される（「フリーケンシ シンセサイザセオリ アン
ドデザイン（Ｆｒｅｑｕｅｎｃｙ ５ｙｎｔｈｅｓｉｚ
ｅｒｓＴｈｅｏｒｙ ａｎｄ Ｄｅｓｉｇｎ ） Ｊ第
５章、ジジン ウィリー アンド サンズ、インク（Ｊ
ｏｈｎ Ｗｉｌｅｙ ａｎｄＳｏｎｓ、 Ｉｎｃ ）
１９８７年、による、）。つまり、Ｔ夕ｔＦ ＋１゜ ここで、 ただし、 Ｂ。
いて再度考察する。周波数シンセサイザにΔｆの周波数
変化を生じさせるような可変分周器１２に対する分周比
の変更設定があったときに、出力周波数がｆ±Δｆ内に
安定するまでの周波数切換時間は、ループが周波数合わ
せに要する周波数同期時間ｔｓおよび基準分周器２２で
分周された後の基準信号と可変分周器１２の出力との位
相を一致させるのに要する位相同期時間ｔＰの和として
表される（「フリーケンシ シンセサイザセオリ アン
ドデザイン（Ｆｒｅｑｕｅｎｃｙ ５ｙｎｔｈｅｓｉｚ
ｅｒｓＴｈｅｏｒｙ ａｎｄ Ｄｅｓｉｇｎ ） Ｊ第
５章、ジジン ウィリー アンド サンズ、インク（Ｊ
ｏｈｎ Ｗｉｌｅｙ ａｎｄＳｏｎｓ、 Ｉｎｃ ）
１９８７年、による、）。つまり、Ｔ夕ｔＦ ＋１゜ ここで、 ただし、 Ｂ。
は雑音帯域であり、
である。
上記（４）〜（７）式によれば、ループ利得におよび自
然角周波数ω７を適切に定めればｔｓおよびｔ、は短く
なる。ループ利得Ｋについては、■Ｃ０１０の感度にυ
および位相検出器１４の感度にφは定まった値であるこ
とがら分周比Ｎを適切な値にすることにより、適切な値
に設定しうる。ただし、分周比Ｎは周波数切換後の出力
周波数に対応した値であるから、やはり定まった値であ
る。しかし、可変分周器１２に設定される分周比をＮに
する前に段階的に値を変更し、それらの値に応じた自然
角周波数ω１の適切な値が設定されれば（つまり、τ、
、τ２が適切な値に設定されれば）、段階的に設定され
た分周比に応じたｔ、およびｔ。
然角周波数ω７を適切に定めればｔｓおよびｔ、は短く
なる。ループ利得Ｋについては、■Ｃ０１０の感度にυ
および位相検出器１４の感度にφは定まった値であるこ
とがら分周比Ｎを適切な値にすることにより、適切な値
に設定しうる。ただし、分周比Ｎは周波数切換後の出力
周波数に対応した値であるから、やはり定まった値であ
る。しかし、可変分周器１２に設定される分周比をＮに
する前に段階的に値を変更し、それらの値に応じた自然
角周波数ω１の適切な値が設定されれば（つまり、τ、
、τ２が適切な値に設定されれば）、段階的に設定され
た分周比に応じたｔ、およびｔ。
は短縮され、結果として、目標となる出力周波数になる
までの周波数切換時間は短くなることが予想される。
までの周波数切換時間は短くなることが予想される。
本発明は、上記のような考え方を装置として実現したも
のである。
のである。
つまり、第３図に示すように、定常状態では可変分周器
１２にはＮｏ、基準分周器２２にはＭ。
１２にはＮｏ、基準分周器２２にはＭ。
が設定され、また、ループフィルタ３０のフィルタ３１
が使用されている。この定常状態から周波数を切換える
場合に、周波数切換過程の第１段階では、可変分周器１
２に設定される分周比はＮ、、基準分周器２２に設定さ
れる分周比はＭ、とされる、また、第２段階ではそれぞ
れにＮｚ 、ＭＩが設定され、第３段階ではそれぞれに
Ｎｓ 、Ｍｏが設定される。ここで、Ｎ、〈Ｎｔ＜Ｎ１
、ＭＩ〈Ｍ ｚ ＜ Ｍ ｏである。そして、フィルタ
３２において、抵抗３２４．３２５の抵抗値およびコン
デンサ３２６の容量は、分周比Ｎｌ、Ｍ＋ で定まる出
力周波数が安定するまでの収束時間ｔ、がより短い時間
となるようなダンピング係数ζおよび自然角周波数ω７
に対応した値に設定されている。また、フィルタ３３に
おいて、抵抗３３４，３３５の抵抗値およびコンデンサ
３３６の容量は、分周比Ｎｚ 、ＭＩで定まる出力周波
数が安定するまでの収束時間ｔ２がより短い時間となる
ようなダンピング係数ζおよび自然角周波数ω７に対応
した値に設定されている。さらに、フィルタ３１におい
て、抵抗３１４，３１５の抵抗値およびコンデンサ３１
６の容量は、分周比Ｎｓ 、Ｍｅで定まる出力周波数が
安定するまでの収束時間ｔ３がより短い時間となるよう
なダンピング係数ζおよび自然角周波数ω７に対応した
値に設定されている。
が使用されている。この定常状態から周波数を切換える
場合に、周波数切換過程の第１段階では、可変分周器１
２に設定される分周比はＮ、、基準分周器２２に設定さ
れる分周比はＭ、とされる、また、第２段階ではそれぞ
れにＮｚ 、ＭＩが設定され、第３段階ではそれぞれに
Ｎｓ 、Ｍｏが設定される。ここで、Ｎ、〈Ｎｔ＜Ｎ１
、ＭＩ〈Ｍ ｚ ＜ Ｍ ｏである。そして、フィルタ
３２において、抵抗３２４．３２５の抵抗値およびコン
デンサ３２６の容量は、分周比Ｎｌ、Ｍ＋ で定まる出
力周波数が安定するまでの収束時間ｔ、がより短い時間
となるようなダンピング係数ζおよび自然角周波数ω７
に対応した値に設定されている。また、フィルタ３３に
おいて、抵抗３３４，３３５の抵抗値およびコンデンサ
３３６の容量は、分周比Ｎｚ 、ＭＩで定まる出力周波
数が安定するまでの収束時間ｔ２がより短い時間となる
ようなダンピング係数ζおよび自然角周波数ω７に対応
した値に設定されている。さらに、フィルタ３１におい
て、抵抗３１４，３１５の抵抗値およびコンデンサ３１
６の容量は、分周比Ｎｓ 、Ｍｅで定まる出力周波数が
安定するまでの収束時間ｔ３がより短い時間となるよう
なダンピング係数ζおよび自然角周波数ω７に対応した
値に設定されている。
また、フィルタ３２には、定常状態における位相差信号
のスプリアス成分等を除去するためのローパスフィルタ
（抵抗３５１，３５３およびコンデンサ３５２，３５４
により構成される。）も設けられている。
のスプリアス成分等を除去するためのローパスフィルタ
（抵抗３５１，３５３およびコンデンサ３５２，３５４
により構成される。）も設けられている。
次に、周波数切換時の動作について説明する。
ＶＣＯＩＯ１可変分周器１２、位相検出器１４、および
基準信号発生器１６の動作は、従来の周波数シンセサイ
ザにおけるものの動作と同じである。
基準信号発生器１６の動作は、従来の周波数シンセサイ
ザにおけるものの動作と同じである。
ただし、上述のように、可変分周器１２に対しては、１
つの周波数切換過程において、分周比は複数回設定され
る。最初に、可変分周器１２には分周比Ｎ０が、基準分
周器２２には分周比Ｍ０が設定されていて、周波数シン
セサイザは出力周波数ｆ０の定常状態にあるとする。こ
の状態では、ループフィルタ３０において、制御回路４
０の指示により、スイッチＳＷ１はオン状態、スイッチ
ＳＷ２およびスイッチＳＷ３はオフ状態となっている（
第２図に示されている状態である。）。従って、位相差
信号はフィルタ３１を通過している。
つの周波数切換過程において、分周比は複数回設定され
る。最初に、可変分周器１２には分周比Ｎ０が、基準分
周器２２には分周比Ｍ０が設定されていて、周波数シン
セサイザは出力周波数ｆ０の定常状態にあるとする。こ
の状態では、ループフィルタ３０において、制御回路４
０の指示により、スイッチＳＷ１はオン状態、スイッチ
ＳＷ２およびスイッチＳＷ３はオフ状態となっている（
第２図に示されている状態である。）。従って、位相差
信号はフィルタ３１を通過している。
フィルタ３２．３３においては、コンデンサ３２６．３
３６は、ボルテージフォロワ３４によリフィルタ３１の
出力電圧に、つまり定常状態ではＶＣＯＩＯに与−えら
れる制御電圧に等しい値に充電されている。
３６は、ボルテージフォロワ３４によリフィルタ３１の
出力電圧に、つまり定常状態ではＶＣＯＩＯに与−えら
れる制御電圧に等しい値に充電されている。
ここで、周波数切換の要求が発生すると、制御回路４０
は、可変分周器１２に与える分周比をＮ。
は、可変分周器１２に与える分周比をＮ。
に、基準分周器２２に与える分周比をＭ、に設定する。
同時に、スイッチＳＷ２をオン状態に、また、スイッチ
ＳＷＩをオフ状態に切換える。スイッチＳＷ３はオフ状
態のままである（第３図参照）。
ＳＷＩをオフ状態に切換える。スイッチＳＷ３はオフ状
態のままである（第３図参照）。
なお、スイッチＳＷ２はオフ状態に、また、スイッチＳ
ＷＩはオン状態となる。この状態では、位相差信号はフ
ィルタ３２を通過する。フィルタ３２において、上述し
たように、抵抗値および容量は、τ＋ ＝Ｃｘｚｈ Ｘ
Ｒｓｚａおよびｒｚ−ＣｓｔｈＸＲ３□が分周比Ｎ＋
、Ｍ＋に対して適切な値になるように設定されている。
ＷＩはオン状態となる。この状態では、位相差信号はフ
ィルタ３２を通過する。フィルタ３２において、上述し
たように、抵抗値および容量は、τ＋ ＝Ｃｘｚｈ Ｘ
Ｒｓｚａおよびｒｚ−ＣｓｔｈＸＲ３□が分周比Ｎ＋
、Ｍ＋に対して適切な値になるように設定されている。
よって、短い収束時間ｔ、で出力周波数はｆ、に収束す
る。この間、フィルタ３１．３３におけるコンデンサは
、ボルテージフォロワ３４により充電または放電されＶ
ＣＯＩＯの制御電圧の変化に追従している。
る。この間、フィルタ３１．３３におけるコンデンサは
、ボルテージフォロワ３４により充電または放電されＶ
ＣＯＩＯの制御電圧の変化に追従している。
次に、１．経過後に、制御回路４０は、分周比をＮｚ、
ＭＯに設定する。なお、制御回路４０が分周比を切換え
るタイミング、っまりｔｌ経過時は、フィルタ３２にお
ける各定数から算出することができ、あらかじめ制御回
路４０に設定されているものである。同時に、制御回路
４０は、スイッチＳＷ３をオン状態に、また、スイッチ
ＳＷ２をオフ状態に切換える。スイッチＳＷＩはオフ状
態のままである。なお、スイッチＳＷ３はオフ状態に、
また、スイッチＳＷ２はオン状態となる（第３図参照）
、この状態では、位相差信号はフィルタ３３を通過する
。フィルタ３３において、上述したように、抵抗値およ
び容量は、τ１−Ｃｓ５ｈ ＸＲ１３４およびｒｚ ＝
Ｃ３３６ＸＲ５５ｓが分周比Ｎ、、Ｍ、に対して適切な
値になるように設定されている。しかも、分周比がＮｚ
、Ｍｚに切換えられた時点において、コンデンサ３３
６は、出力周波数がｆ：で安定した時の電圧により近い
電圧に既に充電されている。よって、短い収束時間ｔ２
で出力周波数はｆ２に収束する。この間、フィルタ３１
．３２おけるコンデンサ３１６゜３２６は、ボルテージ
フォロワ３４によりＶＣＯｌｏの制御電圧の変化に追従
している。
ＭＯに設定する。なお、制御回路４０が分周比を切換え
るタイミング、っまりｔｌ経過時は、フィルタ３２にお
ける各定数から算出することができ、あらかじめ制御回
路４０に設定されているものである。同時に、制御回路
４０は、スイッチＳＷ３をオン状態に、また、スイッチ
ＳＷ２をオフ状態に切換える。スイッチＳＷＩはオフ状
態のままである。なお、スイッチＳＷ３はオフ状態に、
また、スイッチＳＷ２はオン状態となる（第３図参照）
、この状態では、位相差信号はフィルタ３３を通過する
。フィルタ３３において、上述したように、抵抗値およ
び容量は、τ１−Ｃｓ５ｈ ＸＲ１３４およびｒｚ ＝
Ｃ３３６ＸＲ５５ｓが分周比Ｎ、、Ｍ、に対して適切な
値になるように設定されている。しかも、分周比がＮｚ
、Ｍｚに切換えられた時点において、コンデンサ３３
６は、出力周波数がｆ：で安定した時の電圧により近い
電圧に既に充電されている。よって、短い収束時間ｔ２
で出力周波数はｆ２に収束する。この間、フィルタ３１
．３２おけるコンデンサ３１６゜３２６は、ボルテージ
フォロワ３４によりＶＣＯｌｏの制御電圧の変化に追従
している。
続いて、ｔ２経過後に、制御回路４０は、分周比Ｎｓ
、ＭＯに設定する。同時に、制御回路４０は、スイッチ
ＳＷＩをオン状態に、また、スイッチＳＷ３をオフ状態
に切換える。スイッチＳＷ２はオフ状態のままである。
、ＭＯに設定する。同時に、制御回路４０は、スイッチ
ＳＷＩをオン状態に、また、スイッチＳＷ３をオフ状態
に切換える。スイッチＳＷ２はオフ状態のままである。
なお、スイッチＳＷ３はオン状態に、また、スイッチＳ
ＷＩはオフ状態となる（第３図参照）、つまり、第２図
に示されている状態にもどる。この状態では、位相差信
号は、フィルタ３１を通過する。フィルタ３１において
、上述したように、抵抗値および容量は、τｌ ＝Ｃ３
＋１ｋ ＸＲ３１４およびｒｚ −Ｃ：＋＋１ＸＲｚ＋
ｓが分周比Ｎ３．Ｍｅに対して適切な値となるように設
定されている。ただし、フィルタ３１は定常状態で使用
されるものであるから、位相差信号の雑音成分を除去し
うるようにその点も考慮の上、抵抗値および容量は設定
されている。また、分周比がＮ、、Ｍ、に切換えられた
時点において、コンデンサ３１６は、出力周波数がｆ、
で安定している時の電圧により近い電圧に既に充電され
ている。よって、短い収束時間ｔ３で出力周波数はｆ３
に収束する。出力周波数がｆ、に収束した後の定常状態
において、フィルタ３１に含まれているローパスフィル
タは、位相差信号のスプリアス成分をも除去して、適切
な定常状態を実現する。
ＷＩはオフ状態となる（第３図参照）、つまり、第２図
に示されている状態にもどる。この状態では、位相差信
号は、フィルタ３１を通過する。フィルタ３１において
、上述したように、抵抗値および容量は、τｌ ＝Ｃ３
＋１ｋ ＸＲ３１４およびｒｚ −Ｃ：＋＋１ＸＲｚ＋
ｓが分周比Ｎ３．Ｍｅに対して適切な値となるように設
定されている。ただし、フィルタ３１は定常状態で使用
されるものであるから、位相差信号の雑音成分を除去し
うるようにその点も考慮の上、抵抗値および容量は設定
されている。また、分周比がＮ、、Ｍ、に切換えられた
時点において、コンデンサ３１６は、出力周波数がｆ、
で安定している時の電圧により近い電圧に既に充電され
ている。よって、短い収束時間ｔ３で出力周波数はｆ３
に収束する。出力周波数がｆ、に収束した後の定常状態
において、フィルタ３１に含まれているローパスフィル
タは、位相差信号のスプリアス成分をも除去して、適切
な定常状態を実現する。
結局、出力周波数がｆｏとなっている状態から出力周波
数がｆ、となっている状態とするまでの周波数切換時間
は、ｔ＋＋ｔｉ＋ｔｓとなるが、この値は、−挙に分周
比をＮ、に切換えた場合に比べて改善することができる
。
数がｆ、となっている状態とするまでの周波数切換時間
は、ｔ＋＋ｔｉ＋ｔｓとなるが、この値は、−挙に分周
比をＮ、に切換えた場合に比べて改善することができる
。
第４図はこの発明の第２の実施例による周波数シンセサ
イザのループフィルタを示す回路図である。第４図に示
したものは、第２図に示したものから、コンデンサ３１
６，３２６，３３６をあらかじめ充電しておくための各
スイッチＳＷＩ。
イザのループフィルタを示す回路図である。第４図に示
したものは、第２図に示したものから、コンデンサ３１
６，３２６，３３６をあらかじめ充電しておくための各
スイッチＳＷＩ。
ＳＷ２．ＳＷ３およびボルテージフォロワ３″４を除い
たものである。従って、周波数切換過程においてあらか
じめ次段階のためにコンデンサ３１６゜３２６．３３６
を充電しておき、収束時間ｊｌ＋ＬＲ＋Ｌ＊をより短縮
するという効果には欠けるが、各フィルタ３１，３２．
３３においてτ１゜τ２を適切な値に設定しておくこと
により収束時間”＋ Ｌｇ＊ Ｌ３を短縮する効果
は発揮する。
たものである。従って、周波数切換過程においてあらか
じめ次段階のためにコンデンサ３１６゜３２６．３３６
を充電しておき、収束時間ｊｌ＋ＬＲ＋Ｌ＊をより短縮
するという効果には欠けるが、各フィルタ３１，３２．
３３においてτ１゜τ２を適切な値に設定しておくこと
により収束時間”＋ Ｌｇ＊ Ｌ３を短縮する効果
は発揮する。
なお、制御回路４０により各スイッチＳＷＩ、ＳＷ２．
ＳＷ３が切換えられるタイミングは、第３図に示したタ
イミングと同じであるから、動作説明は省略する。
ＳＷ３が切換えられるタイミングは、第３図に示したタ
イミングと同じであるから、動作説明は省略する。
また、より構成を簡略化するために、ループフィルタを
第５図に示す構成としてもよい。つまり、定常状態では
スイッチ３８１ （以下、スイッチＳＷと記す、）をオ
フ状態としておき、スイッチ３８２（以下、スイッチＳ
Ｗと記す、）をオン状態としておく。周波数切換要求が
発生する前において、制御回路４０が可変分周器１２お
よび基準分周器２２に設定した分周比は、出力周波数ｆ
。
第５図に示す構成としてもよい。つまり、定常状態では
スイッチ３８１ （以下、スイッチＳＷと記す、）をオ
フ状態としておき、スイッチ３８２（以下、スイッチＳ
Ｗと記す、）をオン状態としておく。周波数切換要求が
発生する前において、制御回路４０が可変分周器１２お
よび基準分周器２２に設定した分周比は、出力周波数ｆ
。
に応じたＮｏ 、Ｍｏである（第６図参照）、そして、
周波数切換要求が発生したときに、制御回路４０は、ま
ず、分周比Ｎａ 、Ｍ４を設定するとともに、スイッチ
ＳＷをオン状態とし、スイッチＳＷをオフ状態とする。
周波数切換要求が発生したときに、制御回路４０は、ま
ず、分周比Ｎａ 、Ｍ４を設定するとともに、スイッチ
ＳＷをオン状態とし、スイッチＳＷをオフ状態とする。
なお、第５図に示したものでは、反転器３８８が設けら
れているので、制御回路４０から出力されるスイッチ切
換えのための信号は１つでよい、また、所定時間経過後
に、制御回路４０は、分周比をＮ、、ＭＯとし、同時に
スイッチＳＷをオフ状態とし、また、スイッチＳＷをオ
ン状態とする（第６図参照）、従って、第１の実施例の
場合と同様に、分周比Ｎａ 、Ｍａに応じて、τヨーＣ
１ｈ Ｘ （Ｒｓｓ＋ ／’Ｒ５５ｓ ）およびτｔ
＝ Ｃ！１６ Ｘ Ｒ３＠Ｓが適切な値になるように、
および分周比Ｎｓ 、Ｍｏに応じて、τｒ −Ｃ３１＆
×Ｒ３，ｓおよびτ！ −Ｃｘ＊ｈ Ｘ （Ｒ：ｌｌＳ
／Ｒｓ＊ｉ）が適切な値となるように、抵抗３８３．
３８４゜３８５．３８６の抵抗値およびコンデンサ３８
７の容量を設定しておけば、第１の実施例によるものの
効果よりは低下するものの、周波数切換時間は従来のも
ののそれよりも短縮される。
れているので、制御回路４０から出力されるスイッチ切
換えのための信号は１つでよい、また、所定時間経過後
に、制御回路４０は、分周比をＮ、、ＭＯとし、同時に
スイッチＳＷをオフ状態とし、また、スイッチＳＷをオ
ン状態とする（第６図参照）、従って、第１の実施例の
場合と同様に、分周比Ｎａ 、Ｍａに応じて、τヨーＣ
１ｈ Ｘ （Ｒｓｓ＋ ／’Ｒ５５ｓ ）およびτｔ
＝ Ｃ！１６ Ｘ Ｒ３＠Ｓが適切な値になるように、
および分周比Ｎｓ 、Ｍｏに応じて、τｒ −Ｃ３１＆
×Ｒ３，ｓおよびτ！ −Ｃｘ＊ｈ Ｘ （Ｒ：ｌｌＳ
／Ｒｓ＊ｉ）が適切な値となるように、抵抗３８３．
３８４゜３８５．３８６の抵抗値およびコンデンサ３８
７の容量を設定しておけば、第１の実施例によるものの
効果よりは低下するものの、周波数切換時間は従来のも
ののそれよりも短縮される。
そして、第７図はループフィルタを構成するフィルタ５
１，５２．５３を、能動素子である演算増幅器５１７，
５２７，５３７を用いて構成した例を示すブロック図で
ある。第７図に示したものにおいて、定常状態における
τ１はτ、ｔｚＣ，，。
１，５２．５３を、能動素子である演算増幅器５１７，
５２７，５３７を用いて構成した例を示すブロック図で
ある。第７図に示したものにおいて、定常状態における
τ１はτ、ｔｚＣ，，。
ＸＲ５１ｇ、τ、はτｔ ＝Ｃｓ＋１ＸＲｓ＋ｓで定ま
り、第１段階においてはτｒ ＝ ＣＳ２．ｘ Ｒ，ｔ
４およびτｔ ＝ Ｃｓｚｈ Ｘ Ｒｓｚｓであり、第
２段階においてはτ＋ ＝ＣｓｓｉＸＲｓｓｍおよびτ
ｔ ＝ Ｃｓｚｓ Ｘ Ｒｓ、、ｓである。そして、適
切なτ、およびτ２を定める場合の理論式が異なるのみ
で、動作については第２図および第３図に示す第１の実
施例の場合の動作と同じであり、同様の効果を奏する。
り、第１段階においてはτｒ ＝ ＣＳ２．ｘ Ｒ，ｔ
４およびτｔ ＝ Ｃｓｚｈ Ｘ Ｒｓｚｓであり、第
２段階においてはτ＋ ＝ＣｓｓｉＸＲｓｓｍおよびτ
ｔ ＝ Ｃｓｚｓ Ｘ Ｒｓ、、ｓである。そして、適
切なτ、およびτ２を定める場合の理論式が異なるのみ
で、動作については第２図および第３図に示す第１の実
施例の場合の動作と同じであり、同様の効果を奏する。
第７図において、抵抗５５１，５５３、コンデンサ５５
２゜５５４および演算増幅器５５５はローパスフィルタ
を構成している。
２゜５５４および演算増幅器５５５はローパスフィルタ
を構成している。
なお、第７図に示した構成からボルテージフォロワ３４
および各スイッチＳＷ１．ＳＷ２．ＳＷ３を除いた構成
としてもよく、その場合には、受動素子で各フィルタ３
２．３３．３４を構成した第２の実施例によるループフ
ィルタ（第４図に示したもの）を用いた周波数シンセサ
イザと同様の効果を奏する。
および各スイッチＳＷ１．ＳＷ２．ＳＷ３を除いた構成
としてもよく、その場合には、受動素子で各フィルタ３
２．３３．３４を構成した第２の実施例によるループフ
ィルタ（第４図に示したもの）を用いた周波数シンセサ
イザと同様の効果を奏する。
また、上記各実施例では、ｔｌおよびｔ２をあらかじめ
定められた値としたが、第８図に示すように、位相同期
検出回路２４を設けるようにしてもよい。この場合には
、周波数切換の各過程において同期が確立したときに、
位相同期検出回路２４は制御回路４２にその旨を伝える
。すると、制御回路４２は、直ちにスイッチＳＷＩ、Ｓ
Ｗ２゜ＳＷ３を切換える信号を出力して次の過程に切換
える。このようにすれば、各過程に要する時間をより短
縮することができる。
定められた値としたが、第８図に示すように、位相同期
検出回路２４を設けるようにしてもよい。この場合には
、周波数切換の各過程において同期が確立したときに、
位相同期検出回路２４は制御回路４２にその旨を伝える
。すると、制御回路４２は、直ちにスイッチＳＷＩ、Ｓ
Ｗ２゜ＳＷ３を切換える信号を出力して次の過程に切換
える。このようにすれば、各過程に要する時間をより短
縮することができる。
また、上記各実施例では、定常状態での基準分周器２２
の分周比はＭ、で一定としたが、必ずしも一定である必
要はない。
の分周比はＭ、で一定としたが、必ずしも一定である必
要はない。
以上のように、請求項（１）記載の発明によれば周波数
シンセサイザを、ループフィルタを複数個のフィルタで
構成し、かつ、各フィルタの時定数を各フィルタに対応
した分周比に応じた値とし、さらに、周波数切換過程の
各段階においてそれぞれの分周比を設定するとともに、
その分周比に対応したフィルタを４選択する制御回路を
設けた構成としたので、周波数切換要求が発生してから
切換後の出力周波数が安定するまでの周波数切換時間を
短縮でき、高速動作可能なものが得られる効果がある。
シンセサイザを、ループフィルタを複数個のフィルタで
構成し、かつ、各フィルタの時定数を各フィルタに対応
した分周比に応じた値とし、さらに、周波数切換過程の
各段階においてそれぞれの分周比を設定するとともに、
その分周比に対応したフィルタを４選択する制御回路を
設けた構成としたので、周波数切換要求が発生してから
切換後の出力周波数が安定するまでの周波数切換時間を
短縮でき、高速動作可能なものが得られる効果がある。
また、請求項（２）記載の発明によれば周波数シンセサ
イザを、さらに、周波数切換過程の各段階において各フ
ィルタのコンデンサを制御電圧に追従させる構成とした
ので、周波数切換時間をより短縮できるものが得られる
効果がある。
イザを、さらに、周波数切換過程の各段階において各フ
ィルタのコンデンサを制御電圧に追従させる構成とした
ので、周波数切換時間をより短縮できるものが得られる
効果がある。
第１図はこの発明の一実施例による周波数シンセサイザ
を示すブロック図、第２図はこの発明の第１の実施例に
よるループフィルタを示す回路図、第３・図はループフ
ィルタおよび制御回路の動作を説明するためのタイミン
グ図、第４図はこの発明の第２の実施例によるループフ
ィルタを示す回路図、第５図はこの発明の第３の実施例
によるループフィルタを示す回路図、第６図はループフ
ィルタおよび制御回路の動作を説明するためのタイミン
グ図、第７図はこの発明の第４の実施例によるループフ
ィルタを示す回路図、第８図はこの発明の他の実施例に
よる周波数シンセサイザを示すブロック図、第９図は従
来の周波数シンセサイザを示すブロック図、第１０図お
よび第１１図はそれぞれ従来のループフィルタを示す回
路図である。 １０は電圧制御発振器（ＶＣＯ）、１２は可変分周器、
１４は位相検出器（ＰＤ）、１５はチャージポンプ（Ｃ
Ｐ）、１６は基準信号発生器、２２は基準分周器、２４
は位相同期検出回路、３０はループフィルタ、４０．４
２は制御回路、３１．３２．３３はフィルタ、５１，５
２．５３はフィルタ、３４はボルテージフォロワ（充放
電手段）、３１１，３１２，３２１，３２２，３３１゜
３３２はスイッチ（切換手段）、３１３，３２３゜３３
３はスイッチ（充放電手段）。 なお、図中、同一符号は同一、又は相当部分を示す。 第 図 第 図 ３１．３２．３３ フィルタ ３４ ホルテーシ゛フｔロワ（充駁電呼段）３１１．３
１２．：３２１，３２２，３３１，３３２ スイッチ
（を刀撞手段）３１３．３２３，３３３ スイ・、→
−（元方ヒ電今１９）オン 第 図 第 図 第 ワ 図 ５１．５２，５３１フィルタ 第 図 第 図 第 図
を示すブロック図、第２図はこの発明の第１の実施例に
よるループフィルタを示す回路図、第３・図はループフ
ィルタおよび制御回路の動作を説明するためのタイミン
グ図、第４図はこの発明の第２の実施例によるループフ
ィルタを示す回路図、第５図はこの発明の第３の実施例
によるループフィルタを示す回路図、第６図はループフ
ィルタおよび制御回路の動作を説明するためのタイミン
グ図、第７図はこの発明の第４の実施例によるループフ
ィルタを示す回路図、第８図はこの発明の他の実施例に
よる周波数シンセサイザを示すブロック図、第９図は従
来の周波数シンセサイザを示すブロック図、第１０図お
よび第１１図はそれぞれ従来のループフィルタを示す回
路図である。 １０は電圧制御発振器（ＶＣＯ）、１２は可変分周器、
１４は位相検出器（ＰＤ）、１５はチャージポンプ（Ｃ
Ｐ）、１６は基準信号発生器、２２は基準分周器、２４
は位相同期検出回路、３０はループフィルタ、４０．４
２は制御回路、３１．３２．３３はフィルタ、５１，５
２．５３はフィルタ、３４はボルテージフォロワ（充放
電手段）、３１１，３１２，３２１，３２２，３３１゜
３３２はスイッチ（切換手段）、３１３，３２３゜３３
３はスイッチ（充放電手段）。 なお、図中、同一符号は同一、又は相当部分を示す。 第 図 第 図 ３１．３２．３３ フィルタ ３４ ホルテーシ゛フｔロワ（充駁電呼段）３１１．３
１２．：３２１，３２２，３３１，３３２ スイッチ
（を刀撞手段）３１３．３２３，３３３ スイ・、→
−（元方ヒ電今１９）オン 第 図 第 図 第 ワ 図 ５１．５２，５３１フィルタ 第 図 第 図 第 図
Claims (2)
- （１）制御電圧に応じた周波数の出力信号を出力する電
圧制御発振器と、前記出力信号を分周する可変分周器と
、基準信号発生器が出力する基準信号を分周する基準分
周器と、前記可変分周器が出力した信号と前記基準分周
器が出力した信号との位相差を検出しこの位相差に応じ
た位相差信号を出力する位相検出器と、前記位相差信号
に応じたアナログ量を出力するチャージポンプと、この
チャージポンプの出力を入力して前記制御電圧を出力す
るとともにループの特性を定めるループフィルタとを備
えた周波数シンセサイザにおいて、前記ループフィルタ
は、周波数切換過程を構成する複数の段階のそれぞれに
対応し、前記可変分周器および前記基準分周器にそれぞ
れの段階で設定される各分周比に応じた時定数を有する
複数のフィルタで構成されるとともに、これらフィルタ
を前記チャージポンプおよび前記電圧制御発振器に接続
しまたは切離す切換手段とを有し、さらに、前記複数の
段階の開始時に、前記各分周比を設定するとともに、設
定した分周比に対応した前記フィルタを前記チャージポ
ンプおよび前記電圧制御発振器に接続させる切換信号を
前記切換手段に出力する制御回路を備えたことを特徴と
する周波数シンセサイザ。 - （２）制御電圧に応じた周波数の出力信号を出力する電
圧制御発振器と、前記出力信号を分周する可変分周器と
、基準信号発生器が出力する基準信号を分周する基準分
周器と、前記可変分周器が出力した信号と前記基準分周
器が出力した信号との位相差を検出しこの位相差に応じ
た位相差信号を出力する位相検出器と、前記位相差信号
に応じたアナログ量を出力するチャージポンプと、この
チャージポンプの出力を入力して前記制御電圧を出力す
るとともにループの特性を定めるループフィルタとを備
えた周波数シンセサイザにおいて、前記ループフィルタ
は、周波数切換過程を構成する複数の段階のそれぞれに
対応し、前記可変分周器および前記基準分周器にそれぞ
れの段階で設定される各分周比に応じた時定数を有する
複数のフィルタで構成されるとともに、これらフィルタ
を前記チャージポンプおよび前記電圧制御発振器に接続
しまたは切離す切換手段と、前記フィルタのうち前記切
換手段によって切離されたフィルタのコンデンサの電圧
が前記切換手段によって接続されたフィルタの出力電圧
に等しい電圧になるように充放電する充放電手段とを有
し、さらに、前記複数の段階の開始時に、前記各分周比
を設定するとともに、設定した分周比に対応した前記フ
ィルタを前記チャージポンプおよび前記電圧制御発振器
に接続させる切換信号を前記切換手段に出力する制御回
路を備えたことを特徴とする周波数シンセサイザ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2156911A JP2798142B2 (ja) | 1990-06-15 | 1990-06-15 | 周波数シンセサイザ |
| US07/682,255 US5107220A (en) | 1990-06-15 | 1991-04-09 | Frequency synthesizer |
| NO911389A NO177948C (no) | 1990-06-15 | 1991-04-10 | Frekvenssyntetisator |
| DE69129680T DE69129680T2 (de) | 1990-06-15 | 1991-04-12 | Frequenzsynthetisierer |
| EP91105843A EP0461358B1 (en) | 1990-06-15 | 1991-04-12 | Frequency synthesizer |
| DK91105843T DK0461358T3 (da) | 1990-06-15 | 1991-04-12 | En frekvenssynthesizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2156911A JP2798142B2 (ja) | 1990-06-15 | 1990-06-15 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0447812A true JPH0447812A (ja) | 1992-02-18 |
| JP2798142B2 JP2798142B2 (ja) | 1998-09-17 |
Family
ID=15638080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2156911A Expired - Fee Related JP2798142B2 (ja) | 1990-06-15 | 1990-06-15 | 周波数シンセサイザ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5107220A (ja) |
| EP (1) | EP0461358B1 (ja) |
| JP (1) | JP2798142B2 (ja) |
| DE (1) | DE69129680T2 (ja) |
| DK (1) | DK0461358T3 (ja) |
| NO (1) | NO177948C (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5175729A (en) * | 1991-06-05 | 1992-12-29 | Motorola, Inc. | Radio with fast lock phase-locked loop |
| US5459855A (en) * | 1992-08-10 | 1995-10-17 | Hewlett-Packard Company | Frequency ratio detector for determining fixed frequency ratios in a computer system |
| JP3001735B2 (ja) * | 1992-11-10 | 2000-01-24 | 三菱電機株式会社 | 位相同期ループ周波数シンセサイザ |
| IT1271932B (it) * | 1993-02-09 | 1997-06-10 | Italtel Spa | Sintetizzatore di frequenza pll specialmente per sistemi frequency- hopping con modulazione diretta di frequenza |
| US5493700A (en) * | 1993-10-29 | 1996-02-20 | Motorola | Automatic frequency control apparatus |
| JP2875472B2 (ja) * | 1994-01-19 | 1999-03-31 | 日本無線株式会社 | Ｐｌｌシンセサイザ及びその制御方法 |
| US5534823A (en) * | 1994-02-28 | 1996-07-09 | Nec Corporation | Phase locked loop (PLL) circuit having variable loop filter for shortened locking time |
| JP2616582B2 (ja) * | 1994-05-09 | 1997-06-04 | 日本電気株式会社 | Ｐｌｌ周波数シンセサイザ |
| FR2726724B1 (fr) * | 1994-11-07 | 1997-01-10 | Motorola Inc | Dispositif et procede pour le fonctionnement d'un synthetiseur en frequence de boucle a blocage de phase sensible a l'espacement de canal de frequence radio |
| DE19611219A1 (de) * | 1996-03-21 | 1997-09-25 | Fraunhofer Ges Forschung | Phasenregelschleife mit umschaltbarer Schleifenbandbreite |
| JP2880971B2 (ja) * | 1996-11-15 | 1999-04-12 | 埼玉日本電気株式会社 | 周波数安定化回路 |
| DE19748885C2 (de) * | 1997-11-05 | 2001-11-29 | Ericsson Telefon Ab L M | Phasenregelschleife mit Verbesserungen des Phasen-Jitters, MTIEs, der Folgegeschwindigkeit und der Einrastgeschwindigkeit |
| EP1030453A1 (en) * | 1999-01-20 | 2000-08-23 | Sony International (Europe) GmbH | A method for reducing transition time in a PLL frequency synthesizer having a programmable frequency divider |
| JP3851064B2 (ja) | 1999-06-30 | 2006-11-29 | インフィネオン テクノロジース アクチエンゲゼルシャフト | Ｐｌｌシンセサイザ |
| US6369634B1 (en) * | 2000-01-15 | 2002-04-09 | Cirrus Logic, Inc. | Delay systems and methods using a variable delay sinc filter |
| DE10061235A1 (de) * | 2000-12-08 | 2002-06-27 | Infineon Technologies Ag | Filter |
| GB2370167B (en) * | 2000-12-18 | 2005-01-05 | Texas Instruments Ltd | Improvements in or relating to phase locked loops |
| US6873214B2 (en) | 2002-05-03 | 2005-03-29 | Texas Instruments Incorporated | Use of configurable capacitors to tune a self biased phase locked loop |
| KR100513386B1 (ko) * | 2003-05-20 | 2005-09-07 | 삼성전자주식회사 | 필터링 장치 및 이를 갖는 위상 동기 루프 장치 |
| US8217692B2 (en) * | 2010-03-03 | 2012-07-10 | King Fahd University Of Petroleum And Minerals | Frequency synthesizer |
| WO2018192654A1 (en) * | 2017-04-20 | 2018-10-25 | Telefonaktiebolaget Lm Ericsson (Publ) | Signal generation device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS523768A (en) * | 1975-06-24 | 1977-01-12 | Aida Eng Ltd | Control system in automation line |
| JPS55135427A (en) * | 1979-04-09 | 1980-10-22 | Toyo Commun Equip Co Ltd | Multi-channel tone oscillator |
| JPS5843043U (ja) * | 1981-09-18 | 1983-03-23 | 株式会社東芝 | 周波数シンセサイザ− |
| JPS6248403A (ja) * | 1985-08-28 | 1987-03-03 | トルノス‐ベチレル エス エー フアブリツク デ マチネス マウテイール | 自動旋盤用駆動システム |
| JPH01305724A (ja) * | 1988-06-03 | 1989-12-11 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NO790496L (no) * | 1978-02-27 | 1979-08-28 | Schlumberger Technology Corp | Fremgangsmaate og apparat for demodulering av signaler i et system for logging under boring |
| US4516083A (en) * | 1982-05-14 | 1985-05-07 | Motorola, Inc. | Fast lock PLL having out of lock detector control of loop filter and divider |
| US4745371A (en) * | 1985-08-02 | 1988-05-17 | Libera Developments Limited | Phase-locked digital synthesizer |
| US4893087A (en) * | 1988-01-07 | 1990-01-09 | Motorola, Inc. | Low voltage and low power frequency synthesizer |
| US4901033A (en) * | 1989-05-01 | 1990-02-13 | Motorola, Inc. | Frequency synthesizer with dynamically programmable frequency range of selected loop bandwith |
| US4928075A (en) * | 1989-06-26 | 1990-05-22 | Digital Equipment Corporation | Multiple bandwidth filter system for phase locked loop |
-
1990
- 1990-06-15 JP JP2156911A patent/JP2798142B2/ja not_active Expired - Fee Related
-
1991
- 1991-04-09 US US07/682,255 patent/US5107220A/en not_active Expired - Lifetime
- 1991-04-10 NO NO911389A patent/NO177948C/no not_active IP Right Cessation
- 1991-04-12 DK DK91105843T patent/DK0461358T3/da active
- 1991-04-12 DE DE69129680T patent/DE69129680T2/de not_active Expired - Fee Related
- 1991-04-12 EP EP91105843A patent/EP0461358B1/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS523768A (en) * | 1975-06-24 | 1977-01-12 | Aida Eng Ltd | Control system in automation line |
| JPS55135427A (en) * | 1979-04-09 | 1980-10-22 | Toyo Commun Equip Co Ltd | Multi-channel tone oscillator |
| JPS5843043U (ja) * | 1981-09-18 | 1983-03-23 | 株式会社東芝 | 周波数シンセサイザ− |
| JPS6248403A (ja) * | 1985-08-28 | 1987-03-03 | トルノス‐ベチレル エス エー フアブリツク デ マチネス マウテイール | 自動旋盤用駆動システム |
| JPH01305724A (ja) * | 1988-06-03 | 1989-12-11 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69129680T2 (de) | 1998-10-22 |
| DK0461358T3 (da) | 1999-04-12 |
| EP0461358A1 (en) | 1991-12-18 |
| JP2798142B2 (ja) | 1998-09-17 |
| NO177948B (no) | 1995-09-11 |
| NO177948C (no) | 1995-12-20 |
| EP0461358B1 (en) | 1998-07-01 |
| NO911389D0 (no) | 1991-04-10 |
| DE69129680D1 (de) | 1998-08-06 |
| US5107220A (en) | 1992-04-21 |
| NO911389L (no) | 1991-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0447812A (ja) | 周波数シンセサイザ | |
| JP3001735B2 (ja) | 位相同期ループ周波数シンセサイザ | |
| JP2748676B2 (ja) | Ｐｌｌ回路 | |
| JP2819876B2 (ja) | 周波数シンセサイザ | |
| JPH0556691B2 (ja) | ||
| JPH05304471A (ja) | 走査レシーバ用改良型シンセサイザループフィルタ | |
| JP2001016103A (ja) | Ｐｌｌシンセサイザ | |
| JP2005236431A (ja) | 周波数シンセサイザー | |
| EP1518324A1 (en) | Phase locked loop circuit, electronic device including a phase locked loop circuit and method for generating a periodic signal | |
| JPH02113726A (ja) | Ｐｌｌ回路 | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JP2721927B2 (ja) | Ｐｌｌ回路 | |
| JP3270418B2 (ja) | Ｐｌｌ回路 | |
| JPH0865152A (ja) | 位相同期ループ回路 | |
| JP2536018B2 (ja) | 周波数シンセサイザ回路 | |
| JPH01243622A (ja) | 位相同期ループ回路 | |
| JPH0488721A (ja) | 周波数シンセサイザ | |
| JPH0730410A (ja) | フェーズ・ロックド・ループ回路 | |
| JPH0786934A (ja) | 周波数シンセサイザ | |
| JPH02100519A (ja) | 周波数シンセサイザ | |
| JP2004140688A (ja) | 高速ｐｌｌ周波数シンセサイザ | |
| JPS5912049B2 (ja) | Ｐｌｌ回路 | |
| JPH0338113A (ja) | 位相同期回路 | |
| JPH0964733A (ja) | 周波数シンセサイザ | |
| JPH04100412A (ja) | 位相同期ループ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |