JPH0964733A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH0964733A JPH0964733A JP7240843A JP24084395A JPH0964733A JP H0964733 A JPH0964733 A JP H0964733A JP 7240843 A JP7240843 A JP 7240843A JP 24084395 A JP24084395 A JP 24084395A JP H0964733 A JPH0964733 A JP H0964733A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- division ratio
- loop filter
- variable
- frequency divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 周波数シンセサイザの位相同期ループに設け
た可変分周器の分周比が変化されると、自然角周波数、
ダンピング係数が変化されるため、ループの安定性が損
なわれ、出力周波数範囲を拡大することが困難になる。 【解決手段】 基準発振器１、位相検波器２、可変分周
器３、電圧制御発振器４、ループフィルタ５で構成され
る位相同期ループからなるシンセサイザにおいて、可変
分周器３はプログラム端子Ｐ０〜Ｐ３に入力される信号
に基づいて分周比が変化設定され、ループフィルタ５に
は第１及び第２の抵抗Ｒ１１〜１４，Ｒ２１〜２４と、
プログラム端子に入力される信号によってＯＮ，ＯＦＦ
動作されるスイッチＳＷ１１〜１４，ＳＷ２１〜２４が
設けられ、可変分周器３の分周比に対応してスイッチを
ＯＮ，ＯＦＦし、第１及び第２の抵抗の抵抗値を切り替
えてその時定数を変化設定する。出力周波数の変化にか
かわらず自然角周波数及びダンピング係数を一定に保つ
ことができ、ループの安定性を確保し、かつ出力周波数
の拡大が可能となる。
た可変分周器の分周比が変化されると、自然角周波数、
ダンピング係数が変化されるため、ループの安定性が損
なわれ、出力周波数範囲を拡大することが困難になる。 【解決手段】 基準発振器１、位相検波器２、可変分周
器３、電圧制御発振器４、ループフィルタ５で構成され
る位相同期ループからなるシンセサイザにおいて、可変
分周器３はプログラム端子Ｐ０〜Ｐ３に入力される信号
に基づいて分周比が変化設定され、ループフィルタ５に
は第１及び第２の抵抗Ｒ１１〜１４，Ｒ２１〜２４と、
プログラム端子に入力される信号によってＯＮ，ＯＦＦ
動作されるスイッチＳＷ１１〜１４，ＳＷ２１〜２４が
設けられ、可変分周器３の分周比に対応してスイッチを
ＯＮ，ＯＦＦし、第１及び第２の抵抗の抵抗値を切り替
えてその時定数を変化設定する。出力周波数の変化にか
かわらず自然角周波数及びダンピング係数を一定に保つ
ことができ、ループの安定性を確保し、かつ出力周波数
の拡大が可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は周波数シンセサイザ
に関し、特に電圧制御発振器の出力を可変分周して出力
周波数を変化させる構成を含む周波数シンセサイザに関
する。
に関し、特に電圧制御発振器の出力を可変分周して出力
周波数を変化させる構成を含む周波数シンセサイザに関
する。
【０００２】
【従来の技術】この種の周波数シンセサイザは、基準発
振器、位相検波器、低域フィルタ（ループフィルタ）、
電圧制御発振器、可変分周器で構成されており、電圧制
御発振器と位相検波器との間に挿入した可変分周器の分
周比Ｎを変更することにより周波数の変更が可能であ
る。例えば、図３は従来の周波数シンセサイザの一例を
示すブロック図である。同図において、周波数シンセサ
イザは基準発振器１と、この基準発振器１と可変分周器
３との位相差を検出する位相検波器２と、この位相検波
器２の出力を制御電圧に変換するループフィルタ５と、
その制御電圧に応じた周波数信号を生成して前記可変分
周器３に出力する電圧制御発振器４とを備えている。
振器、位相検波器、低域フィルタ（ループフィルタ）、
電圧制御発振器、可変分周器で構成されており、電圧制
御発振器と位相検波器との間に挿入した可変分周器の分
周比Ｎを変更することにより周波数の変更が可能であ
る。例えば、図３は従来の周波数シンセサイザの一例を
示すブロック図である。同図において、周波数シンセサ
イザは基準発振器１と、この基準発振器１と可変分周器
３との位相差を検出する位相検波器２と、この位相検波
器２の出力を制御電圧に変換するループフィルタ５と、
その制御電圧に応じた周波数信号を生成して前記可変分
周器３に出力する電圧制御発振器４とを備えている。
【０００３】ここで、前記ループフィルタ５は、増幅器
３を主体にして抵抗Ｒ１，Ｒ２とコンデンサＣとで構成
される。また、可変分周器３はプログラム端子Ｐ０〜Ｐ
３に加えられる信号によってその分周比Ｎが決定され
る。
３を主体にして抵抗Ｒ１，Ｒ２とコンデンサＣとで構成
される。また、可変分周器３はプログラム端子Ｐ０〜Ｐ
３に加えられる信号によってその分周比Ｎが決定され
る。
【０００４】このような、周波数シンセサイザにおいて
は、電圧制御発振器４の出力は可変分周器３において、
プログラム端子Ｐ０〜Ｐ３に入力される信号によって設
定される分周比Ｎによって分周され、位相検波器２に入
力される。そして、この位相検波器２において基準発振
器１からの基準信号と比較され、その位相差に応じた信
号が出力され、ループフィルタ５により制御電圧とさ
れ、これに基づいて電圧制御発振器４の発振周波数を制
御することで、任意の周波数の出力信号を出力すること
が可能となる。この場合、基準発振器１の発振信号の周
波数をｆｒとし、電圧制御発振器４の出力信号の周波数
をｆｓとすれば、ｆｓ＝Ｎ・ｆｒの関係が成立し、これ
に基づく位相同期ループが形成される。
は、電圧制御発振器４の出力は可変分周器３において、
プログラム端子Ｐ０〜Ｐ３に入力される信号によって設
定される分周比Ｎによって分周され、位相検波器２に入
力される。そして、この位相検波器２において基準発振
器１からの基準信号と比較され、その位相差に応じた信
号が出力され、ループフィルタ５により制御電圧とさ
れ、これに基づいて電圧制御発振器４の発振周波数を制
御することで、任意の周波数の出力信号を出力すること
が可能となる。この場合、基準発振器１の発振信号の周
波数をｆｒとし、電圧制御発振器４の出力信号の周波数
をｆｓとすれば、ｆｓ＝Ｎ・ｆｒの関係が成立し、これ
に基づく位相同期ループが形成される。
【０００５】
【発明が解決しようとする課題】このような周波数シン
セサイザにおいては、従来から分周比Ｎを変化させる
と、その変化量が大きい程、位相同期ループの安定性が
損なわれることが知られている。例えば、特開平５−３
７３７０号公報でもこの点が指摘されている。これは、
位相同期ループにおいて電圧制御発振器の出力の分周比
Ｎを変化させるとループ利得Ｋが変化し、自然角周波数
ωｍとダンピング係数ζが変化されるからである。
セサイザにおいては、従来から分周比Ｎを変化させる
と、その変化量が大きい程、位相同期ループの安定性が
損なわれることが知られている。例えば、特開平５−３
７３７０号公報でもこの点が指摘されている。これは、
位相同期ループにおいて電圧制御発振器の出力の分周比
Ｎを変化させるとループ利得Ｋが変化し、自然角周波数
ωｍとダンピング係数ζが変化されるからである。
【０００６】ここで、前記Ｋ，ωｍ，ζは次式で表わさ
れる。 Ｋ ＝Ｋｏ・Ｋｄ／Ｎ …（１） ωｍ＝（Ｋ／τ１）1/2 …（２） ζ ＝τ２・ωｍ／２ …（３） 但し、 Ｋｏ：電圧制御発振器の変調感度（単位 ｒａｄ／Ｖ） Ｋｄ：位相検波器の検波感度（単位 Ｖ／ｒａｄ） τ１，τ２：ループフィルタの時定数（τ１＝Ｒ１・
Ｃ，τ２＝Ｒ２・Ｃ） である。
れる。 Ｋ ＝Ｋｏ・Ｋｄ／Ｎ …（１） ωｍ＝（Ｋ／τ１）1/2 …（２） ζ ＝τ２・ωｍ／２ …（３） 但し、 Ｋｏ：電圧制御発振器の変調感度（単位 ｒａｄ／Ｖ） Ｋｄ：位相検波器の検波感度（単位 Ｖ／ｒａｄ） τ１，τ２：ループフィルタの時定数（τ１＝Ｒ１・
Ｃ，τ２＝Ｒ２・Ｃ） である。
【０００７】そして、図３に示した周波数シンセサイザ
においては、ループフィルタ５を構成する抵抗Ｒ１，Ｒ
２及びコンデンサＣの値は固定であるため、可変分周器
５の分周比Ｎが変化すると（１）式からループ利得Ｋが
変化され、さらに（２），（３）式から自然角周波数ω
ｍ、ダンピング係数ζも変化される。したがって、可変
分周器の分周比Ｎの変化が大きければ大きいほど、ダン
ピング係数ζが大きく変化され、ループの安定性が損な
われることになる。
においては、ループフィルタ５を構成する抵抗Ｒ１，Ｒ
２及びコンデンサＣの値は固定であるため、可変分周器
５の分周比Ｎが変化すると（１）式からループ利得Ｋが
変化され、さらに（２），（３）式から自然角周波数ω
ｍ、ダンピング係数ζも変化される。したがって、可変
分周器の分周比Ｎの変化が大きければ大きいほど、ダン
ピング係数ζが大きく変化され、ループの安定性が損な
われることになる。
【０００８】このようなループの安定性の劣化を防止す
るために、従来では可変分周器の分周比Ｎの変化量を小
さく抑制することによって行っているため、周波数シン
セサイザとして広範囲の出力周波数範囲を得ることが困
難であるという問題が生じている。本発明の目的は分周
比Ｎの変化量を大きくして出力周波数範囲を拡大する一
方でループの安定性を確保することが可能な周波数シン
セサイザを提供することにある。
るために、従来では可変分周器の分周比Ｎの変化量を小
さく抑制することによって行っているため、周波数シン
セサイザとして広範囲の出力周波数範囲を得ることが困
難であるという問題が生じている。本発明の目的は分周
比Ｎの変化量を大きくして出力周波数範囲を拡大する一
方でループの安定性を確保することが可能な周波数シン
セサイザを提供することにある。
【０００９】
【課題を解決するための手段】本発明の周波数シンセサ
イザは、可変分周器を備える位相同期ループの一部に設
けられて電圧制御発振器の制御電圧を出力するループフ
ィルタの時定数を、可変分周器で設定される分周比に応
じて変化可能に構成したことを特徴とする。すなわち、
ループフィルタは、時定数を設定するための抵抗とコン
デンサを備え、この抵抗の抵抗値を可変分周器の分周比
に応じて変化させる構成とする。
イザは、可変分周器を備える位相同期ループの一部に設
けられて電圧制御発振器の制御電圧を出力するループフ
ィルタの時定数を、可変分周器で設定される分周比に応
じて変化可能に構成したことを特徴とする。すなわち、
ループフィルタは、時定数を設定するための抵抗とコン
デンサを備え、この抵抗の抵抗値を可変分周器の分周比
に応じて変化させる構成とする。
【００１０】例えば、可変分周器はプログラム端子に入
力される信号に基づいて分周比が変化設定され、ループ
フィルタには第１及び第２の抵抗と、プログラム端子に
入力される信号によってＯＮ，ＯＦＦ動作されるスイッ
チが設けられ、これらのスイッチのＯＮ，ＯＦＦにより
第１及び第２の抵抗の抵抗値を切り替えることにより、
分周比の変化に応じて時定数を変化させることが可能と
なる。
力される信号に基づいて分周比が変化設定され、ループ
フィルタには第１及び第２の抵抗と、プログラム端子に
入力される信号によってＯＮ，ＯＦＦ動作されるスイッ
チが設けられ、これらのスイッチのＯＮ，ＯＦＦにより
第１及び第２の抵抗の抵抗値を切り替えることにより、
分周比の変化に応じて時定数を変化させることが可能と
なる。
【００１１】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明の周波数シンセサイザ
の一実施形態のブロック図である。同図において、図３
と等価な構成部分については、同一の符号を付してあ
る。すなわち、周波数シンセサイザは基準発振器１と、
この基準発振器１と可変分周器３との位相差を検出する
位相検波器２と、この位相検波器２の出力を制御電圧に
変換するループフィルタ５と、その制御電圧に応じた周
波数信号を生成して前記可変分周器３に出力する電圧制
御発振器４とを備えている。
参照して説明する。図１は本発明の周波数シンセサイザ
の一実施形態のブロック図である。同図において、図３
と等価な構成部分については、同一の符号を付してあ
る。すなわち、周波数シンセサイザは基準発振器１と、
この基準発振器１と可変分周器３との位相差を検出する
位相検波器２と、この位相検波器２の出力を制御電圧に
変換するループフィルタ５と、その制御電圧に応じた周
波数信号を生成して前記可変分周器３に出力する電圧制
御発振器４とを備えている。
【００１２】ここで、前記可変分周器３はプログラム端
子Ｐ０〜Ｐ３に加えられる信号によってその分周比Ｎが
決定される。また、ループフィルタ５は、増幅器６を主
体に構成されるが、ここでは増幅器６の入力側に接続さ
れる抵抗と、増幅器６の帰還側においてコンデンサＣと
直列に接続される抵抗とがそれぞれ複数個、ここではそ
れぞれ４個の抵抗Ｒ１１〜Ｒ１４，Ｒ２１〜Ｒ２４で構
成される。そして、各抵抗と直列にそれぞれ開閉スイッ
チＳＷ１１〜ＳＷ１４，ＳＷ２１〜ＳＷ２４が接続され
ており、これらのスイッチは前記可変分周器３にプログ
ラム端子Ｐ０〜Ｐ３に入力される信号に基づいてそれぞ
れ選択的にＯＮされるように構成されている。なお、Ｓ
Ｗ１１とＳＷ２１、ＳＷ１２とＳＷ２２、ＳＷ１３とＳ
Ｗ２３、ＳＷ１４とＳＷ２４はそれぞれ連動して同時に
ＯＮされるように構成される。
子Ｐ０〜Ｐ３に加えられる信号によってその分周比Ｎが
決定される。また、ループフィルタ５は、増幅器６を主
体に構成されるが、ここでは増幅器６の入力側に接続さ
れる抵抗と、増幅器６の帰還側においてコンデンサＣと
直列に接続される抵抗とがそれぞれ複数個、ここではそ
れぞれ４個の抵抗Ｒ１１〜Ｒ１４，Ｒ２１〜Ｒ２４で構
成される。そして、各抵抗と直列にそれぞれ開閉スイッ
チＳＷ１１〜ＳＷ１４，ＳＷ２１〜ＳＷ２４が接続され
ており、これらのスイッチは前記可変分周器３にプログ
ラム端子Ｐ０〜Ｐ３に入力される信号に基づいてそれぞ
れ選択的にＯＮされるように構成されている。なお、Ｓ
Ｗ１１とＳＷ２１、ＳＷ１２とＳＷ２２、ＳＷ１３とＳ
Ｗ２３、ＳＷ１４とＳＷ２４はそれぞれ連動して同時に
ＯＮされるように構成される。
【００１３】このような、周波数シンセサイザにおいて
は、電圧制御発振器４の出力は可変分周器３において、
プログラム端子Ｐ０〜Ｐ３に入力される信号によって設
定される分周比Ｎによって分周され、位相検波器２に入
力される。そして、この位相検波器２において基準発振
器１からの基準信号と比較され、その位相差に応じた信
号が出力され、ループフィルタ５により制御電圧とさ
れ、これに基づいて電圧制御発振器４の発振周波数を制
御することで、任意の周波数の出力信号を出力すること
が可能とされる。
は、電圧制御発振器４の出力は可変分周器３において、
プログラム端子Ｐ０〜Ｐ３に入力される信号によって設
定される分周比Ｎによって分周され、位相検波器２に入
力される。そして、この位相検波器２において基準発振
器１からの基準信号と比較され、その位相差に応じた信
号が出力され、ループフィルタ５により制御電圧とさ
れ、これに基づいて電圧制御発振器４の発振周波数を制
御することで、任意の周波数の出力信号を出力すること
が可能とされる。
【００１４】そして、このときループフィルタ５におい
ては、可変分周器３に設定される分周比Ｎに応じて、プ
ログラム端子Ｐ０〜Ｐ３に入力される信号に基づいてス
イッチＳＷ１１〜ＳＷ１４，ＳＷ２１〜ＳＷ２４が選択
的にＯＮされる。例えば、スイッチＳＷ１１とＳＷ２１
がＯＮされたときには、ループフィルタ５では、抵抗Ｒ
１１とＲ２１が回路に接続された状態となり、これらの
抵抗とコンデンサＣとでループフィルタ５における時定
数τ１，τ２が設定されることになる。
ては、可変分周器３に設定される分周比Ｎに応じて、プ
ログラム端子Ｐ０〜Ｐ３に入力される信号に基づいてス
イッチＳＷ１１〜ＳＷ１４，ＳＷ２１〜ＳＷ２４が選択
的にＯＮされる。例えば、スイッチＳＷ１１とＳＷ２１
がＯＮされたときには、ループフィルタ５では、抵抗Ｒ
１１とＲ２１が回路に接続された状態となり、これらの
抵抗とコンデンサＣとでループフィルタ５における時定
数τ１，τ２が設定されることになる。
【００１５】いま仮にプログラム端子Ｐ０〜Ｐ３に入力
される信号に基づいて可変分周器３の分周比がＮａに設
定されたとすると、（１）式から、ループ利得Ｋａは、 Ｋａ＝Ｋｏ・Ｋｄ／Ｎａ …（４） となる。
される信号に基づいて可変分周器３の分周比がＮａに設
定されたとすると、（１）式から、ループ利得Ｋａは、 Ｋａ＝Ｋｏ・Ｋｄ／Ｎａ …（４） となる。
【００１６】したがって、（２）式における自然角周波
数ωｍを変化させないためには、 ωｍａ＝（Ｋａ／τ１）1/2 ＝所定値（ωｍ） …（５） となるように、ループ利得Ｋａに対応して時定数τ１を
設定すればよい。同様に、（３）式におけるダンピング
係数ζを変化させないためには、 ζａ＝τ２・ωｍａ／２＝所定値（ζ） …（６） となるように、自然角周波数ωｍａに対して時定数τ２
を設定すればよい。
数ωｍを変化させないためには、 ωｍａ＝（Ｋａ／τ１）1/2 ＝所定値（ωｍ） …（５） となるように、ループ利得Ｋａに対応して時定数τ１を
設定すればよい。同様に、（３）式におけるダンピング
係数ζを変化させないためには、 ζａ＝τ２・ωｍａ／２＝所定値（ζ） …（６） となるように、自然角周波数ωｍａに対して時定数τ２
を設定すればよい。
【００１７】すなわち、分周比Ｎａに設定されたとき
に、これらの時定数τ１，τ２を満たすように、予め抵
抗Ｒ１１，Ｒ２１の値をコンデンサＣの値に基づいて設
定しておけば、前記（５），（６）式から得られる自然
各周波数ωｍａとダンピング係数ζａをそれぞれ一定化
された所定値ωｍ，ζに保持することが可能となる。
に、これらの時定数τ１，τ２を満たすように、予め抵
抗Ｒ１１，Ｒ２１の値をコンデンサＣの値に基づいて設
定しておけば、前記（５），（６）式から得られる自然
各周波数ωｍａとダンピング係数ζａをそれぞれ一定化
された所定値ωｍ，ζに保持することが可能となる。
【００１８】したがって、可変分周器３における分周比
Ｎｘに設定された際の抵抗Ｒ１ｘとＲ２ｘの各抵抗値
（ｘ＝１，２，３，４）を前記式（４）〜（６）を満た
すように設定しておけば、可変分周器３による分周比Ｎ
の変更にかかわらず、常に自然角周波数ωｍとダンピン
グ係数ζを一定値に保持することができる。これによ
り、周波数シンセサイザの出力周波数に関係なく位相同
期ループの安定化が可能となり、したがって周波数シン
セサイザの周波数可変範囲を広くしても位相同期ループ
を安定に保持することが可能となる。
Ｎｘに設定された際の抵抗Ｒ１ｘとＲ２ｘの各抵抗値
（ｘ＝１，２，３，４）を前記式（４）〜（６）を満た
すように設定しておけば、可変分周器３による分周比Ｎ
の変更にかかわらず、常に自然角周波数ωｍとダンピン
グ係数ζを一定値に保持することができる。これによ
り、周波数シンセサイザの出力周波数に関係なく位相同
期ループの安定化が可能となり、したがって周波数シン
セサイザの周波数可変範囲を広くしても位相同期ループ
を安定に保持することが可能となる。
【００１９】なお、図１に示した実施形態は本発明の一
例を示したものであり、種々の変形が可能である。例え
ば、抵抗Ｒ１１〜Ｒ１４，Ｒ２１〜Ｒ２４やスイッチＳ
Ｗ１１〜ＳＷ１４，ＳＷ２１〜ＳＷ２４における接続構
造として、例えば図２に示すような直列した複数の抵抗
Ｒ１１〜Ｒ１４に対して、これらをスイッチＳＷ１１〜
ＳＷ１４で選択的或いは同時に短絡することで全体の抵
抗値を変化させて時定数を変化させるように構成しても
よい。ただし、この図２の構成におけるスイッチのオ
ン，オフ動作と抵抗値の関係は図１のものとは異なって
いる。
例を示したものであり、種々の変形が可能である。例え
ば、抵抗Ｒ１１〜Ｒ１４，Ｒ２１〜Ｒ２４やスイッチＳ
Ｗ１１〜ＳＷ１４，ＳＷ２１〜ＳＷ２４における接続構
造として、例えば図２に示すような直列した複数の抵抗
Ｒ１１〜Ｒ１４に対して、これらをスイッチＳＷ１１〜
ＳＷ１４で選択的或いは同時に短絡することで全体の抵
抗値を変化させて時定数を変化させるように構成しても
よい。ただし、この図２の構成におけるスイッチのオ
ン，オフ動作と抵抗値の関係は図１のものとは異なって
いる。
【００２０】また、前記実施形態では、スイッチを選択
的にＯＮさせる場合であるが、複数個を同時にＯＮさせ
ることで、さらに時定数を細かく設定することも可能で
ある。さらに、接続される抵抗の数は前記実施形態に限
定されるものでないことは言うまでもない。或いは、前
記式における時定数τ１とτ２の間の整合性がとれる場
合には、コンデンサの値を変化させることで時定数を変
化させるように構成することも可能である。例えは、可
変容量コンデンサの容量値を電圧制御して変化させるこ
とで、時定数を分周比Ｎに対応して変化させることがで
き、この場合には構成部品点数を削減する上で有利とな
る。
的にＯＮさせる場合であるが、複数個を同時にＯＮさせ
ることで、さらに時定数を細かく設定することも可能で
ある。さらに、接続される抵抗の数は前記実施形態に限
定されるものでないことは言うまでもない。或いは、前
記式における時定数τ１とτ２の間の整合性がとれる場
合には、コンデンサの値を変化させることで時定数を変
化させるように構成することも可能である。例えは、可
変容量コンデンサの容量値を電圧制御して変化させるこ
とで、時定数を分周比Ｎに対応して変化させることがで
き、この場合には構成部品点数を削減する上で有利とな
る。
【００２１】
【発明の効果】以上説明したように本発明は、可変分周
器を備える位相同期ループの一部に設けられているルー
プフィルタの時定数を可変分周器で設定される分周比に
応じて変化可能に構成しているので、周波数シンセサイ
ザの出力信号の周波数を変化すべく可変分周器の分周比
を変化した場合でも、自然角周波数とダンピング係数の
変動を抑えてループの安定性が保持されるため、周波数
シンセサイザの出力周波数範囲を拡大した場合でも安定
な動作が実現できる効果がある。
器を備える位相同期ループの一部に設けられているルー
プフィルタの時定数を可変分周器で設定される分周比に
応じて変化可能に構成しているので、周波数シンセサイ
ザの出力信号の周波数を変化すべく可変分周器の分周比
を変化した場合でも、自然角周波数とダンピング係数の
変動を抑えてループの安定性が保持されるため、周波数
シンセサイザの出力周波数範囲を拡大した場合でも安定
な動作が実現できる効果がある。
【図１】本発明の周波数シンセサイザの一実施形態のブ
ロック回路図である。
ロック回路図である。
【図２】本発明の変形例の一部の回路構成を示す図であ
る。
る。
【図３】従来の周波数シンセサイザの一例のブロック回
路図である。
路図である。
１ 基準発振器 ２ 位相検波器 ３ 可変分周器 ４ 電圧制御発振器 ５ ループフィルタ ６ 増幅器 Ｒ１１〜Ｒ１４，Ｒ２１〜Ｒ２４ 抵抗 Ｃ コンデンサ ＳＷ１１〜ＳＷ１４，ＳＷ２１〜ＳＷ２４ スイッチ
Claims (4)
- 【請求項１】 電圧制御発振器の出力信号を可変分周器
で分周し、分周された信号を基準信号と位相比較し、そ
の位相比較出力をループフィルタを通して前記電圧制御
発振器の制御電圧とする位相同期ループを備える周波数
シンセサイザにおいて、前記ループフィルタの時定数を
前記可変分周器で設定される分周比に応じて変化可能に
構成したことを特徴とする周波数シンセサイザ。 - 【請求項２】 ループフィルタは、時定数を設定するた
めの抵抗とコンデンサを備え、この抵抗の抵抗値を可変
分周器の分周比に応じて変化させる請求項１の周波数シ
ンセサイザ。 - 【請求項３】 ループフィルタは、増幅器と、その増幅
器の入力側に接続される第１の抵抗と、増幅器の出力側
から入力側に帰還されるコンデンサ及び第２の抵抗とを
備え、前記第１及び第２の抵抗の抵抗値を分周比の変化
に応じて変化させる請求項２の周波数シンセサイザ。 - 【請求項４】 可変分周器はプログラム端子に入力され
る信号に基づいて分周比が変化設定され、ループフィル
タには前記プログラム端子に入力される信号によってＯ
Ｎ，ＯＦＦ動作されるスイッチが設けられ、これらのス
イッチのＯＮ，ＯＦＦにより第１及び第２の抵抗の抵抗
値を切り替える請求項３の周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7240843A JPH0964733A (ja) | 1995-08-26 | 1995-08-26 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7240843A JPH0964733A (ja) | 1995-08-26 | 1995-08-26 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0964733A true JPH0964733A (ja) | 1997-03-07 |
Family
ID=17065537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7240843A Pending JPH0964733A (ja) | 1995-08-26 | 1995-08-26 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0964733A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2380340A (en) * | 2001-09-14 | 2003-04-02 | Nec Corp | PLL synthesiser in a cellular phone |
| GB2393863A (en) * | 2001-09-14 | 2004-04-07 | Nec Corp | PLL synthesizer in a cellular phone |
-
1995
- 1995-08-26 JP JP7240843A patent/JPH0964733A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2380340A (en) * | 2001-09-14 | 2003-04-02 | Nec Corp | PLL synthesiser in a cellular phone |
| GB2380340B (en) * | 2001-09-14 | 2004-03-17 | Nec Corp | PLL synthesizer for a cellular phone |
| GB2393863A (en) * | 2001-09-14 | 2004-04-07 | Nec Corp | PLL synthesizer in a cellular phone |
| US6727763B2 (en) | 2001-09-14 | 2004-04-27 | Nec Corporation | PLL synthesizer in a cellular phone |
| GB2393863B (en) * | 2001-09-14 | 2004-09-15 | Nec Corp | PLL synthesizer in a cellular phone |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970055569A (ko) | Pll 회로 | |
| US5994967A (en) | Oscillator circuit employing frequency-locked loop feedback topology | |
| US6084480A (en) | Phase locked loop circuit including voltage controlled oscillator and low pass filter | |
| EP0413473A2 (en) | Voltage controlled oscillator | |
| JPH0964733A (ja) | 周波数シンセサイザ | |
| JPH05259902A (ja) | Ｐｌｌ回路 | |
| JP2979805B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH0537370A (ja) | 周波数シンセサイザ | |
| JPH03163912A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| KR0148180B1 (ko) | 클램프회로를 이용한 위상검출기 | |
| JPH0371721A (ja) | 位相同期回路 | |
| JPH10200406A (ja) | Ｐｌｌ回路 | |
| JPH0339948Y2 (ja) | ||
| JP2721927B2 (ja) | Ｐｌｌ回路 | |
| JPH033420A (ja) | Ｐｌｌ回路 | |
| JPH0865152A (ja) | 位相同期ループ回路 | |
| JPH0786931A (ja) | 周波数シンセサイザ | |
| JPS61251303A (ja) | 増幅回路 | |
| KR0163900B1 (ko) | 증폭단이 내장된 위상 동기 루프 방식의 에프엠 검파 회로 | |
| JPS63300624A (ja) | 位相同期ル−プ周波数シンセサイザ | |
| JPH04344713A (ja) | 位相同期回路 | |
| JPS5846728A (ja) | 移相回路 | |
| JPH0225113A (ja) | 周波数シンセサイザ | |
| JPS63300625A (ja) | 位相同期ル−プ周波数シンセサイザ | |
| JPH0761008B2 (ja) | 信号発生回路 |