JPS5846728A - 移相回路 - Google Patents
移相回路Info
- Publication number
- JPS5846728A JPS5846728A JP56143782A JP14378281A JPS5846728A JP S5846728 A JPS5846728 A JP S5846728A JP 56143782 A JP56143782 A JP 56143782A JP 14378281 A JP14378281 A JP 14378281A JP S5846728 A JPS5846728 A JP S5846728A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- phase
- input
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010363 phase shift Effects 0.000 abstract description 23
- 230000001360 synchronised effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 6
- 230000007613 environmental effect Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 210000000554 iris Anatomy 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
Landscapes
- Networks Using Active Elements (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、入力信号周波数に関係なく、一定の移相量を
得られる移相回路に関するものである。
得られる移相回路に関するものである。
第１図は、従来のフィルタ回路を利用した移相回路の一
例を示す図である。図において、１は移相回路、２は増
幅器、３は出力レベル調整用可変抵抗器、４は移相量調
整用可変抵抗器、５はコンデンサであり、さらに人は信
号入力端子、Ｂは出力端子である。次に第１図の回路の
動作を説明する。人から入力された信号は、抵抗４、コ
ンデン＋５で構成される低域通過フィルタを通過すると
位相遅れが生ずる。この位相遅れの大きさは、抵抗４の
値を変化させることによって可変できるので、抵抗４の
値を希望の移相量になるように設定する。次に低域フィ
ルタを通過した信号は増幅器２で増幅されるが、可変抵
抗器３で所定の出力レベルに設定する。なお１の移相回
路部は、第１図で示した回路以外に、抵抗とコンデンサ
を多段に接続するもの、コイルとコンデンサで構成する
ものなども使用されている。
例を示す図である。図において、１は移相回路、２は増
幅器、３は出力レベル調整用可変抵抗器、４は移相量調
整用可変抵抗器、５はコンデンサであり、さらに人は信
号入力端子、Ｂは出力端子である。次に第１図の回路の
動作を説明する。人から入力された信号は、抵抗４、コ
ンデン＋５で構成される低域通過フィルタを通過すると
位相遅れが生ずる。この位相遅れの大きさは、抵抗４の
値を変化させることによって可変できるので、抵抗４の
値を希望の移相量になるように設定する。次に低域フィ
ルタを通過した信号は増幅器２で増幅されるが、可変抵
抗器３で所定の出力レベルに設定する。なお１の移相回
路部は、第１図で示した回路以外に、抵抗とコンデンサ
を多段に接続するもの、コイルとコンデンサで構成する
ものなども使用されている。
しかしながら、第１図のような従来のフィルタ回路を利
用した移相回路にありズは、移相量が入力周波数によっ
て変化するので、広い周波数範囲を持つ入力信号に対し
て、一定の移相量を得ることが困難であった。また、入
力周波数によって出力レベルが変化することも欠点とな
っていた。
用した移相回路にありズは、移相量が入力周波数によっ
て変化するので、広い周波数範囲を持つ入力信号に対し
て、一定の移相量を得ることが困難であった。また、入
力周波数によって出力レベルが変化することも欠点とな
っていた。
本発明は、上記した欠点を除去し、入力周波数に関係な
く一定の移相量が得られる移相回路を提供することを目
的としてなされたものである。。
く一定の移相量が得られる移相回路を提供することを目
的としてなされたものである。。
本発明では、位相同期ループ回路（以下ＰＬＬ回路とい
う）を利用するこ′とによりこの目的を達成している。
う）を利用するこ′とによりこの目的を達成している。
以下、実施例に基づき本発明の詳細な説明する。
第２図は、本発明の一実施例を示す図であって６は位相
比較器、７は加算回路、８はループフィルタ、９は電圧
制御発振器（以下■ＣＯと略す）また、Ｃは信号入力端
子、Ｄは出力端子、Ｅ信移相量設定入力端子であり、全
体として一つのＰＬＬ回路を構成している。
比較器、７は加算回路、８はループフィルタ、９は電圧
制御発振器（以下■ＣＯと略す）また、Ｃは信号入力端
子、Ｄは出力端子、Ｅ信移相量設定入力端子であり、全
体として一つのＰＬＬ回路を構成している。
第３図は、第２図におけるループフィルタ８の具体的回
路構成の一例を示す図であり、演算増幅器Ａ１．コンデ
ンサＣ１、抵抗Ｒ１１，Ｒ２によってアクティブフィル
タを構成している。端子Ｊには基準電圧が印加される。
路構成の一例を示す図であり、演算増幅器Ａ１．コンデ
ンサＣ１、抵抗Ｒ１１，Ｒ２によってアクティブフィル
タを構成している。端子Ｊには基準電圧が印加される。
また、このアクティブフィルタの直流電圧利得は非常に
大きい、（通常的１００ ｄＢ ） 第４図は第２図７の加算回路の具体的回路構成の一例を
示す図である。
大きい、（通常的１００ ｄＢ ） 第４図は第２図７の加算回路の具体的回路構成の一例を
示す図である。
端子Ｈから見た次段の入力抵抗が抵抗Ｒ３，Ｒ４に比べ
て十分大きい場合、端子Ｈの電圧Ｖｉｊｌ端子Ｅ、端子
Ｇの電圧Ｖｍ、Ｖｃｉの関数で表わされＶＭ ＝ （Ｒ
，ＶＱ ＋ Ｒａ Ｖｌ ） ／ （Ｒａ ＋Ｒ４）
”・・・・（１）となる。几、＝瓜の場合が最も簡単で Ｖｕ＝（Ｖｏ＋Ｖｍ）／２ ・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・（２）
となる。
て十分大きい場合、端子Ｈの電圧Ｖｉｊｌ端子Ｅ、端子
Ｇの電圧Ｖｍ、Ｖｃｉの関数で表わされＶＭ ＝ （Ｒ
，ＶＱ ＋ Ｒａ Ｖｌ ） ／ （Ｒａ ＋Ｒ４）
”・・・・（１）となる。几、＝瓜の場合が最も簡単で Ｖｕ＝（Ｖｏ＋Ｖｍ）／２ ・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・（２）
となる。
次に第２図の回路の動作を説明する。本回路はＰＬＬ回
路であるから、ループが同期している状態では、入力端
子Ｃに印加されている入力信号周波数（比較基準信号）
と、出力端子りに現われるｖＣＯ発振周波数は完全に等
しく、かつ各々の信号の位相差すなわち、位相比較器６
に入力される２人力間の位相差は、ある一定の値（定常
位相誤差と呼ばれる）を保つ。また、ＶＣＯ９の制御電
圧ｖ！、即ち、ループフィルタ８の出力電圧は、ＶＣ０
９が入力信号周波数に等しい周波数で発振するような電
圧に制御されてい【、かつ、ループフィルタ８の出力電
圧のダイナミックレンジの範囲内にある。先に述べたよ
うに１本ループフィルタは、第３図のように構成されて
いて、かつ、その直流電圧利得は、非常に大きいことを
考えると、ループフィルタの入力電圧すなわち、加算回
路の出力電圧Ｖｉは、はぼ完全に第３図の演算増幅器Ａ
１の基準電圧ＶＪＫ等しくなる。よって、第２図のＰＬ
Ｌ回路が定常的な同期状態にある時はループフィルタ８
の入力電圧は常ＫＶＪに等しくなる。
路であるから、ループが同期している状態では、入力端
子Ｃに印加されている入力信号周波数（比較基準信号）
と、出力端子りに現われるｖＣＯ発振周波数は完全に等
しく、かつ各々の信号の位相差すなわち、位相比較器６
に入力される２人力間の位相差は、ある一定の値（定常
位相誤差と呼ばれる）を保つ。また、ＶＣＯ９の制御電
圧ｖ！、即ち、ループフィルタ８の出力電圧は、ＶＣ０
９が入力信号周波数に等しい周波数で発振するような電
圧に制御されてい【、かつ、ループフィルタ８の出力電
圧のダイナミックレンジの範囲内にある。先に述べたよ
うに１本ループフィルタは、第３図のように構成されて
いて、かつ、その直流電圧利得は、非常に大きいことを
考えると、ループフィルタの入力電圧すなわち、加算回
路の出力電圧Ｖｉは、はぼ完全に第３図の演算増幅器Ａ
１の基準電圧ＶＪＫ等しくなる。よって、第２図のＰＬ
Ｌ回路が定常的な同期状態にある時はループフィルタ８
の入力電圧は常ＫＶＪに等しくなる。
いま、位相比較器６の特性が例えば第５図で表わされる
ようなノコギリ波特性で、その出方電圧ＶＧが Ｖｏ ＝＝に４ ｓ ＠・・・曲・・曲曲曲曲・・曲・
・曲・・曲・曲（３）ここでＫｄ：位相比較器感度 −・：位相比較器の２人力 間の位相差 で表わされるものとすると、 定常的な同期状態では、以上に述べたところよりＶ ｍ
；（ｎｍ Ｖ ｏ ＋ Ｒ４Ｖ ” ）／（Ｒｓ ＋
Ｒａ ） ＝ＶＪ ”・（４）が成立する。
ようなノコギリ波特性で、その出方電圧ＶＧが Ｖｏ ＝＝に４ ｓ ＠・・・曲・・曲曲曲曲・・曲・
・曲・・曲・曲（３）ここでＫｄ：位相比較器感度 −・：位相比較器の２人力 間の位相差 で表わされるものとすると、 定常的な同期状態では、以上に述べたところよりＶ ｍ
；（ｎｍ Ｖ ｏ ＋ Ｒ４Ｖ ” ）／（Ｒｓ ＋
Ｒａ ） ＝ＶＪ ”・（４）が成立する。
よって、
ＶＧＷ （（ａ、 ＋Ｒ４）ＶＪ−Ｒ４Ｖｌ ）／Ｒ，
−曲・曲−・１５）であり、（３）式と（５）式から、 ｅ ＠ 冨（（Ｒ１＋ Ｒａ ） Ｖ Ｊ Ｒ４Ｖ
Ｂ ） ／（Ｋａ ・ｎ＠ ）”（６１が成立する。
−曲・曲−・１５）であり、（３）式と（５）式から、 ｅ ＠ 冨（（Ｒ１＋ Ｒａ ） Ｖ Ｊ Ｒ４Ｖ
Ｂ ） ／（Ｋａ ・ｎ＠ ）”（６１が成立する。
（６）式は、位相比較器への２人力すなわち、端子Ｈｅ
Ｃ入力される入力信号と端子りから出力される出力信号
間の位相差は、移相量設定入力端子Ｅに印加される電圧
Ｖｍによって制御できることを示している。
Ｃ入力される入力信号と端子りから出力される出力信号
間の位相差は、移相量設定入力端子Ｅに印加される電圧
Ｖｍによって制御できることを示している。
通常位相比較器は、使用する周波数範囲内では周波数特
性を持たないので、（６）式のＫａは入力信号周波数Ｋ
かかわらず一定である。よって、入出力間の位相差−の
も入力信号周波数にかかわらず一定である。
性を持たないので、（６）式のＫａは入力信号周波数Ｋ
かかわらず一定である。よって、入出力間の位相差−の
も入力信号周波数にかかわらず一定である。
さらに通常ＶＣＯ９の発振出力レベルは、使用する周波
数帯域内でほば一定にすることができるので、移相回路
の出力レベルは、入力周波数が変化し【も、はぼ一定で
ある。
数帯域内でほば一定にすることができるので、移相回路
の出力レベルは、入力周波数が変化し【も、はぼ一定で
ある。
さらに、（４）式の左辺の各抵抗値Ｒ，、Ｒ，位相比較
器の特性Ｋａおよび各電圧値Ｖｍ 、 ＶＪが環境条件
下において安定になるように考慮されていれば入出力間
の位相差０・（すなわち移相量）は、その環境条件下で
も安定なものとなる。
器の特性Ｋａおよび各電圧値Ｖｍ 、 ＶＪが環境条件
下において安定になるように考慮されていれば入出力間
の位相差０・（すなわち移相量）は、その環境条件下で
も安定なものとなる。
なお、位相比較器には、第５図で示したものの他にも種
々の特性を示すものがあるが、いずれの形式のものでも
使用可能である。
々の特性を示すものがあるが、いずれの形式のものでも
使用可能である。
また、ＶＣＯには、正弦波で発振するものや、方形波で
発振するものなどがあるが、方形波で発振するものに対
しては、必要に応じて、第２図の出力端子りの後に、波
形整形回路を接続すれば曳い・ 以上説明したように、本発明による移相回路は入力周波
数に関係な（移相量が本質的に一定であり、移相量の安
定化も容易である。
発振するものなどがあるが、方形波で発振するものに対
しては、必要に応じて、第２図の出力端子りの後に、波
形整形回路を接続すれば曳い・ 以上説明したように、本発明による移相回路は入力周波
数に関係な（移相量が本質的に一定であり、移相量の安
定化も容易である。
また出力レベルを入力周波数に関係なく一定に保つこと
も容易であるというような種々の利点があり、位相調整
を必要とするような回路、機器に適用すればその効果は
大きい。
も容易であるというような種々の利点があり、位相調整
を必要とするような回路、機器に適用すればその効果は
大きい。
なお、（６）式においてＲ，ｔｚｏｏとし、 ＶＪを変
化させても−・を可変とすることができる。すなわち加
算回路を取り除いても、ＰＬＬ回路を利用した移相回路
は実現することができる。
化させても−・を可変とすることができる。すなわち加
算回路を取り除いても、ＰＬＬ回路を利用した移相回路
は実現することができる。
第１図は従来の移相回路の一例を示すブロック図、第２
図は本発明による移相菖回路の一実施例を示すブロック
図、＃！３図は第２図におけるループフィルタの具体的
回路例を示す図、第４図は第２図における加算回路の具
体的回路例を示す図、第５図は位相比較器の特性の一例
を示す図である。 ６・・・・位相比較器、７・・・・加算回路、８・・・
・ループフィルタ、９・・・・ＶＣＯ。 Ｒ鳳 、Ｒ，、Ｒ，、Ｒ，・０・０抵抗・ＣＩ＠・・・
コンデンサ、Ａ、Ｃ・・・・入力端子、Ｂ。 Ｄ１１出力端子、Ｅｌ・・移相量調整電圧印加端子。 代理人 弁理士 則近憲佑（峰か１名）第４図 第５図
図は本発明による移相菖回路の一実施例を示すブロック
図、＃！３図は第２図におけるループフィルタの具体的
回路例を示す図、第４図は第２図における加算回路の具
体的回路例を示す図、第５図は位相比較器の特性の一例
を示す図である。 ６・・・・位相比較器、７・・・・加算回路、８・・・
・ループフィルタ、９・・・・ＶＣＯ。 Ｒ鳳 、Ｒ，、Ｒ，、Ｒ，・０・０抵抗・ＣＩ＠・・・
コンデンサ、Ａ、Ｃ・・・・入力端子、Ｂ。 Ｄ１１出力端子、Ｅｌ・・移相量調整電圧印加端子。 代理人 弁理士 則近憲佑（峰か１名）第４図 第５図
Claims (1)
- 【特許請求の範囲】 位相比較器、アクティブフィルタによるループフィルタ
、および電圧制御発振器を含む位相同期ループ回路の前
記位相比較器と前記ループフィルタとの間に加算回路を
設け、加算回路の第１の入力端子に前記位相比較器の出
力信号を供給するとともに第２の入力端子に任意の直流
電圧を供給し前記位相比較器に入力される比較基準信号
に対し【前記直流電圧にしたがった量だけ移相された信
号を前記電圧制御発振器から得るようにしたことを特徴
とする移相回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56143782A JPS5846728A (ja) | 1981-09-14 | 1981-09-14 | 移相回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56143782A JPS5846728A (ja) | 1981-09-14 | 1981-09-14 | 移相回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5846728A true JPS5846728A (ja) | 1983-03-18 |
Family
ID=15346873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56143782A Pending JPS5846728A (ja) | 1981-09-14 | 1981-09-14 | 移相回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5846728A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0249229U (ja) * | 1988-09-30 | 1990-04-05 |
-
1981
- 1981-09-14 JP JP56143782A patent/JPS5846728A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0249229U (ja) * | 1988-09-30 | 1990-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09172370A (ja) | Ｐｌｌ回路 | |
| US6137368A (en) | Frequency synthesizer with constant loop characteristics | |
| US7782151B2 (en) | VCO digital range selection | |
| US5329250A (en) | Double phase locked loop circuit | |
| US4972446A (en) | Voltage controlled oscillator using dual modulus divider | |
| US20020149087A1 (en) | Semiconductor filter system and signal frequency control method | |
| JPS5846728A (ja) | 移相回路 | |
| JPH0758635A (ja) | 周波数シンセサイザ | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| US4560957A (en) | Oscillator fine tune circuit | |
| JP3081418B2 (ja) | フィルタの自動調整回路 | |
| JP2001230670A (ja) | Ｐｌｌ発振回路 | |
| JPH09200046A (ja) | 位相差制御ｐｌｌ回路 | |
| JP2600479B2 (ja) | 電圧制御発振器 | |
| JPH0787368B2 (ja) | 外部制御型原子発振器 | |
| JP2979805B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH08139525A (ja) | 電圧制御型ｓａｗ発振器 | |
| JPH0537370A (ja) | 周波数シンセサイザ | |
| JP2573074B2 (ja) | 電圧制御型発振器 | |
| JPH1098378A (ja) | Ｐｌｌ回路 | |
| JPS63308406A (ja) | 定電流自動調整回路 | |
| JPH02294119A (ja) | 位相調整装置 | |
| JPH03296307A (ja) | 電圧制御発振器 | |
| JPH0964733A (ja) | 周波数シンセサイザ | |
| JPS60169225A (ja) | 位相同期回路 |