JPS63300624A - 位相同期ル−プ周波数シンセサイザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕　　” この発明は、１つの基準発振周波数から分周次数に応じ
て周波数出力を変えられる位相同期ループ周波数シンセ
サイザに関するものである。

〔従来の技術〕

第４図は実公昭６１−４３３２１号公報に示された従来
の位相同期ループ周波数シンセサイザ（以下、ＰＬＬ周
波数シンセサイザという）を示す回路図であり、図にお
いて、１は基準発振器、２は位相比較器、３は能動フィ
ルタ、４は受動フィルタ、５は抵抗、６は電圧制御発振
器（以下、■ＣＯという）、７は位相比較器２と■Ｃ○
６との間に接続した可変分周器、８は制御信号入力端子
、９は抵抗、１０はコンデンサ、１）は抵抗、１６は増
幅器、１７はループフィルタである。

また、上記ループフィルタ１７は能動フィルタ３と受動
フィルタ４の縦続接続により構成され、能動フィルタ３
は増幅器１６にコンデンサ２１、抵抗２２を接続したも
のからなり、全体で低域通過フィルタを構成している。

受動フィルタ４は抵抗９の出力側端子と地導体間に、コ
ンデンサ１０と抵抗１）の直列回路を接続したラグリー
ド形の低域通過フィルタである。ここで、抵抗９の抵抗
値をＲ１、抵抗１）の抵抗値をＲ２、コンデンサ１０の
容量値をＣとする。

次に動作について説明する。

第４図に示したＰＬＬ周波数シンセサイザでは、位相比
較器２の出力電圧をループフィルタ１７に入力し、ルー
プフィルタ１７の出力電圧を抵抗５を介しＶＣＯ６の同
調電圧として加える。このループフィルタ１７の出力電
圧により制御されたＶＣＯ６の周波数Ｆをもつ出力を分
周次数Ｎの可変分周器７に加え、周波数Ｆ／Ｎになる可
変分周器７の出力を位相比較器２に帰還し、全体でルー
プを構成している。位相比較器２の出力電圧は、可変分
周器７の出力周波数Ｆ／Ｎと基準発振器の出力周波数Ｆ
ｒｅｆとの位相差に応じた電圧である。

そして、これらの各周波数Ｆ　／　Ｎ　、　Ｆｒｅｆの
各信号が位相同期したＰＬＬ周波数シンセサイザの出力
周波数はＮ　−Ｆｒｅｆになる。

従って、制御信号入力端子８に与える信号により可変分
周器７の分周次数Ｎを変える事により、ＰＬＬ周波数シ
ンセサ・イザの出力周波数をＦｒｅｆ間隔で変えること
ができる。

ところで、このようなＰＬＬ周波数シンセサイザの雑音
は、ループ内の回路の伝達関数の積で与えられる開ルー
プ利得Ｇ（ｆ）により決まる。この開ループ利得Ｇ（ｆ
）は、 で与えられる。（１）弐において、Ｋｒは位相比較器２
の感度、ＫｖはＶＣＯ６の同調感度、Ｆａ（ｆ）は能動
フィルタ３の伝達特性、ＦＰ（ｆ）は受動フィルタ４の
伝達特性、Ｎは可変分周器８の分周次数である。この開
ループ利得Ｇ（ｆ）の位相が一１８０度で、かつ、利得
が１近傍の周波数ｆで位相雑音が悪化する。このため、
従来のＰＬＬ周波数シンセサイザでは、Ｇ（ｆ）の位相
が一１８０度になる周波数での利得を１より小さくする
目的で、受動フィルタ４を設けた。ここで、受動フィル
タ４の高域遮断周波数を直流近傍に設定し、能動フィル
タ３の高域遮断周波数付近で、ループフィルタ１７に対
し、位相遅れ等の悪影響を与えないようにする必要があ
る。そのため、ラグリード形の受動フィルタ４は、直流
近傍以上の周波数で、伝達特性Ｆｒ（ｆ）が Ｆｐ（ｆ）−−＋２１ ＲＩ＋Ｒ２ で与えられる減衰器として働く。

〔発明が解決しようとする問題点〕

従来のＰＬＬ周波数シンセサイザは以上のように構成さ
れているので、これの開ループ利得は、（１）式に示す
ように、分周次数Ｎにより変わる。ここでＰＬＬ周波数
シンセサイザの出力周波数の上限をＮｍａｘ　　−Ｆｒ
ｅｆ、下限をＮｍ１ｎ　−Ｆｒｅｆとすると、分周次数
は最大値Ｎｍａｘ　、最小値Ｎｍ１ｎの範囲で変わる。

通常、従来の構成のＰＬＬ周波数シンセサイザは、分周
次数Ｎａが Ｎａ＝　＆＝Ｎｍｉｎ　　　　ｆ３１ で与えられる出力周波数Ｎａ−Ｆｒｅｆで、所要の低雑
音特性が得られるように、受動フィルタ４の抵抗９、抵
抗１）の抵抗（＋ＩＲ＋、Ｒｚが設定され、これにより
出力周波数上端、下端での開ループ利得の変化幅を小さ
くしている。この周波数での開ループ利得Ｇａ（ｆ）は
、 ２πｆ−Ｎａ で与えられ、開ループ利得がＧａ（ｆ）での、キャリア
からの離調周波数に対する雑音は第５図の実線で示すよ
うな特性となる。また、出力周波数の下限Ｎｍ１ｎ　−
Ｆｒｅｆでの開ループ利得Ｇｍ１ｎ（ｆ　）は、 Ｋｐ　−Ｋｖ　−Ｆａ（ｆ）　　’　　Ｆｐ（ｆ）２　
π　ｆ−Ｎｍｉｎ で与えられ、Ｎｍａｘ／Ｎｍ１ｎは１より大きいので、
開ループ利得はＧ　ａ　（ｆ　）より大きくなる。その
ため、開ループ利得の位相が一１８０度になる周波数で
の利得が１に近づき、位相雑音が増力口し、第５図に一
点鎖線で示す雑音特性になる。

一方、出力周波数の上限Ｎｍａχ・Ｆｒｅｆでの開ルー
プ利得Ｇｍａｘ（ｆ）は、 で与えられＧａ（ｆ）より小さくなる。このように開ル
ープ利得が減少すると、キャリア近傍での位相雑音が増
加し、第５図に破線で示す雑音特性になる。

このような分周次数の変化による雑音の増加量は、（６
）式、（８）式中のび７πフ罫５πが大きい程多（、場
合によっては２０〜３０ｄＢ増加する事もある。従って
、第４図に示した従来の構成のＰＬＬ周波数シンセサイ
ザでは、低雑音な出力を取り出せる周波数範囲が限られ
、広帯域に得られないなどの問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、Ｎｍａｘ　／　Ｎｍ１ｎが大きくても、ルー
プフィルタの利得を分周次数に応じて切り換えることに
より、低雑音特性を得ることができるＰＬＬ周波数シン
セサイザを得る事を目的とする。

〔問題点を解決するための手段〕

この発明に係るＰＬＬ周波数シンセサイザは、ループフ
ィルタの受動フィルタを、制御信号によって開閉される
スイッチと第１の抵抗とからなる直列回路を複数個並列
接続して上記受動フィルタの入出力間に接続した第１回
路と、この受動フィルタの出力側に接続した上記第１回
路の一端と地導体との間に第２の抵抗およびコンデンサ
を直列接続した第２回路とで構成したものである。

〔作用〕

この発明における受動フィルタ内の第１の抵抗は、出力
周波数を変えると同時に、開ループ利得が変化しないよ
うに、その抵抗値が切り換えられ、これによって、出力
周波数を広帯域に変えても、常に低雑音の位相同期ルー
プ周波数シンセサイザ出力を得るように動作する。

〔実施例〕

以下、この発明ン嘗施例を図について説明する。

第１図はこの発明に係るＰＬＬ周波数シンセサイザの実
施例で、第４図と同−又は相当部分は同一符号を用いて
いる。第１図において、９ａ、９ｂ。

９ｃ、９ｄは第１の抵抗で、増幅器１６の出力側に並列
接続されている。１２ａ、１２ｂ、１２ｃ。

１２ｄは外部からの制御信号で開閉されるスイッチで、
各抵抗９ａ、９ｂ、９ｃ、９ｄのそれぞれに直列接続さ
れている。なお、各スイッチ１２ａ〜１２ｄと各抵抗９
ａ〜９ｄとからなる各直列回路をそれぞれ並列接続し、
受動フィルタ４の入出力間に接続したものを第１回路Ａ
とする。１３ａ。

１３ｂ、１３ｃ、１３ｄおよび１４ａ、１４ｂ。

１４ｃ、１４ｄはスイッチ１２ａ、１２ｂ、１２ｃ、１
２ｄの端子、１５ａ、１５ｂ、１５ｃ、１５ｄは制御信
号入力端子である。上記スイッチ１２ａ〜１２ｄは、制
御信号入力端子１５ａ〜１５ｄのそれぞれに与えられる
信号により、各端子１３ａ〜１３ｄと各端子１４２〜１
４ｄとの間をそれぞれ開閉できる機能をもつ。そして、
これらの各スイッチ１２ａ〜１２ｄおよび第１の抵抗９
ａ〜９ｄからなる各直列回路を、能動フィルタ３と抵抗
５の間に並列接続する。また、１）ａはコンデンサ１０
に直列接続された第２の抵抗である。そして、この第２
の抵抗１）ａとコンデンサ１０とからなる直列回路は、
上記受動フィルタの入出力側に接続した第１の回路Ａの
一端と地導体との間に接続されて、第２回路Ｂを構成し
、上記第１回路Ａとともに受動フィルタ４を構成してい
る。

なお、このほかの第４図に示したものと同一の回路部分
には同一符号を付して、その重複する説明を省略する。

次に動作について説明する。

上記ＰＬＬ周波数シンセサイザでは、制御信号入力端子
１５ａ〜１５ｄに対して制御信号を選択的に入力すると
、第１の抵抗９ａ〜９ｄのうちから任意のものが選択さ
れかつ並列接続され、これらが抵抗５との間に接続され
る。この時の能動フィルタ１と抵抗５の間の抵抗値をＲ
１′とすると、分周次数の変化による開ループ利得の変
化を抑えるようにこの抵抗値Ｒ１’を設定し、常に開ル
ープ利得がＧａ（ｆ）になるようにすれば、低雑音なＰ
ＬＬ周波数シンセサイザ出力を得ることができる。

すなわち、この所要の低雑音特性が得られる開ループ利
得Ｇａ（ｆ）は、直流近傍以上の周波数で（２）式、（
３）式、（４）式より、（９）弐で与えられる。

ここで、分周次数Ｎに対し抵抗値ＲＩ′がを満たすよう
に、外部からの制御信号でスイッチ１２ａ〜１２ｄを選
択的に開閉制御することにより、ＰＬＬ周波数シンセサ
イザの開ループ利得を常にＧａ（ｆ）にして、広帯域に
低雑音な出力を取り出すことができる。

ＰＬＬ周波数シンセサイザは通常数１００〜数１０００
のチャネル数をもつので、各チャネルの分周次数に応じ
た抵抗値を設定するのは難しい。

このため、実際には、隣接した数チャネルあるいは数１
０チャネルで一つの抵抗値Ｒ、ｌを用いる。

このような場合の雑音特性を第２図に示す。第２図にお
いて、実線は開ループ利得がＧ　ａ　（ｆ　）で最も低
雑音時の雑音特性、破線と一点鎖線は出力周波数の帯域
内で最も雑音が増加したときの雑音特性である。第５図
に示した従来の構成での雑音の増加量より、第２図に示
した雑音の増加量が大幅に低減されている。

第３図はこの発明に係るＰＬＬ周波数シンセサイザが他
の実施例を示し、これが第２図に示すものと異なるとこ
ろは、ＶＣＯ６と可変分周器７との間に、ミクサ１８と
局部発振器１９からなる周波数変換器２０を接続したこ
とである。これによれば、ＶＣＯ６の出力を周波数変換
器２０により任意の帯域の周波数に周波数変換すること
により、分周次数の選定をより自由に行うことができ、
この場合にも上記実施例と同様の効果を奏する。

なお、上記実施例では、第１の抵抗９ａ〜９ｄとスイ・
７チ１２ａ〜１２ｄの直列回路を４個並列に接続した回
路で説明したが、４個である必要はなく、Ｎｍａｘ　／
　Ｎｍ１ｎおよび雑音の許容量に応じ、任意偏設ければ
よく、上記実施例と同様の効果を奏する。

〔発明の効果〕

以上のように、この発明によれば、受動フィルタの第１
の抵抗の値を、分周次数Ｎにかかわらず常に開ループ利
得が一定になるように、外部からの制御信号で設定する
ように構成したので、広帯域の周波数領域においてＰＬ
Ｌ周波数シンセサイザの出力を低雑音化できるものが得
られる効果がある。

【図面の簡単な説明】

第１図はこの発明の実施例によるＰＬＬ周波数シンセサ
イザの回路図、第２図はこの発明によるＰＬＬ周波数シ
ンセサイザの雑音特性を示す雑音特性図、第３図はこの
発明の他の実施例によるＰＬＬ周波数シンセサイザの回
路図、第４図は従来のＰＬＬ周波数シンセサイザの回路
図、第５図は従来のＰＬＬ周波数シンセサイザの雑音特
性を示す雑音特性図である。 １は基準発振器、２は位相比較器、３は能動フィルタ、
４は受動フィルタ、６は■Ｃ０１７は可変分周器、９ａ
〜９ｄは第１の抵抗、１０はコンデンサ、１）は第２の
抵抗、１２ａ〜１２ｄはスイッチ、１７はループフィル
タ、Ａは第１回路、Ｂは第２回路。 なお、図中、同一符号は同一、または相当部分を示す。 、３　　２１ ｒｒ＋−−−−］ 、　　　２ｊｊ２２−　　・・：６ ”　　　　６　１ｍ−−Ｌ−］：　５ 幕　　　　　核〜　“　　　　　　　・°Ｒ・　　・’
　　ｖｃ。 １）−−一一一−−−Ｊｌ　　　　ｌ　ｌ゛゛［゛。 １　　　　　　　　　　　　　　　　　　　　　Ｉ＋Ｉ
　　　　　　　　　　　　　　　　　　　　　Ｉ＋ｌ　
　　　　　　　　　　　ｌ　　　　　　１）！　　　　
　　　　　　１ 、　　　　　　　　　　Ｌ−一一一−ｐ　。

Claims (2)

【特許請求の範囲】
1. （１）基準発振器の出力を入力とする位相比較器と、こ
   の位相比較器の出力を入力とする能動フィルタおよび受
   動フィルタより構成されるループフィルタと、このルー
   プフィルタの出力を同調電圧として入力する電圧制御発
   振器と、この電圧制御発振器の出力を入力とする可変分
   周器とを有し、上記可変分周器の出力と上記基準発振器
   の出力を上記位相比較器に入力して、上記可変分周器の
   出力周波数と上記基準発振器の出力周波数とを一致させ
   るように動作する位相同期ループ周波数シンセサイザに
   おいて、上記受動フィルタを、制御信号により開閉され
   るスイッチと第１の抵抗とからなる直列回路を複数個並
   列接続して受動フィルタの入出力間に接続した第１回路
   と、この受動フィルタの出力側に接続した上記第１回路
   の一端と地導体との間に第２の抵抗およびコンデンサの
   直列回路を接続した第２回路とで構成したことを特徴と
   する位相同期ループ周波数シンセサイザ。
2. （２）可変分周器は、電圧制御発振器出力の周波数変換
   信号を受けて、これを分周することを特徴とする特許請
   求の範囲第１項記載の位相同期ループ周波数シンセサイ
   ザ。