JPS63300625A - 位相同期ル−プ周波数シンセサイザ - Google Patents
位相同期ル−プ周波数シンセサイザInfo
- Publication number
- JPS63300625A JPS63300625A JP62136098A JP13609887A JPS63300625A JP S63300625 A JPS63300625 A JP S63300625A JP 62136098 A JP62136098 A JP 62136098A JP 13609887 A JP13609887 A JP 13609887A JP S63300625 A JPS63300625 A JP S63300625A
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- capacitor
- loop gain
- open loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 21
- 239000004020 conductor Substances 0.000 claims abstract description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、１つの基準発振周波数から分周次数に応じ
て周波数出力を変えられる位相同期ループ周波数シンセ
サイザに関するものである。
て周波数出力を変えられる位相同期ループ周波数シンセ
サイザに関するものである。
第４図は実公昭６１−４３３２１号公報に示された従来
の位相同期ループ周波数シンセサイザ（以下、ＰＬＬ周
波数シンセサイサという）を示す回路図であり、図にお
いて、１は基準発振器、２は位相比較器、３は能動フィ
ルタ、４は受動フィルタ、５は抵抗、６は電圧制御発振
器（以下、ＶＣＯという）、７は位相比較器２とＶＣＯ
６との間に接続した可変分周器、８は制御信号入力端子
、９は抵抗、ＩＯはコンデンサ、１）は抵抗、１６は増
幅器、１７はループフィルタである。
の位相同期ループ周波数シンセサイザ（以下、ＰＬＬ周
波数シンセサイサという）を示す回路図であり、図にお
いて、１は基準発振器、２は位相比較器、３は能動フィ
ルタ、４は受動フィルタ、５は抵抗、６は電圧制御発振
器（以下、ＶＣＯという）、７は位相比較器２とＶＣＯ
６との間に接続した可変分周器、８は制御信号入力端子
、９は抵抗、ＩＯはコンデンサ、１）は抵抗、１６は増
幅器、１７はループフィルタである。
また、上記ループフィルタ１７は能動フィルタ３と受動
フィルタ４の縦続接続により構成され、能動フィルタ３
は増幅器１６にコンデンサ２１、抵抗２２を接続したも
のからなり、全体で低域通過フィルタを構成している。
フィルタ４の縦続接続により構成され、能動フィルタ３
は増幅器１６にコンデンサ２１、抵抗２２を接続したも
のからなり、全体で低域通過フィルタを構成している。
受動フィルタ４は抵抗９の出力側端子と地導体間に、コ
ンデンサ１０と抵抗１）の直列回路を接続したラグリー
ド形の低域通過フィルタである。ここで、抵抗９の抵抗
値をＲ１、抵抗１）の抵抗値をＲ２、コンデンサ１０の
容量値をＣとする。
ンデンサ１０と抵抗１）の直列回路を接続したラグリー
ド形の低域通過フィルタである。ここで、抵抗９の抵抗
値をＲ１、抵抗１）の抵抗値をＲ２、コンデンサ１０の
容量値をＣとする。
次に動作について説明する。
第４図に示したＰＬＬ周波数シンセサイザでは、位相比
較器２の出力電圧をループフィルタ１７に入力し、ルー
プフィルタ１７の出力電圧を抵抗５を介しＶＣＯ６の同
調電圧として加える。このループフィルタ１７の出力電
圧により制御されたＶＣＯ６の周波数Ｆをもつ出力を分
周次数Ｎの可変分周器７に加え、周波数Ｆ／Ｎになる可
変分周器７の出力を位相比較器２に帰還し、全体でルー
プを構成している。位相比較器２の出力電圧は、可変分
周器７の出力周波数Ｆ／Ｎと基準発振器の出力周波数Ｆ
ｒｅｆとの位相差に応じた電圧である。
較器２の出力電圧をループフィルタ１７に入力し、ルー
プフィルタ１７の出力電圧を抵抗５を介しＶＣＯ６の同
調電圧として加える。このループフィルタ１７の出力電
圧により制御されたＶＣＯ６の周波数Ｆをもつ出力を分
周次数Ｎの可変分周器７に加え、周波数Ｆ／Ｎになる可
変分周器７の出力を位相比較器２に帰還し、全体でルー
プを構成している。位相比較器２の出力電圧は、可変分
周器７の出力周波数Ｆ／Ｎと基準発振器の出力周波数Ｆ
ｒｅｆとの位相差に応じた電圧である。
そして、これらの各周波数Ｆ／Ｎ、Ｆｒｅｆの各信号が
位相同期したＰＬＬ周波数シンセサイザの出力周波数は
Ｎ−Ｆｒｅｆになる。
位相同期したＰＬＬ周波数シンセサイザの出力周波数は
Ｎ−Ｆｒｅｆになる。
従って、制御信号入力端子８に与える信号により可変分
周器７の分周次数Ｎを変える事により、ＰＬＬ周波数シ
ンセサイザの出力周波数をＦｒｅｆ間隔で変えることが
できる。
周器７の分周次数Ｎを変える事により、ＰＬＬ周波数シ
ンセサイザの出力周波数をＦｒｅｆ間隔で変えることが
できる。
ところで、このようなＰＬＬ周波数シンセサイザの雑音
は、ループ内の回路の伝達関数の積で与えられる開ルー
プ利得Ｇ（ｆ）により決まる。この開ループ利得Ｇ（ｆ
）は、 で与えられる。（１）式において、Ｋ、は位相比較器２
の感度、ＫｖはＶＣＯ６の同調感度、Ｆａ（ｆ）は能動
フィルタ３の伝達特性、ｐｒ（ｆ）は受動フィルタ４の
伝達特性、Ｎは可変分周器８の分周次数である。この開
ループ利得Ｇ （ｆ）の位相が一１８０度で、かつ、利
得が１近傍の周波数ｆで位相雑音が悪化する。このため
、従来のＰＬＬ周波数シンセサイザでは、Ｇ （ｆ）の
位相が一１８０度になる周波数での利得を１より小さく
する目的で、受動フィルタ４を設けた。ここで、受動フ
ィルタ４の高域遮断周波数を直流近傍に設定し、能動フ
ィルタ３の高域遮断周波数付近で、ループフィルタ１７
に対し、位相遅れ等の悪影響を与えないようにする必要
がある。そのため、ラグリード形の受動フィルタ４は、
直流近傍以上の周波数で、伝達特性ｐｐ（ｆ）が Ｒ。
は、ループ内の回路の伝達関数の積で与えられる開ルー
プ利得Ｇ（ｆ）により決まる。この開ループ利得Ｇ（ｆ
）は、 で与えられる。（１）式において、Ｋ、は位相比較器２
の感度、ＫｖはＶＣＯ６の同調感度、Ｆａ（ｆ）は能動
フィルタ３の伝達特性、ｐｒ（ｆ）は受動フィルタ４の
伝達特性、Ｎは可変分周器８の分周次数である。この開
ループ利得Ｇ （ｆ）の位相が一１８０度で、かつ、利
得が１近傍の周波数ｆで位相雑音が悪化する。このため
、従来のＰＬＬ周波数シンセサイザでは、Ｇ （ｆ）の
位相が一１８０度になる周波数での利得を１より小さく
する目的で、受動フィルタ４を設けた。ここで、受動フ
ィルタ４の高域遮断周波数を直流近傍に設定し、能動フ
ィルタ３の高域遮断周波数付近で、ループフィルタ１７
に対し、位相遅れ等の悪影響を与えないようにする必要
がある。そのため、ラグリード形の受動フィルタ４は、
直流近傍以上の周波数で、伝達特性ｐｐ（ｆ）が Ｒ。
で与えられる減衰器として働く。
従来のＰＬＬ周波数シンセサイザは以上のように構成さ
れているので、これの開ループ利得は、（１）弐に示す
ように、分周次数Ｎにより変わる。ここでＰＬＬ周波数
シンセサイザの出力周波数の上限をＮｍａｘ−Ｆｒｅｆ
、下限をＮｍ１ｎ−Ｆｒｅｆとすると、分周次数は最大
値Ｎｍａｘ 、最小値Ｎｍ１ｎの範囲で変わる。
れているので、これの開ループ利得は、（１）弐に示す
ように、分周次数Ｎにより変わる。ここでＰＬＬ周波数
シンセサイザの出力周波数の上限をＮｍａｘ−Ｆｒｅｆ
、下限をＮｍ１ｎ−Ｆｒｅｆとすると、分周次数は最大
値Ｎｍａｘ 、最小値Ｎｍ１ｎの範囲で変わる。
通常、従来の構成のＰＬＬ周波数シンセサイザは、分周
次数Ｎａが Ｎａ−Ｎｍａｘ ＝Ｎｍｉｎ （３）で与え
られる出力周波数Ｎａ１ｒｅｆで、所要の低雑音特性が
得られるように、受動フィルタ４の抵抗９、抵抗１）の
抵抗値Ｒ，，Ｒ２が設定され、これにより出力周波数上
端、下端での開ループ利得の変化幅を小さくしている。
次数Ｎａが Ｎａ−Ｎｍａｘ ＝Ｎｍｉｎ （３）で与え
られる出力周波数Ｎａ１ｒｅｆで、所要の低雑音特性が
得られるように、受動フィルタ４の抵抗９、抵抗１）の
抵抗値Ｒ，，Ｒ２が設定され、これにより出力周波数上
端、下端での開ループ利得の変化幅を小さくしている。
この周波数での開ループ利得Ｇａ（ｆ）は、
で与えられ、開ループ利得がＧａ （ｆ）での、キャリ
アからの離調周波数に対する雑音は第５図の実線で示す
ような特性となる。また、出力周波数の下限Ｎｍ１ｎ−
Ｆｒｅｆでの開ループ利得Ｇｍ１ｎ（ｆ）は、６一 で与えられ、Ｎｍａｘ ／Ｎｍ１ｎは１より大きいので
、開ループ利得はＧａ （ｆ）より大きくなる。その
た め、開ループ利得の位相が一１８０度になる周波数
での利得が１に近づき、位相雑音が増加し、第５図に一
点鎖線で示す雑音特性になる。
アからの離調周波数に対する雑音は第５図の実線で示す
ような特性となる。また、出力周波数の下限Ｎｍ１ｎ−
Ｆｒｅｆでの開ループ利得Ｇｍ１ｎ（ｆ）は、６一 で与えられ、Ｎｍａｘ ／Ｎｍ１ｎは１より大きいので
、開ループ利得はＧａ （ｆ）より大きくなる。その
た め、開ループ利得の位相が一１８０度になる周波数
での利得が１に近づき、位相雑音が増加し、第５図に一
点鎖線で示す雑音特性になる。
一方、出力周波数の−Ｆ限Ｎｍａｘ−Ｆｒｅｆでの開ル
ープ利得Ｇｍａｘ（ｆ ）は、 で与えられＧａ（ｆ）より小さくなる。このように開ル
ープ利得が減少すると、キャリア近傍での位相雑音が増
加し、第５図に破線で示す雑音特性になる。
ープ利得Ｇｍａｘ（ｆ ）は、 で与えられＧａ（ｆ）より小さくなる。このように開ル
ープ利得が減少すると、キャリア近傍での位相雑音が増
加し、第５図に破線で示す雑音特性になる。
このような分周次数の変化による雑音の増加量は、（６
）式、（８）式中の ｆ【習悪−フ習（吋τが大きい程
多く、場合によっては２０〜３０ｄＢ増加する事もある
。従って、第４図に示した従来の構成のＰＬＬ周波数シ
ンセサイザでは、低雑音な出力を取り出せる周波数範囲
が限られ、広帯域に得られないなどの問題点があった。
）式、（８）式中の ｆ【習悪−フ習（吋τが大きい程
多く、場合によっては２０〜３０ｄＢ増加する事もある
。従って、第４図に示した従来の構成のＰＬＬ周波数シ
ンセサイザでは、低雑音な出力を取り出せる周波数範囲
が限られ、広帯域に得られないなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、Ｎｍａｘ／Ｎｍ１ｎが太き（でも、ループフ
ィルタの利得を分周次数の切り換えに応じて切り換える
ことにより、低雑音特性を得ることができるＰＬＬ周波
数シンセサイザを得ることを目的とする。
たもので、Ｎｍａｘ／Ｎｍ１ｎが太き（でも、ループフ
ィルタの利得を分周次数の切り換えに応じて切り換える
ことにより、低雑音特性を得ることができるＰＬＬ周波
数シンセサイザを得ることを目的とする。
この発明に係るＰＬＬ周波数シンセサイザは、ループフ
ィルタの受動フィルタを、能動フィルタとｖＣＯとの間
に直列接続した第１の抵抗と、この第１の抵抗の一端に
接続したコンデンサと、制御信号により開閉されるスイ
ッチと第２の抵抗からなり上記コンデンサの他の一端と
地導体間に並列接続した複数の直列回路とを具備したも
のである。
ィルタの受動フィルタを、能動フィルタとｖＣＯとの間
に直列接続した第１の抵抗と、この第１の抵抗の一端に
接続したコンデンサと、制御信号により開閉されるスイ
ッチと第２の抵抗からなり上記コンデンサの他の一端と
地導体間に並列接続した複数の直列回路とを具備したも
のである。
この発明における受動フィルタ中の第２の抵抗は、コン
デンサに直列接続されて、ｖＣＯの出力周波数を変える
と同時に、すなわち分周次数の切り換えと同時に抵抗値
が切り換えられて、予め設定した開ループ利得を維持す
るように作用し、これによって上記出力周波数を広帯域
に変えても、位相雑音を増減させずに、常に低雑音のＶ
ＣＯ出力が得られるように作用する。
デンサに直列接続されて、ｖＣＯの出力周波数を変える
と同時に、すなわち分周次数の切り換えと同時に抵抗値
が切り換えられて、予め設定した開ループ利得を維持す
るように作用し、これによって上記出力周波数を広帯域
に変えても、位相雑音を増減させずに、常に低雑音のＶ
ＣＯ出力が得られるように作用する。
以下、この発明冒曾施例を図について説明する。
第１図はこの発明に係るＰＬＬ周波数シンセサイザの実
施例で、第４図と同−又は相当部分は同一符号を用いて
いる。第１図において、９ａは受動フィルタ４の入出力
間に直列接続した抵抗値Ｒ。
施例で、第４図と同−又は相当部分は同一符号を用いて
いる。第１図において、９ａは受動フィルタ４の入出力
間に直列接続した抵抗値Ｒ。
の第１の抵抗、１０はその第１の抵抗９ａの一端に接続
したコンデンサ、ｌｌａ、ｌｌｂ、ｌｌｃ。
したコンデンサ、ｌｌａ、ｌｌｂ、ｌｌｃ。
ｌｉｄは上記コンデンサ１０に直列接続した第２の抵抗
、１２ａ、１２ｂ、１２ｃ、１２ｄは各第２の抵抗１）
ａ、ｌｌｂ、ｌｌｃ、ｌｉｄにそれぞれ直列に接続され
、かつ外部からの制御信号で開閉されるスイッチ、１３
ａ、１３ｂ、１３ｃ。
、１２ａ、１２ｂ、１２ｃ、１２ｄは各第２の抵抗１）
ａ、ｌｌｂ、ｌｌｃ、ｌｉｄにそれぞれ直列に接続され
、かつ外部からの制御信号で開閉されるスイッチ、１３
ａ、１３ｂ、１３ｃ。
１３ｄはスイッチ１２ａ 〜１２ｄの端子、１４ａ。
１４ｂ、１４ｃ、１４ｄはスイッチ１２ａ〜１２ｄのも
う一方の端子、１５ａ、１５ｂ、１５ｃ。
う一方の端子、１５ａ、１５ｂ、１５ｃ。
１５ｄは制御信号の入力端子である。スイッチ１２３〜
１２ｄは、制御信号の入力端子１５ａ〜１５ｄに与えら
れる信号により、端子１３ａ〜１３ｄと端子１４ａ〜１
４ｄ間を選択的にそれぞれ開閉できる機能をもつ。そし
てこのスイッチ１２ａ〜１２ｄと抵抗１）ａ〜ｌｉｄと
の各直列回路を、コンデンサ１０の一端と地導体間に並
列接続しである。
１２ｄは、制御信号の入力端子１５ａ〜１５ｄに与えら
れる信号により、端子１３ａ〜１３ｄと端子１４ａ〜１
４ｄ間を選択的にそれぞれ開閉できる機能をもつ。そし
てこのスイッチ１２ａ〜１２ｄと抵抗１）ａ〜ｌｉｄと
の各直列回路を、コンデンサ１０の一端と地導体間に並
列接続しである。
次に動作について説明する。
上記ＰＬＬ周波数シンセサイザの第一の実施例では、制
御信号入力端子１５２〜１５ｄに対して制御信号を選択
的に入力すると、この入力を受けたスイッチ１２ａ〜１
２ｄのいずれかがオンになり、第２の抵抗１）２〜ｌｉ
ｄのうち任意のものがコンデンサ１０と地導体との間に
継がれ、そのコンデンサ１０とともに、減衰器として動
作する受動フィルタ４の入出力間における減衰特性を直
接調整することができる。この時のコンデンサ１０と地
導体間の抵抗値をＲ２′とすると、分周次数の変化によ
る開ループ利得の変化を抑えるようにこの抵抗値Ｒ２′
を設定し、常に開ループ利得がＧａ（ｆ）になるように
すれば、低雑音のＰＬＬ周波数シンセサイザ出力を得る
ことができる。
御信号入力端子１５２〜１５ｄに対して制御信号を選択
的に入力すると、この入力を受けたスイッチ１２ａ〜１
２ｄのいずれかがオンになり、第２の抵抗１）２〜ｌｉ
ｄのうち任意のものがコンデンサ１０と地導体との間に
継がれ、そのコンデンサ１０とともに、減衰器として動
作する受動フィルタ４の入出力間における減衰特性を直
接調整することができる。この時のコンデンサ１０と地
導体間の抵抗値をＲ２′とすると、分周次数の変化によ
る開ループ利得の変化を抑えるようにこの抵抗値Ｒ２′
を設定し、常に開ループ利得がＧａ（ｆ）になるように
すれば、低雑音のＰＬＬ周波数シンセサイザ出力を得る
ことができる。
すなわち、この所要の低雑音特性が得られる開ループ利
得Ｇａ（ｆ）は、直流近傍以上の周波数で、第（２）式
、第（３）式、第（４）式より、第（９）式で与えられ
る。
得Ｇａ（ｆ）は、直流近傍以上の周波数で、第（２）式
、第（３）式、第（４）式より、第（９）式で与えられ
る。
分周次数Ｎに対し抵抗値Ｒ２′が
＼Ｍ （Ｒ＋ ＋ Ｒ２） Ｎ Ｒ２を満たすように
、外部からの制御信号でスイッチ１ｌ− １２ａ〜１２ｄを選択的に開閉制御することにより、Ｐ
ＬＬ周波数シンセサイザの開ループ利得を常にＧａ（ｆ
）にして、ＶＣＯ６の出力を広帯域に低雑音化できる。
、外部からの制御信号でスイッチ１ｌ− １２ａ〜１２ｄを選択的に開閉制御することにより、Ｐ
ＬＬ周波数シンセサイザの開ループ利得を常にＧａ（ｆ
）にして、ＶＣＯ６の出力を広帯域に低雑音化できる。
ＰＬＬ周波数シンセサイザに通常数１００〜数１０００
のチャネル数をもつので、各チャネルの分周次数に応じ
た抵抗値を設定するのは難しい。
のチャネル数をもつので、各チャネルの分周次数に応じ
た抵抗値を設定するのは難しい。
このため、実際には、隣接した数チャネルあるいは数１
０チャネルで一つの抵抗値Ｒ２１を用いる。
０チャネルで一つの抵抗値Ｒ２１を用いる。
このような場合の雑音特性を第２図に示す。第２図で実
線は開ループ利得がＧａ（ｆ）で最も低雑音時の雑音特
性、破線と一点鎖線は出力周波数の帯域内で最も雑音が
増加したときの雑音特性である。第５図に示した従来の
構成での雑音の増加量より、第２図に示した雑音の増加
量が大幅に低減されている。
線は開ループ利得がＧａ（ｆ）で最も低雑音時の雑音特
性、破線と一点鎖線は出力周波数の帯域内で最も雑音が
増加したときの雑音特性である。第５図に示した従来の
構成での雑音の増加量より、第２図に示した雑音の増加
量が大幅に低減されている。
第３図はこの発明に係るＰＬＬ周波数シンセサイザが他
の実施例を示し、これが第２図に示すものと異なるとこ
ろは、ＶＣＯ６と可変分周器７との間に、ミクサ１８と
局部発振器１９からなる周波数変換器２０を接続したこ
とである。これによれば、ＶＣＯ６の出力を周波数変換
器２０により任意の帯域の周波数に周波数変換すること
により、分周次数の選定をより自由に行うことができ、
この場合にも上記実施例と同様の効果を奏する。
の実施例を示し、これが第２図に示すものと異なるとこ
ろは、ＶＣＯ６と可変分周器７との間に、ミクサ１８と
局部発振器１９からなる周波数変換器２０を接続したこ
とである。これによれば、ＶＣＯ６の出力を周波数変換
器２０により任意の帯域の周波数に周波数変換すること
により、分周次数の選定をより自由に行うことができ、
この場合にも上記実施例と同様の効果を奏する。
また、上記実施例では第２の抵抗１）３〜１）ｄとスイ
ッチ１２３〜１２ｄとの各直列回路を４個並列に接続し
た回路で説明したが、４個である必要はなく、Ｎｍａｘ
／ Ｎｍ１ｎおよび雑音の許容量に応じ、任意偏設け
ればよく、上記実施例と同様の効果を奏する。
ッチ１２３〜１２ｄとの各直列回路を４個並列に接続し
た回路で説明したが、４個である必要はなく、Ｎｍａｘ
／ Ｎｍ１ｎおよび雑音の許容量に応じ、任意偏設け
ればよく、上記実施例と同様の効果を奏する。
以上のように、この発明によれば、受動フィルタにおけ
るコンデンサに直列に入れた第２の抵抗の値を、分周次
数Ｎにかかわらず常に開ループ利得が一定になるように
、外部からの制御信号で設定するように構成したので、
広帯域の周波数領域においてＰＬＬ周波数シンセサイザ
の出力を低雑音化できるものが得られる効果がある。
るコンデンサに直列に入れた第２の抵抗の値を、分周次
数Ｎにかかわらず常に開ループ利得が一定になるように
、外部からの制御信号で設定するように構成したので、
広帯域の周波数領域においてＰＬＬ周波数シンセサイザ
の出力を低雑音化できるものが得られる効果がある。
第１図はこの発明の実施例によるＰＬＬ周波数シンセサ
イザの回路図、第２図はこの発明によるＰＬＬ周波数シ
ンセサイザの雑音特性を示す雑音特性図、第３図はこの
発明の他の実施例によるＰＬＬ周波数シンセサイザの回
路図、第４図は従来のＰＬＬ周波数シンセサイザの回路
図、第５図は従来のＰＬＬ周波数シンセサイザの雑音特
性を示す雑音特性図である。 １は基準発振器、２は位相比較器、３は能動フィルタ、
４は受動フィルタ、６はＶＣＯ１７は可変分周器、９ａ
は第１の抵抗、１０はコンデンサ、１）ａ 〜ｌｉｄは
第２の抵抗、１２ａ〜１２ｄはスイッチ、１７はループ
フィルタ。 なお、図中、同一符号は同一、または相当部分を示す。 、−３２１ 「Ｔ二Ｌ ７−コ １ ２１）２２′ ゛ 、′４ ４、 橿相 １）ｉ Ｒｌｉ １ Ｓ；Ｌ−−一−
−−−翳：９ｊ ｌ ｌ ゞ°０゛ｔパ。 １ ｊ Ｃ １’Ｒ２” ｌ ｌｊ ］ １ １ ｌｊ 、 Ｌ−Ｊ。 Ｔ：、−
イザの回路図、第２図はこの発明によるＰＬＬ周波数シ
ンセサイザの雑音特性を示す雑音特性図、第３図はこの
発明の他の実施例によるＰＬＬ周波数シンセサイザの回
路図、第４図は従来のＰＬＬ周波数シンセサイザの回路
図、第５図は従来のＰＬＬ周波数シンセサイザの雑音特
性を示す雑音特性図である。 １は基準発振器、２は位相比較器、３は能動フィルタ、
４は受動フィルタ、６はＶＣＯ１７は可変分周器、９ａ
は第１の抵抗、１０はコンデンサ、１）ａ 〜ｌｉｄは
第２の抵抗、１２ａ〜１２ｄはスイッチ、１７はループ
フィルタ。 なお、図中、同一符号は同一、または相当部分を示す。 、−３２１ 「Ｔ二Ｌ ７−コ １ ２１）２２′ ゛ 、′４ ４、 橿相 １）ｉ Ｒｌｉ １ Ｓ；Ｌ−−一−
−−−翳：９ｊ ｌ ｌ ゞ°０゛ｔパ。 １ ｊ Ｃ １’Ｒ２” ｌ ｌｊ ］ １ １ ｌｊ 、 Ｌ−Ｊ。 Ｔ：、−
Claims (2)
- （１）基準発振器の出力を入力とする位相比較器と、こ
の位相比較器の出力を入力とする能動フィルタおよび受
動フィルタより構成されるループフィルタと、このルー
プフィルタの出力を同調電圧として入力する電圧制御発
振器と、この電圧制御発振器の出力を入力とする可変分
周器とを有し、上記可変分周器の出力と上記基準発振器
の出力を上記位相比較器に入力して、上記可変分周器の
出力の周波数と上記基準発振器の出力の周波数とを一致
させるように動作する位相同期ループ周波数シンセサイ
ザにおいて、上記受動フィルタを、上記受動フィルタの
入出力間に直列接続した第１の抵抗と、この第１の抵抗
の一端に接続したコンデンサと、制御信号により開閉さ
れるスイッチと第２の抵抗からなり上記コンデンサの他
の一端と地導体間に並列接続した複数の直列回路とを具
備したことを特徴とする位相同期ループ周波数シンセサ
イザ。 - （２）可変分周器は、電圧制御発振器の出力を周波数変
換した出力を受けて、これを分周することを特徴とする
特許請求の範囲第１項記載の位相同期ループ周波数シン
セサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62136098A JPS63300625A (ja) | 1987-05-30 | 1987-05-30 | 位相同期ル−プ周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62136098A JPS63300625A (ja) | 1987-05-30 | 1987-05-30 | 位相同期ル−プ周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63300625A true JPS63300625A (ja) | 1988-12-07 |
Family
ID=15167220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62136098A Pending JPS63300625A (ja) | 1987-05-30 | 1987-05-30 | 位相同期ル−プ周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63300625A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114325072A (zh) * | 2022-03-14 | 2022-04-12 | 南昌航空大学 | 基于格拉姆角场编码的铁磁谐振过电压识别方法及装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS533156A (en) * | 1976-06-30 | 1978-01-12 | Fujitsu Ltd | Pll circuit |
| JPS5822345U (ja) * | 1981-08-07 | 1983-02-12 | 株式会社クボタ | ホイ−ル式シヨベル作業車 |
| JPS6143321U (ja) * | 1984-08-24 | 1986-03-20 | 松下電工株式会社 | 屋根 |
-
1987
- 1987-05-30 JP JP62136098A patent/JPS63300625A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS533156A (en) * | 1976-06-30 | 1978-01-12 | Fujitsu Ltd | Pll circuit |
| JPS5822345U (ja) * | 1981-08-07 | 1983-02-12 | 株式会社クボタ | ホイ−ル式シヨベル作業車 |
| JPS6143321U (ja) * | 1984-08-24 | 1986-03-20 | 松下電工株式会社 | 屋根 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114325072A (zh) * | 2022-03-14 | 2022-04-12 | 南昌航空大学 | 基于格拉姆角场编码的铁磁谐振过电压识别方法及装置 |
| CN114325072B (zh) * | 2022-03-14 | 2022-06-21 | 南昌航空大学 | 基于格拉姆角场编码的铁磁谐振过电压识别方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4313209A (en) | Phase-locked loop frequency synthesizer including compensated phase and frequency modulation | |
| EP0360442B1 (en) | Frequency sythesizer | |
| EP0044153B1 (en) | Controlled frequency signal source apparatus including a feedback path for the reduction of phase noise | |
| US5548235A (en) | Phase-locked loop and resulting frequency multiplier | |
| US6549599B2 (en) | Stable phase locked loop having separated pole | |
| US5339050A (en) | Frequency synthesizing phase lock loop with unvarying loop parameters | |
| US5559474A (en) | Frequency synthesizer with controllable loop filter | |
| US4152669A (en) | Phase locked loop with means for preventing locking at undesired frequencies | |
| JP3001735B2 (ja) | 位相同期ループ周波数シンセサイザ | |
| KR100204842B1 (ko) | 단축된 로크시간을 갖는 피엘엘 회로 | |
| JP2819876B2 (ja) | 周波数シンセサイザ | |
| JPH02180431A (ja) | 信号発生器 | |
| KR970055569A (ko) | Pll 회로 | |
| JPH0447812A (ja) | 周波数シンセサイザ | |
| US6137368A (en) | Frequency synthesizer with constant loop characteristics | |
| EP0582390B1 (en) | Dual mode phase-locked loop | |
| US5281930A (en) | Frequency modulator | |
| JPH06132820A (ja) | 周波数変換回路 | |
| JPS63300625A (ja) | 位相同期ル−プ周波数シンセサイザ | |
| JP2001320235A (ja) | 電圧制御発振器 | |
| US7205849B2 (en) | Phase locked loop including an integrator-free loop filter | |
| GB2388978A (en) | A phase locking loop frequency synthesiser | |
| JPS63300624A (ja) | 位相同期ル−プ周波数シンセサイザ | |
| JPH01236820A (ja) | 印加信号の周波数および位相に信号周波数と位相を迅速かつ低ノイズで合わせるためのサーボ装置 | |
| JPS5852374B2 (ja) | 周波数シンセサイザ受信機 |