JPH02180431A - 信号発生器 - Google Patents

信号発生器

Info

Publication number
JPH02180431A
JPH02180431A JP1279593A JP27959389A JPH02180431A JP H02180431 A JPH02180431 A JP H02180431A JP 1279593 A JP1279593 A JP 1279593A JP 27959389 A JP27959389 A JP 27959389A JP H02180431 A JPH02180431 A JP H02180431A
Authority
JP
Japan
Prior art keywords
frequency
signal
phase
output
pll
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1279593A
Other languages
English (en)
Inventor
Earl C Herleikson
イール・シー・ハーレイクソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH02180431A publication Critical patent/JPH02180431A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0975—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation in the phase locked loop at components other than the divider, the voltage controlled oscillator or the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は一般的に周波数変調信号発生器に係り、位相ロ
ックループと組み合わされた周波数ロックループを使用
し、この周波数ロックループは可変位相シフト・ネット
ワークを有する周波数弁別器を含む。そしてこのネット
ワークはその制御端子に変調信号を印加することによっ
て選択的搬送周波数の変調を生じさせるものである。
位相ロックループ（ＰＬＬ）を使用して選択可蛯正確か
つ安定な周波数を有する出力信号を提供するための信号
発生器または周波数シンセサイザはこの技術分野で周知
のものである。このようなＰＬＬは、可同調発振器すな
わちその出力が位相比較器によっである既知の基準信号
にロックされる号との間の位相差に比例する出力電圧ま
たは電流を発生する。この位相比較器の出力は、ｖＣＯ
を所望の周波数に同調させるためにこのｖＣＯの人力に
帰還結合されている。これにより、ＶＣＯ出力信号の周
波数を基準信号の周波数と同一にする。
ｖＣＯの出力と位相比較器との間に“Ｎ分周”ブロック
を挿入することによって、前期基準信号はＮによって分
周されたＶＣＯの出力周波数と比較される。このＶ［’
Ｏ出力周波数は、Ｎを整数とした場合に基準信号周波数
のＮ倍になる。フラクショナル（ｆｒａｃｔｉｏｎａｌ
）　Ｎとして知られている他の技法が、基準信号周波数
の任意の倍数（少数部を含む）である周波数を有する信
号を発生するために使用されている。このような技法は
米国特許第３．９２８．８１３号に開示されている。
典型的な大部分の位相ロックループ回路は比較的に広い
帯域幅を有するように設計されていて、位相ロックルー
プ帯域幅内のレートで発生する位相動揺および周波数動
揺を最小限化するように動作するようになっている。周
波数変調された信号または位相変調された信号を必要と
する諸応用の場合は、位相ロックループは変調信号によ
って生じる信号周波数のすべての変動を除去するように
動作することになる。したがって、上記のような位相ロ
ックシステムを満足に位相変調または周波数変調するた
めに種々の回路を開発することが必要になってくる。位
相ロックループ・システムを周波数変調するための典型
的なアプローチは２っの変調経路を実際上組み合わせ、
この２つの経路信号遅延を等化して満足な回路動作を提
供するとともに秦送周波数の所望のレンジにわたって直
線的な周波数変調を得るために、補償回路が包含される
ことを必要とする。
さらに、電圧制御発振器によって発生された位相ノイズ
は高Ｑ値の共振ネットワーク（たとえば、共振空洞）を
使用している周波数変調発振器の位相ノイズよりも一般
的に実質上高いので、従来技術の変調ＰＬＬは現在の諸
応用によって必要とされる極度に低いノイズ特性を満足
させるものではない。
低ノイズを提供するための一つのアプローチの場合、周
波数変調信号源は所望の信号周波数で電圧制御発振器（
ＶＣＯ＞の位相ロックを確立しがっこれを維持するため
の第１のフィードバック経路を制御端子に対してｖＣＯ
位相ノイズに比例している負のフィードバックを供給す
ることによってｖｃ。
位相ノイズを軽減する第２のフィードバック経路を包含
している。この回路配列は、実際上、組合せ位相ロック
ループおよび周波数ロックループ（ＦＬＬ）である。両
タイプのフィードバック・ループが、ＶＣＯによって生
じる位相ノイズを安定させかつ軽減するために使用され
てきた。これら２つのループの組合せは、これら２つの
ループの一方または他方を単独で使用することによって
得られるものよりもさらに低いノイズおよびさらに良好
な周波数安定性を提供する。しかしながら、典型的な従
来技術の位相ロックループ周波数シンセサイザに関連す
る周波数変調問題は、前締の組合せＰＬＬおよびＦＬＬ
によって克服または軽減されるものではない。典型的に
、ＦＬＬなるものは周波数弁別器、ループ増幅器フィル
タおよびｖｃｏを具備している。この周波数弁別器は、
電力または信号スプリッタ、時間遅延装置（たとえば、
表面音響波遅延装置、共振回路または同軸ケーブル）、
位相シフト装置および位相検出器を具備している。典型
的に、ＲＦ電力増幅器が含まれていて、位相検出器にお
ける適切な信号レベルを提供しかつ受動コ合されている
２つの信号経路を提供している。−方の信号経路に時間
遅延ネットワークを包含しそして他方の信号経路に時間
遅延ネットワークを包含しないことによって、位相検出
器において両経路上の信号を比較することによって検出
される人力周波数に比例する信号の位相シフトを提供す
る。
典型的に、周波数弁別器に使用されているＲＦ位相検出
器は、検出位相差の余弦（コサイン）に比例する出力電
圧を有する平衡形混合器（ミキサ）を具備している。位
相検出器信号経路の一方または両方に包含されている可
変位相シフト装置は、位相検出器出力における位相差の
余弦が対象（興味ある）周波数レンジにわたってほとん
どゼロになるような位相シフトを提供している。位相検
出器の出力は、ＦＬＬの帯域幅内で、ｖＣＤが周波数弁
別器自体と同様に安定である点までｖＣＯ周波数変動を
軽減するための適切な極性を以ってｖＣＯの周波数制御
端子に帰還結合されている。したがって、周波数弁別器
は位相ロックループ周波数を効果的に追跡し、また、ネ
ットワークを適切に構成することによって、低位相ノイ
ズを有するＶＣＯ出力信号が周波数選択特性を著しく変
えることなく達成される。米国特許第４．３３６．５０
５号は、遠隔信号選択能力と、１オクタ一ブ以上の周波
数レンジと、従来技術の位相ロックループ・システムよ
りも少ない位相ノイズを有する低ノイズ信号源を提供す
る周波数ロックループを包含する位相ロックループ装置
を開示している。該米国特許は、位相検出器出力をゼロ
・ボルトすなわち最適動作点に維持するため、位相検出
器から可変位相シフト装置に対するフィードバック経路
を有する周波数弁別器を包含している上記のタイプのＦ
ＬＬについて記述している。米国特許第４．３２１．７
０６号は、上記米国特許に開示されている一般的な形式
の低ノイズで周波数変調された信号源を開示している。
この信号源は所与の変調信号が所望の周波数レンジにわ
たって各周波数サブバンドの中心周波数で所定の周波数
偏移をもたらすように印加変調信号のレベルを自動的に
調整する回路を包含している。周波数変調（ＦＭ）は、
第１の変調信号を周波数弁別位相検出器出力に結合して
周波数ロックループ・フィードバックと加算することに
よって達成され、かつ実効位相ロックループ帯域幅外の
周波数において主として効果的である。第２の変調信号
は、位相ロック帯域幅内でＦＭを提供するべく位相ロッ
クループ基準信号を提供するＶＣＯに結合されている。
周波数弁別位相検出器出力信号の平均値と所望の搬送周
波数においてゼロに概ね等しく維持する位相ノイズ軽減
回路の部分にＦＭ信号が到達することを阻止するため、
回路がさらに包含されている。
低ノイズ、高感度および広帯域幅特性を有する遅延線弁
別器が周波数ロックループ内に使用された場合は、最低
の位相ノイズを有するｖＣＯ出力信号を提供することに
なるであろう。この遅延線弁別器はりＣＯ出力信号を実
際上復調し、ｖＣＯ位相ノイズに比例している負のフィ
ードバックを供給する。ｖＣＯ出力信号上のすべてのＦ
Ｍは遅延線弁別器によってノイズ信号として見られるこ
とになるので、ＦＭもまた周波数ロックループによって
除去されることになる。このＦＭの除去の量はＦＬＬの
利得に依存し、かつ周波数弁別器のＦＭノイズ・フロア
（ｆｌｏｏｒ）によって制限される。第１次ＦＬＬは、
位相検出器出力とＶＣＯ周波数制御人力との間に積分増
幅器を包含している。ＦＭの減衰を防止するため、変調
信号はＦＬＬ内のこの積分増幅器より前で印加されなけ
ればならない。周波数弁別器に対する位相検出器として
平衡形混合器を使用する場合は、位相検出器の最適動作
点は出力電圧が約ゼロ・ボルトの点に一致している。こ
の点において、位相変化に対する感度は最高になり、か
つＲＦ搬送波に関する振幅変調の除去は最大になる。こ
のことはまた、ＶＣＯ出力信号の低歪ＦＭに関して重要
である、位相検出器に対する最も直線的な動作点でもあ
る。
位相弁別位相検出器出力にふけるＦＭ信号の加算によっ
て得られたＶＣＯ出力信号のＦＭは位相検出器動作電圧
をゼロから離れされ、したがって位相検出器の感度およ
び直線性を減少させる。
〔発明の目的〕
制御発振器（ＶＣＯ）を包含しているプログラム可能、
低ノイズの周波数変調された信号源を提供することであ
る。
〔発明の概要〕
フラクショナルＨ・ＰＬＬは、ＶＣＯと、ＶＣＯ出力１
信号が周波数分割される少数部分を変化させるためのプ
ログラム可能フラクショナルＮ手段と、周波数分割出力
信号の位相と所定の基準信号の位相とを比較しかつ検出
位相差を表わす誤差信号を生じる位相検出器と、位相検
出器の誤差信号を適切に処理してｖＣＯ出力信号の周波
数を制御可能に整数するための同調信号を生じるループ
・フィルタとを包含している。このＦＬＬは、遅延線周
波数弁別器、ループ増幅器およびフィルタ、並びにＶＣ
０を具備している。この遅延線弁別器は、各々が平衡混
合形位相検出器の人力に結合されている２つの信号経路
を提供する電力または信号スプリッタを包含している。
時間遅延Ｔａｕを有する時間遅延ネットワークは周波数
に比例している一方の信号経路を通しての位相シフトを
もたらし、また電圧制御可変位相シフト・ネットワーク
は所望のＶＣＯ周波数に関して中心を有する周波数レン
ジにわたって概ね一定である他方の信号経路に可変位相
シフトを生じる。この結果は、両位相検出器人力におけ
る両信号の位相差は可調整オフセットを有する７００周
波数の関数になることである。ＰＬＬ位相検出器誤差信
号から導き出されたＶＣＯ同調電圧は、ＰＬＬ増幅器か
ら電圧制御位相シフト・ネットワークに結合されている
。この同調電圧はＦＬＬ位相検出器に対する両入力間の
位相差を調整し、ＦＬＬの動作点（すなわち、ＦＬＬ位
相検出器の出力がゼロ・ボルトになる周波数）を変化さ
せそしてこの結果ｖＣＯの出力周波数を変化させる。周
波数弁別器を利用してＶＣＯ出力信号の周波数偏移を測
定し、かつ弁別器出力を適切な極性（すなわち、負のフ
ィードバック）を以ってｖＣＯ周波数制御端子に結合す
ることによって、７００周波数の変動はＦＬＬ帯域幅内
で周波数弁別器自体と同程度に安定である点まで軽減さ
れ得る。十分なループ利得を有するＦＬＬの場合、ＦＬ
Ｌは７００周波数を次のように同調させる。即ち、位相
検出器の出力における誤差電圧（Ｖｄ）がほぼゼロ・ボ
ルトになりかつＶＣＯ周波数がＦＬＬの安定動作を可能
ならしめるゼロ点で安定するように同調させる。可変位
相シフト・ネットワークを調整することによって、ＦＬ
Ｌが７００周波数を安定動作のための新しいゼロ点にシ
フトさせることを可能ならしめるこのＦＬＬは、この方
法で同調される場合、ＦＬＬ帯域幅より周波数が高い変
調に追従するためのこのＦＬＬの無能力の要因として、
その入力上に低域フィルタを有するｖＣＯとしてモデル
化されることができる。多くの諸応用は、ＦＬＬが単独
でもたらすものよりもさらに良好な性能を必要とする。
基準周波数に対する位相コヒーレンシイ、または搬送周
波数からの微少オフセット周波数における究めて低い位
相ノイズが要求される諸応用の場合は、狭帯域幅のＰＬ
Ｌを使用することができる。これと反対に、搬送周波数
がらの大量のオフセットに対する中間において位相ノイ
ズを減少させることにおいてはＦＬＬが一般的に最も好
結果をもたらす。ＰＬＬおよびＦＬＬの両者を共に結合
することによって、この両者の利点が得られる。ＰＬＬ
から導き出された同調信号を可変位相シフト・ネットワ
ーク結合することによって、ＰＬＬ　ＶＣＯ同調信号の
効果はＦ［、Ｌループ利得によって減少されることがな
い。その上、ＦＬＬ位相検出器はその出力におけるオフ
セット電圧で訪作せしめられないので、この位相検出器
は最大の感度および直線性で動作する。ＰＬＬネットワ
ークとＰＬＬネットワークとをこの方法で組み合わせる
ことによって、両リーブの最適動作を可能ならしめる。
ＶＣＯの周波数レンジにわたって低歪ＦＭを達成するた
めに、ＦＭ信号が電圧制御可変位相シフト・ネットワー
クに結合されている。上記に検討した理由のため、ＦＭ
信号を可変位相シフトに印加することによって多くの利
点がもたらされる。従来技術においては、遅延線弁別Ｖ
ＣＯのＦＭはＦＬＬ積分増幅器に対する入力においてＦ
Ｍ信号をＦＬＬ位相検出器出力と加算し、オフセット電
圧を位相検出器の出力に印加することによって達成され
ていた。このことは、ＦＬＬ位相検出器をその最適動作
点から離して移動させかつその感度および直線性を減少
させる。この方法のＦＭ感度は、Ｋｏをボルト／ラジア
ンで表わした位相検出器利得とした場合、Ｋｖ１／（２
π・Ｔａｕ　・に。）で与えられる。たとえば、平衡混
合形位相検出器に関しては、Ｋｏは位相検出器の両人力
ポートにおけるＲＦ電力と位相検出器の変換損失とによ
って決定される。遅延線損失、電力増幅器からのＲＦ電
力および位相検出器の変換損失は温度感受性があるので
、ＦＭ感度は温度感受性を有することになる。ＦＭ信号
が可変位相シフト・ネットワークに印加されるとき、Ｆ
Ｍ感度は位相検出器利得Ｋ。の関数ではなく、可変位相
シフトの利得（Ｋ、）の関数になる。電圧可同調位相シ
フト・ネットワークの利得は、ＲＦ電力レベルおよび温
度変化に対して一般的に極めて鈍感である。
したがって、ＦＭ感度対温度特性本発明によって大幅に
改善される。さらに、位相検出器に対して伝達される電
力は位相検出器におけるインピーダンス整合、およびす
べてのインピーダンス不整合の度合に依存している。位
相はＦＭ信号に伴って変化しているので、位相検出器の
利得は変調電圧の関数である。したがって、位相検出器
の直線性が劣化せしめられ、このことはまたＦＭ信号が
位相検出器の出力において加算されたときに、ＦＭの歪
を生じせしめる。ＦＭ信号が可変位相シフト・ネットワ
ークに印加されるとき、ＦＭ感度はこの効果に対しても
比較的に鈍感である。ＦＭ信号を位相検出器に出力に印
加する場合、得ることができる最大偏移はπ／２ラジア
ン、すなわち、この位相検出器の最大能力に制限される
。しかしながら、変調信号を可変位相シフト・ネットワ
ークに印加する場合、達成可能な最大位相シフトは、こ
の位相シフト・ネットワークのピーク位相シフトのみに
よって制限される。このことは、並列にＦＭ信号によっ
て駆動される縦続／接続可変位相シフト・ネットワーク
によってはかるに大きいＦＭ偏移が得られることを可能
ならしめる。
〔実施例〕
第１図および第２図には本発明による低ノイズ周波数変
調された出力信号を発生する信号発生器（周波数シンセ
サイザ）の実施例がそれぞれ示されている。この信号発
生器は、位相ロックループ（ＰＬＬ）より成る第１のフ
ィードバックループと周波数ロックループ（ＦＬＬ）よ
り成る第２のフィードバックループとを有する電圧制御
発振器（ＶＣＯ）　１１を包含する。ＶＣＯＩＩに対す
る所望の出力周波数、すなわちＦｏｕｔ、およびこの周
波数シンセサイザに対する他の動作モードは、可変位相
シフト・ネ・ントワーク２５および“Ｎ分周”ブロック
１３のような乞 種々のコンポーネントに対して制御信号に提供するべく
、フロント・パネルまたは他の外部入力回路（図示せず
）を通して制御すなわちマイクロプロセッサ回路１１に
人力される諸パラメータに従って選択される。Ｐ［几は
、ライン３４でＶＣＯＩＩに印加される周波数制御信号
に従って１２に出力信号Ｆｏｕｔを提供するためのＶＣ
ＯＩＩを包含している。ＶＣＯＩＩの出力は“Ｎ分周″
ブロック１３によって周波数分割され、選択可能な数Ｎ
によって分周されたＶＣＯＩＩの出力周波数に等しい周
波数を有する入力信号をＰＬＬ位相検出器１５に提供す
る。ＰＬＬ位相検出器１５は所定の基準信号、すなわち
Ｆｒｅｆの位相を周波数分割ＶＣＯ出力信号の位相と比
較し、位相検出器１５に対して入力される２つの信号間
の位相差に比例している電圧を有している誤差信号を生
じ＆こ る。ＰＬＬ位相検出器１５によって出力された前倶の誤
差褥信号はＰＬＬフィルタ１７およびＰＬＬ利得増幅器
１９に結合され、ＰＬＬ同調信号を提供する。ＰＬＬコ
ンポーネント、特にＶＣＯＩＩの利得は、周波数に感受
性を有する。ＰＬＬ利得増幅器１９およびＰＬＬフィル
タ１７は、全ｖＣＯ周波数レンジに対して一定の所定の
感度を有するｖＣＯ出力周波数を選択的に制御するため
ＶＣＯＩＩに対して同調信号を提供するための補償回路
（図示せず）を包含している。従来技術のＰＬＬの場合
は、増幅器１９によって出力された同調信号は点線３６
で示されているようにＶＣＯＩＩに帰還結合されていた
。本発明の場合は、利得増幅器１９によって出力された
ＰＬＬ同調信号は、遅延線弁別器１０内の電圧制御可変
位相シフト・ネットワーク２５に対する入力にライン１
８で結合されている。
本発明の周波数シンセサイザは、遅延線弁別器１０より
成るＦＬＬを含み、これはＶＣＯＩＩの出力信号のＦＭ
ノイズを測定しかつライン３４に周波数制御信号（Ｖ（
：０同調信号）をフィードバックし、ＶＣＯＩＩの位相
ノイズを最低化する。この遅延線弁別器１０は、パワー
スプリッタ２３を駆動するＲＦ電力増幅器３５を有し、
増幅器３５は位相検出器２９の面入力に対して２つの信
号経路を提供する。電力スプリッタ２３からの一方の信
号は、ＶＣＯＩＩの出力周波数の関数である位相シフト
を生じる時間遅延（Ｔａｕ）を有する同軸遅延線２７を
経由して位相検出器２９の一方の人力に結合されている
。電力スプリッタ２３からの他方の信号は、電圧制御可
変位相シフト・ネットワーク２５を経由して位相検出器
２９の他方の人力に結合されている。可変位相シフト・
ネットワーク２５によって導入された信号の位相シフト
は、所望のＶＣｏｌｌの出力周波数において概ねゼロ・
ボルト（直角位相）の位相検出器２９の出力電圧を提供
するべく調整可能である。電力増幅器３５の入力におけ
る信号の周波数が変化すると、同軸遅延線２７は位相検
出器２９の両人力ボートにおける２つの信号間の位相関
係を変化させ、位相検出器２９の出力をゼロ・ぜルト以
外の電圧に持ち込み、これによってＶＣＯＩＩの出力信
号の周波数と所望のＶＣＯＩＩの出力周波数との間の差
に比例する制御信号をもたらす。この制御信号は次に、
ＦＬＬフィルタ３１および積分増幅器３３を経由してＶ
ＣＯＩＩに帰還結合される。ＦＬＬフィルタ３１および
積分増幅器３３は、ＦＬＬ利得補償回路（図示せず）を
含み、この回路は周波数感受ＦＬＬコンポーネントを補
償しかつ全ｖＣＯ周波数レンジにわたって一定の所定の
感度を有する周波数制御またはｖＯＣ同調信号を提供す
る。
本発明の原理によれば、ライン１８のＰＬＬ利得増幅器
１９の出力を周波数弁別器可変位相シフト・ネットワー
ク２５に結合することによって、ＰＬＬとＦＬＬとが組
み合される。したがって、ＰＬＬ位相検出器からの誤差
信号から導き出されたＰＬＬ同調電圧が可変位相シフト
・ネットワーク２５の位相シフトを調整してＶＣＯＩＩ
の出力周波数の変化を補償する。この方法でＰＬＬとＦ
ＬＬとを共に結合することによって、ＦＬＬ位相検出器
２９がその最適点、すなわち、ゼロに近い出力信号の電
圧Ｖｄで動作することを可能ならしめるとともに、ＶＣ
ＯＩＩの出力信号の周波数変動を補正するためＦＬＬの
高ループ利得つ搬送周波数からの小さい周波数オフセッ
トにおける位相ノイズを減少させるために狭帯域幅のし ＦＬＬの使用者可能ならしめるものである。ＦＬＬの広
帯域幅特性は、搬送周波数からの大きい周波数変位相シ
フト・ネットワーク２５に対する制御人力は、可変位相
シフト・ネットワークの動作点を初期調整しかつＶＣＯ
ＩＩを所望の出力周波数に同調させるための信号を提供
する。
ライン１２の周波数シンセサイザｌの出力信号は、ＦＭ
信号を可変位相シフト・ネットワーク２５に印加するこ
とによって、周波数変調（ＰＭ）される。歪の生成を最
小化するために、遅延線弁別器およびＶＣＯＩＩの動作
の周波数を設定するために利用される可変位相シフト・
ネットワークから分離されている可変位相シフト・ネッ
トワークに対してＦＭ信号が印加される。第２図に示さ
れているように、２つの可変位相シフト・ネットワーク
２４および２６が設けられている。前述のとおり、ライ
ン１８のＰＬＬ同調電圧およびライン１６の初期周波数
制御信号が、可変位相シフト・ネットワーク２４に印加
される。ライン２８のＦＭ信号が、ＦＬＬ帯域幅内のレ
ートで出力信号ＶＣＯＩＩを変調するため、電圧制御可
変位相シフト・ネットワーク２６に印加されている。
ライン２２のＦＭバイアス電圧も、位相シフト・ネット
ワーク２６の動作点を最大利得、Ｋｐ　（ラジアン／ボ
ルト）に設定するべく、可変位相シフト・ネットワーク
２６に印加されている。このタイプの回路の場合は、直
線性は、位相シフト・ネットワーク２６のバイアスを最
大値Ｋｌｌに設定することによってＦＭ制御電圧に関す
るにρの微分値を最小化することによって最大化される
。この場合Ｋｐの第１の微分値はゼロに等しくまた第２
の高調波歪は最小化される。
ここで第３Ａ図および第３Ｂ図を参照すると、曲線数弁
別器１０に使用されている時間遅延ネットワーク２７は
、時間遅延’ｌ’ａｕを有する所定の長さの同軸ケーブ
ルを具備する遅延線である。遅延時間Ｔａｕは一定であ
りそしてこのため位相検出器２９に対する面入力におけ
る位相差は第３４図に示されているようにＦｏｕｔの線
形関数になる。平衡形混合器が位線３７．３９によって
示されているように正弦波である。位相検出器２９に対
する位相差入力、すなわち曲線４１は、伝達特性曲線３
７によって示されているように位相検出器の出力電圧Ｖ
ｄを決定する。ライン１６の制御信号は、可変位相シフ
ト・ネットワーク２５（または２４）を曲線４１および
４３によって示されている例のような動作点に調整する
。遅延線弁別器ＩＯをその最適点、すなわち、Ｖｄ＝Ｏ
で動作させるため、ライン１６の制御信号が利用され、
所望の周波数４４における弁別器伝達関数が曲線３９に
おけるようにゼロ交差点に一致するように、可変位明の
信号発生器のより詳細ブロック図が示されている。位相
ロックループ４０は、主同調コイル６７、微細同調コイ
ル６９を有しかつ３〜６　Ｇｆｌｚの出力周波数を提供
するＹＩＧ同調発振器１１を具備している。
ＶＣｏｌｌの出力信号は、増幅器５１に印加され、この
増幅器５１はライン１２にＶＣＯ出力信号Ｐｏｕｔ、お
よび“Ｎ分周”ブロック５３に対するライン１４に第２
のＶＣＯ出力信号に提供している。“Ｎ分周”ブロック
５３は選択可能な整数除数Ｎを提供する制御可能な分周
器を具備し、この分周器はライン４８で周波数分割され
た出力信号をフラグショナルブロックに提供する。“Ｎ
分周”ブロック５３はまた、電カスブリッタ２３に結合
されているライン５４にＲＦ弁別器ＲＦｄｉｓｃ信号を
提供し、また他の多くの出力を提供する。フラクショナ
ルＮブロックは、選択可能な少数によってライン４８の
信号をさらに分周しかつ位相検出器（図示せず）に対し
てさらに分周されたりＣＯ出力信号を提供するプログラ
ム可能な分周回路を具備している。位相検出器は周波数
分周されたＶＣＯ出力信号の位相とライン６６の所定の
基準入力信号の位相とを比較し、前記周波数分周ｖＣＯ
出力信号と前記所定の基準信号との間の位相差の量に比
例する誤差信号をライン５８にもたらす。
ＰＬＬ駆動信号ＰＬＬ　ＯＲとして知られているライン
５８の位相検出誤差信号はライン５８を介して遅延線弁
別器に結合される。この誤差信号は、ＶＣＯＩＩがＰＬ
Ｌモードのみで動作するときにはライン３６、スイッチ
の７１および７２を経由してＶＣｏｌｌに帰還結合され
る。ＰＬＬ４０は、Ｖ［”０１１の主同調コイル６７に
対して主同調信号を提供する回路をさらに包含している
。（第１図に示されているように）コントローラ２１か
らのディジタル周波数制御信号は、手間ｍ　ＤＡＣ５９
に対して手回調信号を提供する。この手間調ＤＡＣ’５
９からの手回調信号は、主コイル駆動増幅器７４を通し
て主同調コイル６７に印加される。ツェナ・ダイオード
７８は、ＤＡＣ５°９に対する温度安定基準電圧を提供
する。
ライン５４のＲＦ弁別器信号は、ＲＦ電力増幅器１１１
．１１３およびデルタ・ネットワーク１１５を経由して
電力スプリッタ２３に結合される。ライン７２のＲＦ弁
別器信号は、装置内のほかの所への使用のためデルタ・
ネットワーク１１５から分離されている。使用されてい
る電カスブリッタ２３は、遅延弁別器１０を形成してい
る２つの別個の信号経路に対してＲＦ弁別器信号を提供
する７ｄＢのカップラである。第に結合され、そして次
に電圧制御可変位相シフト・ネットワーク８３に結合さ
れている可変位相シフト・ネットワーク８３の出力は、
位相検出器２９の第１の入力に結合されている。第２の
ＲＦ弁別器信号は、電力スプリッタからライン８２を介
してカスケード接続の一対の同様な電圧制御可変位相シ
フト・ネットワーク８５および８７に接続されている。
第２の可変位相シフト・ネットワーク８５の出力は、位
相検出器２９の第２の入力に結合されている。位相検出
器２９はライン８６および８８に出力信号を提供してい
るが、この信号は位相検出器２９に対する面入力信号間
の位相差に比例している誤差電圧Ｖｄである。位相検出
器２９の出力は、スイッチング・ネットワーク８１を経
由して積分増幅器９５および１２５に結合される。増幅
器１２５における積分増幅器の出力は、ライン５６のｖ
ＣＯ同調信号である。ライン５６のＶＣＯ同調信号は、
周波数補償回路５７および加算器６３を経由してＶＣＯ
ＩＩに逆結合される。ライン５８のフラクショナルＮブ
ロック５５の出力信号は、低域フィルタ１１７および増
幅器１１９．１２３を経由して電圧制御可変位相シフト
・ネットワーク８５．８７に結合される。加算器９７に
おいてライン５８のＰＬＬ駆動信号と加算されるライン
６２の外部弁別器信号がある。ＰＬＬ駆動信号の低速度
成分、すなわち、ＩＨｚより低い成分は、ＶＣＯＩＩの
出力周波数内の温度効果によって生じた周波数ドライブ
を表している。増幅器１２３はＰＬＬ駆動信号のＤＣ成
分を積分し、カスケード接続の可変位相シフト・ネット
ワーク８７．８５に対するＤＣ調整を提供し、周囲温度
ツク５５の出力信号、すなわちＰＬＬ駆動信号は、加算
器９９および増幅器１０７．１０８を経由して電圧制御
可変位相シフト・ネットワーク８３に結合される。
可変位相シフト・ネットワーク８３に結合されているＰ
ＬＬ駆動信号は、ＰＬＬ帯域幅内のＶＣＯＩＩ出力周波
数の位相変動および周波数変動を補償する制御を提供す
る。ＤＡＣ８９は可変位相シフト・ネットワーク８５．
８７に対する手間調調整を提供し、遅延線弁別器の動作
周波数点を設定する。ＶＣＯＩＩの出力信号の周波数変
調は、３の異なる技法の組合せによって提供される。フ
ラクショナルＮブロック５５に対するライン５２のＤＣ
ＦＭ入力信号は、ＰＬＬ帯域幅内でＤＣ成分および低周
波数成分に対する変調信号を提供する。第２のＦＭ信号
がライン６８において減衰器１０１に与えられ、またラ
イン６４において両ＰＬＬ帯域幅およびＦＬＬ帯域幅外
のＦＭ酸成分対して加算器６３に結合する。ライン６８
のＦＭ信号は電圧制御可変位相シフト・ネットワーク３
３に結合され、ＰＬＬ帯域幅内の変調レートでＦＭを生
じさせる。加算器９９の出力は増幅器１０７．１０９を
経由して可変位相シフト・ネットワーク８３に結合され
、ＰＬＬ帯域幅内のＦＭを生じさせる。ＤＡＣ９１は、
位相シフト・ネットワーク８３の動作点を調整するため
のバイアス信号を提供する。前述の検討から、ライン５
６のｖＣＯ同調信号は両ＦＭ成分および位相ノイズ、お
よび他の周波数変動成分を包含していることが分かる。
ライン５６のＶＣＯ同調信号は加算器６３において、ラ
イン６４の帯域外ＦＭ信号と加算される。加算器６３の
出力は、ＶＣＯＩＩのＦＭ同調コイル６９に印加される
、所望の周波数レンジにわたって、一定の利得を提供す
るために、帯域外ＦＭ信号が遅延等化回路６５および減
衰器７３．７７．７９を経由して加算器６３に結合され
る。周波数を切り換えることが望まれる場合、最小の整
定時間で一方の所望の周波数から他方の所望の周波数に
対する切換えを生じるために、増幅器１１９および可変
位相シフ）８５．８７に人力されるＰＬＬ駆動信号は、
それぞれスイッチ１１８およびスイッチ１２２によって
、増幅器１１９の人力および可変位相シフト８５．８７
の入力においてこの信号をグラウンドに接続することに
よって開路される。周波数ロックループは、積分増幅器
９５の出力におけるスイッチ９６を利用してアンロック
されかつ開路される。ループ除数は次の所望の設定に変
更され、かつＰＬＬはスイッチ７１を閉じる（スイッチ
７２は開）ことによってロックアツプされ、これによっ
てライン３６のＰＬＬ駆動信号６をＶＣＯＩＩの周波数
制御コイル６９に結合する。ＰＬＬが一旦ロツク・アッ
プされると、可変位相シフト・ネットワーク８５．８７
はＤＡＣ８９によって位相検出２９の出力においてゼロ
・ボルトに対して調整される。
そしてＦＬＬはスイッチ９６を閉じることにより両接続
され、またライン５８のＰＬＬ駆動信号経路はスイッチ
１１９．１２２を閉じることによって両接続される。ラ
イン３６のＰＬＬ駆動経路によって確立されたＰＬＬは
、スイッチ７１を開くことによって断路される。
〔発明の効果〕
以上説明したように、本発明による信号発生器は、第１
フィードバック通路を有する周波数ロックループ（ＦＬ
Ｌ）と、第２フィードバックループを周波数変調信号源
である。ＰＬＬはＶＣＯと、ＶＣＯ出力信号が分周され
る少数部分を変化させるプログラマブル・フラクショナ
ルＮ周波数分周ネットワークと、ＶＣＯ出力信号の位相
と基準信号の位相とを比較してＶＣＯの出力信号周波数
を調整する誤差信号を発生する位相検出器を含む。ｔ　
Ｆ　Ｌ　Ｌは、ｖＣＯの第１フイードバツク信号を供給
してＶＣＯ出力信号の位相ノイズを減少させるための遅
延線周波数弁別器、ルーフ増幅器／フィルタを含む。そ
位相シフトを提供する周波数感応遅延ネットワークを有
する第１信号通路と、電圧制御された位相シフトネット
ワークを含む第２信号通路とを有する。ＰＬＬ位相検出
器から導出されたＶＣＯ同調電圧は電圧制御位相シフト
ネットワークの入力端子に与えられる。この同調電圧は
、２個の周波数弁別信号通路間の位相差を調整して、Ｖ
ＣＯ出力信号が所望の周波数を有するであろうように、
ＰＬＬ位相検出器の動作点を設定する。ＰＬＬのＶＣＯ
の同調信号は電圧制御位相シフトネットワークの制御入
力端子に与えられるので、ＰＬＬ位相検出器はその出力
端子におけるオフセット電圧なしに動作する。
（ＦＭ）　ＶＣＯ出力信号の低歪周波数変調が、ＦＭ信
号を電圧制御可変位相シフトネットワークに与えること
により達成される。
【図面の簡単な説明】
第１図は本発明による信号発生器のブロック図、第２図
は本発明による信号発生器の他の実施例のブロック図、 第３八図は本発明で使用する遅延線弁別器の伝達関数を
示した特性線図、 第３Ｂ図は本発明で使用する遅延線弁別器の位相検出器
の出力信号を示した特性線図、 第４Ａ図および第４Ｂ図は本発明の信号発生器の詳細回
路図である。 ＩＯ：遅延線弁別器 １１　：　ＶＣＯ １３：Ｎ分周ブロック １５　：　ＰＬＬ位相検出器 １７　：　ＰＬＬフィルタ １９　：　ＰＬＬ利得増幅器 ２１：マイクロプロセッサ−回路 ２３：電力分割器 ２４、２５．２６：電圧制御可変位相ネットワーク２７
：同軸遅延線 ２９　：　ＰＬＬ位相検出器 ３１　：　ＦＬＬフィルター ３３：積分増幅器 ３５：電力増幅器 ４０：位相ロックループ

Claims (2)

    【特許請求の範囲】
  1. （１）周波数ロックループより成る第１フィードバック
    ループと位相ロックループより成る第２フィードバック
    ループとを有する電圧制御型発振器を含む信号発生器。
  2. （２）前記位相ロックループ前記電圧制御型発振器、プ
    ログラマブル・フラクショナルＮ分周手段、位相検出器
    およびループフィルタを含み、前記周波数ロックループ
    は遅延線周波数弁別器、ループ増幅器およびフィルタ、
    および前記圧制御型発振器を含む請求項１に 記載の信号発生器。
JP1279593A 1988-10-26 1989-10-26 信号発生器 Pending JPH02180431A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/263,081 US4918405A (en) 1988-10-26 1988-10-26 Signal generator utilizing a combined phase locked and frequency locked loop
US263,081 1988-10-26

Publications (1)

Publication Number Publication Date
JPH02180431A true JPH02180431A (ja) 1990-07-13

Family

ID=23000305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1279593A Pending JPH02180431A (ja) 1988-10-26 1989-10-26 信号発生器

Country Status (5)

Country Link
US (1) US4918405A (ja)
EP (1) EP0370170B1 (ja)
JP (1) JPH02180431A (ja)
CA (1) CA1328492C (ja)
DE (1) DE68911277T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109600129A (zh) * 2017-09-30 2019-04-09 深圳市海思半导体有限公司 延迟单元及延迟线电路

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5093632A (en) * 1990-08-31 1992-03-03 Motorola, Inc. Latched accumulator fractional n synthesis with residual error reduction
US5093636A (en) * 1990-09-25 1992-03-03 Hewlett-Packard Company Phase based vector modulator
FI96072C (fi) * 1991-08-27 1996-04-25 Nokia Mobile Phones Ltd Modulaattorin vaiheistuksen säätö
US5610560A (en) * 1993-04-20 1997-03-11 Rca Thomson Licensing Corporation Oscillator with switched reactive elements
US5574406A (en) * 1993-04-20 1996-11-12 Rca Thomson Licensing Corporation Phase lock loop with error measurement and correction in alternate periods
US5614870A (en) * 1993-04-20 1997-03-25 Rca Thomson Licensing Corporation Phase lock loop with idle mode of operation during vertical blanking
US5574407A (en) * 1993-04-20 1996-11-12 Rca Thomson Licensing Corporation Phase lock loop with error consistency detector
JPH0715236A (ja) * 1993-06-18 1995-01-17 Mitsubishi Electric Corp 周波数シンセサイザ
US5546025A (en) * 1994-03-11 1996-08-13 Mitel, Inc. Low frequency discrimator using upper and lower thresholds
US5805909A (en) * 1995-08-03 1998-09-08 Texas Instruments Incorporated Microprocessors or microcontroller utilizing FLL clock having a reduced power state
JP2000507828A (ja) * 1996-03-29 2000-06-27 ザ トラスティーズ オブ ボストン ユニバーシティー アルツハイマー病の診断および治療法
US5661439A (en) * 1996-07-11 1997-08-26 Northrop Grumman Corporation Method and apparatus for cancelling phase noise
US5889436A (en) * 1996-11-01 1999-03-30 National Semiconductor Corporation Phase locked loop fractional pulse swallowing frequency synthesizer
KR100209739B1 (ko) * 1997-04-28 1999-07-15 구본준 주파수 발생장치
US6020765A (en) * 1997-05-30 2000-02-01 Sun Microsystems, Inc. Frequency difference detector for use with an NRZ signal
AU1419500A (en) * 1998-12-02 2000-06-19 Tait Electronics Limited Improvements relating to phase lock loops
US20020091885A1 (en) * 2000-12-30 2002-07-11 Norm Hendrickson Data de-skew method and system
US20020093986A1 (en) * 2000-12-30 2002-07-18 Norm Hendrickson Forward data de-skew method and system
US20020090045A1 (en) * 2001-01-10 2002-07-11 Norm Hendrickson Digital clock recovery system
US7123678B2 (en) 2001-02-01 2006-10-17 Vitesse Semiconductor Corporation RZ recovery
US7386286B2 (en) * 2001-06-01 2008-06-10 Broadband Innovations, Inc. High frequency low noise phase-frequency detector and phase noise reduction method and apparatus
AU2002358357A1 (en) * 2001-12-19 2003-06-30 Tait Electronics Limited Improvements relating to frequency synthesis
US7664216B2 (en) 2004-08-05 2010-02-16 Micron Technology, Inc. Digital frequency locked delay line
US7999624B2 (en) * 2007-04-24 2011-08-16 City University Of Hong Kong Radiation source
US8369820B2 (en) * 2007-09-05 2013-02-05 General Instrument Corporation Frequency multiplier device
FI124040B (fi) 2011-04-04 2014-02-14 Tellabs Oy Menetelmä ja laite taajuustahdistuksen ohjaamiseksi
FI123504B (fi) * 2011-05-25 2013-06-14 Tellabs Oy Menetelmä ja laite taajuustahdistuksen ohjaamiseksi
US8810329B2 (en) * 2011-08-09 2014-08-19 Nabil M. Sinoussi Temperature-stable LC oscillators and methods of oscillation at temperature null phase

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3882413A (en) * 1973-07-30 1975-05-06 Westinghouse Electric Corp Microwave signal source stabilized by automatic frequency and phase control loops
US3928813A (en) * 1974-09-26 1975-12-23 Hewlett Packard Co Device for synthesizing frequencies which are rational multiples of a fundamental frequency
US4321706A (en) * 1980-07-14 1982-03-23 John Fluke Mfg. Co., Inc. Frequency modulated phase-locked loop signal source
US4336505A (en) * 1980-07-14 1982-06-22 John Fluke Mfg. Co., Inc. Controlled frequency signal source apparatus including a feedback path for the reduction of phase noise
US4792768A (en) * 1987-11-06 1988-12-20 Hewlett-Packard Company Fast frequency settling signal generator utilizing a frequency locked-loop

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109600129A (zh) * 2017-09-30 2019-04-09 深圳市海思半导体有限公司 延迟单元及延迟线电路
CN109600129B (zh) * 2017-09-30 2023-11-03 深圳市海思半导体有限公司 延迟单元及延迟线电路

Also Published As

Publication number Publication date
EP0370170A3 (en) 1990-08-22
DE68911277T2 (de) 1994-05-05
EP0370170B1 (en) 1993-12-08
CA1328492C (en) 1994-04-12
US4918405A (en) 1990-04-17
DE68911277D1 (de) 1994-01-20
EP0370170A2 (en) 1990-05-30

Similar Documents

Publication Publication Date Title
JPH02180431A (ja) 信号発生器
US4336505A (en) Controlled frequency signal source apparatus including a feedback path for the reduction of phase noise
US5340980A (en) Frequency discriminator with fiber optic delay line
US4313209A (en) Phase-locked loop frequency synthesizer including compensated phase and frequency modulation
US4890071A (en) Signal generator utilizing a combined phase locked and frequency locked loop
US4321706A (en) Frequency modulated phase-locked loop signal source
US7154347B2 (en) Compensating method for a PLL circuit that functions according to the two-point principle, and PLL circuit provided with a compensating device
US7315217B2 (en) Linear phase-locked loop with dual tuning elements
US4882549A (en) Center offset microwave frequency synthesizer
US6137368A (en) Frequency synthesizer with constant loop characteristics
US3414842A (en) Frequency modulated reference controlled oscillator
US5341110A (en) Low phase noise reference oscillator
JPH02114707A (ja) 位相固定ループを変調する装置と方法
EP0497801B1 (en) A phase locked loop for producing a reference carrier for a coherent detector
US7391840B2 (en) Phase locked loop circuit, electronic device including a phase locked loop circuit and method for generating a periodic signal
US5485129A (en) Method and apparatus for digital modulation using pulse deletion
US6882234B2 (en) Frequency adjustable oscillator and methods of operation
JPH01236820A (ja) 印加信号の周波数および位相に信号周波数と位相を迅速かつ低ノイズで合わせるためのサーボ装置
Hunter et al. Using Two-Point Modulation To Reduce Synthesizer Problems When Designing DC-Coupled GMSK Modulators
JPH09200046A (ja) 位相差制御ｐｌｌ回路
JPS63131705A (ja) シンセサイザ変調回路
JPS6127923B2 (ja)
GB2267610A (en) Phase locked loop modulators
JPH0998084A (ja) 位相同期発振回路
JPH0362706A (ja) 変調装置