JPH0761008B2 - 信号発生回路 - Google Patents
信号発生回路Info
- Publication number
- JPH0761008B2 JPH0761008B2 JP61029714A JP2971486A JPH0761008B2 JP H0761008 B2 JPH0761008 B2 JP H0761008B2 JP 61029714 A JP61029714 A JP 61029714A JP 2971486 A JP2971486 A JP 2971486A JP H0761008 B2 JPH0761008 B2 JP H0761008B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- input terminal
- inverting input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 イ.「発明の目的」 〔産業上の利用分野〕 本発明は、PLL(phase locked loop)を用いた信号発生
回路において、出力信号の応答性やスイープ特性の改善
に関するものである。
回路において、出力信号の応答性やスイープ特性の改善
に関するものである。
第5図にPLLを用いた従来の信号発生回路を示す。VCO
(voltage controlled oscillator)15は、加えられた
制御信号s0によって周波数がある範囲で連続的に変化す
る発振回路である。このVCO15は印加された制御信号s0
が零であれば或る周波数で発振している。そして、VCO1
5の出力信号s4を分周器2でN分周して信号s2を作り、
この信号s2を位相検出器3の一方の入力端子へ加えてい
る。
(voltage controlled oscillator)15は、加えられた
制御信号s0によって周波数がある範囲で連続的に変化す
る発振回路である。このVCO15は印加された制御信号s0
が零であれば或る周波数で発振している。そして、VCO1
5の出力信号s4を分周器2でN分周して信号s2を作り、
この信号s2を位相検出器3の一方の入力端子へ加えてい
る。
このような状態で基準周波数信号(以下基準信号とい
う)srが分周器1でM分周されて位相検出器3の他端に
加えられると、信号s2の周波数と基準信号srに基づく信
号s1との周波数差、あるいは位相差に応じて誤差信号s3
が生じる。ループフィルタ6はこの誤差電圧信号s3を導
入し、例えば内蔵した積分器(図示せず)でこれを積分
し、更新された或るレベルの制御信号s0をVCO15へ帰還
する。制御信号s0は基準信号srに基づく信号s1と、信号
s2との位相差が減少する方向にVCO15の周波数を変化さ
せ、この結果、信号s1の周波数1(=r/M)と信号s
2の周波数2(=4/N)とが1 2となるVCO15
は入力の基準信号srに4=・rで同期、即ちロック
する。従って、基準信号srの(N/M)倍の周波数信号をV
CO15は発振することになる。なお、rは信号srの、
1は信号s1の、2は信号s2の、4は信号s4の周波数
を表わす。
う)srが分周器1でM分周されて位相検出器3の他端に
加えられると、信号s2の周波数と基準信号srに基づく信
号s1との周波数差、あるいは位相差に応じて誤差信号s3
が生じる。ループフィルタ6はこの誤差電圧信号s3を導
入し、例えば内蔵した積分器(図示せず)でこれを積分
し、更新された或るレベルの制御信号s0をVCO15へ帰還
する。制御信号s0は基準信号srに基づく信号s1と、信号
s2との位相差が減少する方向にVCO15の周波数を変化さ
せ、この結果、信号s1の周波数1(=r/M)と信号s
2の周波数2(=4/N)とが1 2となるVCO15
は入力の基準信号srに4=・rで同期、即ちロック
する。従って、基準信号srの(N/M)倍の周波数信号をV
CO15は発振することになる。なお、rは信号srの、
1は信号s1の、2は信号s2の、4は信号s4の周波数
を表わす。
しかし、以上のような従来の手段は次の問題点を有して
いる。
いる。
信号発生回路を例えば周波数シンセサイザ等に使用した
場合、出力信号s4の周波数を変化させるには、通常、分
周器1、2に加える設定信号(図示せず)で分周比M,N
を変化させることにより行なう。
場合、出力信号s4の周波数を変化させるには、通常、分
周器1、2に加える設定信号(図示せず)で分周比M,N
を変化させることにより行なう。
しかし、第5図の信号発生回路は、ループフィルタ6等
の時間遅れ要素を持っているため、設定信号により分周
比M,Nを変化させても、所望の周波数の信号をVCO15が出
力するまでかなりの時間遅れが生ずる。通常、信号s1
(位相検出器3の基準信号sr側の信号)の周期T1(=M/
r)の数10倍の時間がかかる。
の時間遅れ要素を持っているため、設定信号により分周
比M,Nを変化させても、所望の周波数の信号をVCO15が出
力するまでかなりの時間遅れが生ずる。通常、信号s1
(位相検出器3の基準信号sr側の信号)の周期T1(=M/
r)の数10倍の時間がかかる。
従って、時間遅れが顕著になるためMを大きくすること
はできず、その結果、出力周波数4の分解能を高くす
ることができない問題がある。
はできず、その結果、出力周波数4の分解能を高くす
ることができない問題がある。
また、周波数シンセサイザでは、出力周波数を連続的に
スイープする機能が必要であるが、第5図の回路では、
M,Nを切替えることでデジタルスイープ(不連続)しか
行なうことができない問題もある。
スイープする機能が必要であるが、第5図の回路では、
M,Nを切替えることでデジタルスイープ(不連続)しか
行なうことができない問題もある。
本発明の目的は、高速に出力周波数を切替えることがで
きるとともに、出力周波数を高い分解能で変化させるこ
とができ、出力周波数を連続的にスイープすることがで
きる信号発生回路を提供することである。
きるとともに、出力周波数を高い分解能で変化させるこ
とができ、出力周波数を連続的にスイープすることがで
きる信号発生回路を提供することである。
ロ.「発明の構成」 〔問題点を解決するための手段〕 本発明は、上記問題点を解決するために VCOと、 このVCOの出力(s4)に基づく信号と基準信号(sr)に
基づく信号との位相差を検出する位相検出器と、 非反転入力端子と反転入力端子を有し、非反転入力端子
は共通電位点に接続され、反転入力端子と出力端子間に
積分コンデンサ(10)が接続された増幅器(8)と、 前記位相検出器の出力を前記増幅器(8)の非反転入力
端子と反転入力端子に交互に切替えて加えるスイッチ手
段(7)と、 指定されたアナログ信号(s5)を発生させる手段(17)
と、 このアナログ信号(s5)を前記増幅器(8)の反転入力
端子に選択的に加えるスイチ手段(13)と、 の手段を講じたものである。
基づく信号との位相差を検出する位相検出器と、 非反転入力端子と反転入力端子を有し、非反転入力端子
は共通電位点に接続され、反転入力端子と出力端子間に
積分コンデンサ(10)が接続された増幅器(8)と、 前記位相検出器の出力を前記増幅器(8)の非反転入力
端子と反転入力端子に交互に切替えて加えるスイッチ手
段(7)と、 指定されたアナログ信号(s5)を発生させる手段(17)
と、 このアナログ信号(s5)を前記増幅器(8)の反転入力
端子に選択的に加えるスイチ手段(13)と、 の手段を講じたものである。
以下、図面を用いて本発明を詳しく説明する。
第1図は、本発明の一実施例を示した図である。
同図において、1,2は分周器、3は位相検出器、15はVCO
であり第5図で説明したものと同様な機能を有するもの
である。
であり第5図で説明したものと同様な機能を有するもの
である。
第1図が第5図と異なる点は、まず、第5図のループフ
ィルタ6部分及びその周辺の構成を、抵抗4とコンデン
サ5の並列回路、この回路の出力を切替えるスイッチ7
と、このスイッチ7からの信号及びスイッチ13と抵抗11
の直列回路とからの信号を導入する積分コンデンサ10を
有した増幅器8と、で具体的に示したことである。増幅
器8の反転入力端子は、スイッチ7の接点aと抵抗11と
積分コンデンサ10に接続され、非反転入力端子はスイッ
チの接点bと回路アースに接続される。
ィルタ6部分及びその周辺の構成を、抵抗4とコンデン
サ5の並列回路、この回路の出力を切替えるスイッチ7
と、このスイッチ7からの信号及びスイッチ13と抵抗11
の直列回路とからの信号を導入する積分コンデンサ10を
有した増幅器8と、で具体的に示したことである。増幅
器8の反転入力端子は、スイッチ7の接点aと抵抗11と
積分コンデンサ10に接続され、非反転入力端子はスイッ
チの接点bと回路アースに接続される。
次に、前記スイッチ7,13の切替えタイミングや、以下に
説明するDA変換器を制御する制御回路16を設けたことで
ある。
説明するDA変換器を制御する制御回路16を設けたことで
ある。
次に、前記制御回路16の制御の下にアナログ信号s5を出
力するDA変換器17を設けたことである。このDA変換器17
は、常識的には、制御回路16から導入したデジタル信号
を単にアナログ信号に変換する機能を有するものと見る
ことができるが、本発明では、これに限定するものでは
ない。即ち、DA変換器17は、DA変換する機能に限定せ
ず、制御回路16からの指令にしたがって、所定のアナロ
グ電圧信号s5を出力できるものであれば、その構成を問
わない。
力するDA変換器17を設けたことである。このDA変換器17
は、常識的には、制御回路16から導入したデジタル信号
を単にアナログ信号に変換する機能を有するものと見る
ことができるが、本発明では、これに限定するものでは
ない。即ち、DA変換器17は、DA変換する機能に限定せ
ず、制御回路16からの指令にしたがって、所定のアナロ
グ電圧信号s5を出力できるものであれば、その構成を問
わない。
また、上記スイッチ7,13は例えば半導体素子等で構成さ
れるスイッチである。
れるスイッチである。
以上のように構成された第1図の信号発生回路の動作を
次に説明する。
次に説明する。
まず始めに、一定の周波数信号を出力する場合の動作
は、次の如くである。スイッチ7を端子a側に接続し、
スイッチ13をオープンとする。このような構成により、
抵抗4、コンデンサ5、10、増幅器8は、積分、比例動
作を行なう。即ち、以上の構成は、公知のPLL動作と同
じであり、その出力周波数4は、第5図で説明したよ
うに である。なお、コンデンサ5は、必ずしも必要ではな
い。その理由は、比例部分は例えば位相検出器3に含め
ることができるからである。
は、次の如くである。スイッチ7を端子a側に接続し、
スイッチ13をオープンとする。このような構成により、
抵抗4、コンデンサ5、10、増幅器8は、積分、比例動
作を行なう。即ち、以上の構成は、公知のPLL動作と同
じであり、その出力周波数4は、第5図で説明したよ
うに である。なお、コンデンサ5は、必ずしも必要ではな
い。その理由は、比例部分は例えば位相検出器3に含め
ることができるからである。
次に出力周波数を変化させる場合の動作(本発明で特徴
とする動作)の説明を以下に行なう。
とする動作)の説明を以下に行なう。
この場合、制御回路16により、スイッチ7を接点bとす
る。しかし、これだけでは、回路状態はまったく変化し
ない。なお、抵抗4、コンデンサ5のスイッチ7側の電
位は、切替え直前まで、増幅器8の仮想接地電圧である
から、スイッチ7を接点b側にしてもこの状態は変化し
ない。
る。しかし、これだけでは、回路状態はまったく変化し
ない。なお、抵抗4、コンデンサ5のスイッチ7側の電
位は、切替え直前まで、増幅器8の仮想接地電圧である
から、スイッチ7を接点b側にしてもこの状態は変化し
ない。
続いて制御回路16により、DA変換器17の出力s5を所定の
値(s5=E1)とし、スイッチ13を所定の時間τだけ閉じ
る。したがって、電圧E1が抵抗11を介してコンデンサ1
0、増幅器8の積分回路で積分され、増幅器8の出力信
号s0の電圧が変化し、VCO15の発振周波数4が変化す
る。そして、信号電圧s5=E1の大きさや、時定数R1・C1
(R1は抵抗11の抵抗値でありC1はコンデンサ10の容量値
である)を選ぶことにより、増幅器8の出力信号s0の電
圧を急速に変化させ、高速に出力周波数4を切替える
ことができる。以上は、本発明により高速に出力周波数
を変化できる理由を説明したものであるが、次に高い分
解能の周波数を出力できる理由を説明する。増幅器8の
出力信号s0の電圧変化量は、DA変換器17からの信号s5の
電圧と、スイッチ13のオン時間τを選択することがによ
り任意に設定することができる。従って、VCO15の発振
周波数を高い分解能で定めることができる。
値(s5=E1)とし、スイッチ13を所定の時間τだけ閉じ
る。したがって、電圧E1が抵抗11を介してコンデンサ1
0、増幅器8の積分回路で積分され、増幅器8の出力信
号s0の電圧が変化し、VCO15の発振周波数4が変化す
る。そして、信号電圧s5=E1の大きさや、時定数R1・C1
(R1は抵抗11の抵抗値でありC1はコンデンサ10の容量値
である)を選ぶことにより、増幅器8の出力信号s0の電
圧を急速に変化させ、高速に出力周波数4を切替える
ことができる。以上は、本発明により高速に出力周波数
を変化できる理由を説明したものであるが、次に高い分
解能の周波数を出力できる理由を説明する。増幅器8の
出力信号s0の電圧変化量は、DA変換器17からの信号s5の
電圧と、スイッチ13のオン時間τを選択することがによ
り任意に設定することができる。従って、VCO15の発振
周波数を高い分解能で定めることができる。
次に本発明によれば出力周波数を連続的にスイープでき
る理由を説明する。第1図において、スイッチ7を接点
b側に接続し、DA変換器17の出力信号s5の電圧を小さな
値e5として、スイッチ13を閉じる。その結果、小さな電
圧e5により僅かな電流が抵抗11を介して積分コンデンサ
10に流入するので、増幅器8の出力信号s0の電圧は徐々
に変化し、VCO15の周波数をスイープすることができ
る。
る理由を説明する。第1図において、スイッチ7を接点
b側に接続し、DA変換器17の出力信号s5の電圧を小さな
値e5として、スイッチ13を閉じる。その結果、小さな電
圧e5により僅かな電流が抵抗11を介して積分コンデンサ
10に流入するので、増幅器8の出力信号s0の電圧は徐々
に変化し、VCO15の周波数をスイープすることができ
る。
第3図は異なるスイープ動作を行なわせることができる
手段を示したものであり、第1図の増幅器8の周辺部の
みを描いた。第3図で新たに設けたものは、スイッチ22
と抵抗23の直列回路である。そして、この抵抗23の抵抗
値を抵抗11の抵抗値と異なる値にしておけば、スイッチ
13、22を選択することにより、異なるスイープ動作を行
なわせることができる。
手段を示したものであり、第1図の増幅器8の周辺部の
みを描いた。第3図で新たに設けたものは、スイッチ22
と抵抗23の直列回路である。そして、この抵抗23の抵抗
値を抵抗11の抵抗値と異なる値にしておけば、スイッチ
13、22を選択することにより、異なるスイープ動作を行
なわせることができる。
以上のように、スイッチ7を接点bに接続しておくとPL
Lのループが途中で切れるので、回路のドリフトや、ノ
イズ(1/のようにゆっくりのもの)により、VCO15の
発振周波数は理想の状態(PLL動作)からずれてくる。
そこで最初のPLL動作に戻す必要があるが、速くPLLをロ
ック状態にするため、次の手段をとることが好ましい。
例えば、スイッチ7を接点a側に切替える前に、予め、
DA変換器17及びスイッチ13を適宜操作してVCO15の制御
信号s0の電圧をPLLがロックする電圧に調整しておくの
である。このロック電圧は、例えばスイッチ7が接点a
から接点bへ切替わる直前の電圧であり、この時の電圧
を適当な手段(図示せず)で記憶しておけばよい。この
ように予めVCO15の制御信号s0をロック電圧にしておけ
ば、スイッチ7を接点a側に切替えてPLLのループを閉
じた途端に当然ロックする。
Lのループが途中で切れるので、回路のドリフトや、ノ
イズ(1/のようにゆっくりのもの)により、VCO15の
発振周波数は理想の状態(PLL動作)からずれてくる。
そこで最初のPLL動作に戻す必要があるが、速くPLLをロ
ック状態にするため、次の手段をとることが好ましい。
例えば、スイッチ7を接点a側に切替える前に、予め、
DA変換器17及びスイッチ13を適宜操作してVCO15の制御
信号s0の電圧をPLLがロックする電圧に調整しておくの
である。このロック電圧は、例えばスイッチ7が接点a
から接点bへ切替わる直前の電圧であり、この時の電圧
を適当な手段(図示せず)で記憶しておけばよい。この
ように予めVCO15の制御信号s0をロック電圧にしておけ
ば、スイッチ7を接点a側に切替えてPLLのループを閉
じた途端に当然ロックする。
なお、VCO15の制御信号s0を所望の電圧にするための回
路構成例を第2図に示す。第2図は第1図において増幅
器8の周辺部のみを描いたものであり、第2図で新たに
加えた構成素子は増幅器20だけである。そして、この反
転入力端子に第1図でも示すDA変換器17からの信号を加
え、増幅器20の出力はスイッチ13に接続する。そして非
反転入力端子を増幅器8の出力端子に接続する。このよ
うに構成すれば、DA変換器17の出力電圧は増幅器8の出
力電圧と等しくなるので制御信号s0の電圧を所望の値に
設定することができる。
路構成例を第2図に示す。第2図は第1図において増幅
器8の周辺部のみを描いたものであり、第2図で新たに
加えた構成素子は増幅器20だけである。そして、この反
転入力端子に第1図でも示すDA変換器17からの信号を加
え、増幅器20の出力はスイッチ13に接続する。そして非
反転入力端子を増幅器8の出力端子に接続する。このよ
うに構成すれば、DA変換器17の出力電圧は増幅器8の出
力電圧と等しくなるので制御信号s0の電圧を所望の値に
設定することができる。
また、第1図において増幅器8の周辺の構成を第4図の
ようにしてもよい。第4図は抵抗11と増幅器8の反転入
力端子の間に抵抗25を新たに挿入したものである。この
場合の動作は、第1図と同じなので説明を省略する。
ようにしてもよい。第4図は抵抗11と増幅器8の反転入
力端子の間に抵抗25を新たに挿入したものである。この
場合の動作は、第1図と同じなので説明を省略する。
また、以上ではDA変換器17の出力信号s5を電圧信号とし
て説明したが、電流信号であっても良い。この出力信号
s5が電流信号の場合は、抵抗11を不要とすることができ
る。
て説明したが、電流信号であっても良い。この出力信号
s5が電流信号の場合は、抵抗11を不要とすることができ
る。
ハ.「本発明の効果」 以上述べたように、本発明によれば、次の効果が得られ
る。
る。
スイッチ7を切替える際、接点a,bの電位は同じな
のでスムーズに切替えができる。
のでスムーズに切替えができる。
周波数の切替時において、抵抗11とコンデンサ10と
からなる時定数を小さく設計することができるので、高
速に切替えることができる。
からなる時定数を小さく設計することができるので、高
速に切替えることができる。
VCO15の制御信号s0の電圧を任意の値に制御できる
ので、出力周波数4の分解能を高くすることができ
る。
ので、出力周波数4の分解能を高くすることができ
る。
また、VCO15の制御信号s0の電圧をゆっくり変化さ
せることができるのでスイープ動作を行なわせることが
できる。
せることができるのでスイープ動作を行なわせることが
できる。
第1図は本発明に係る信号発生回路の構成例を示すブロ
ック図、第2図はVCO15の制御信号s0を所望の電圧にす
るための回路構成例を示す図、第3図は異なるスイープ
動作を行なわせることができる手段を示した図、第4図
は増幅器8の周辺部の別の構成例を示した図、第5図は
PLLを用いた従来の信号発生回路を示す図である。 1,2……分周器、3……位相検出器、4,11……抵抗、5,1
0……コンデンサ、7,13……スイッチ、8,20……増幅
器、15……VCO、16……制御回路、17……DA変換器。
ック図、第2図はVCO15の制御信号s0を所望の電圧にす
るための回路構成例を示す図、第3図は異なるスイープ
動作を行なわせることができる手段を示した図、第4図
は増幅器8の周辺部の別の構成例を示した図、第5図は
PLLを用いた従来の信号発生回路を示す図である。 1,2……分周器、3……位相検出器、4,11……抵抗、5,1
0……コンデンサ、7,13……スイッチ、8,20……増幅
器、15……VCO、16……制御回路、17……DA変換器。
Claims (1)
- 【請求項1】VCOと、 このVCOの出力に基づく信号(s4)と基準信号(sr)に
基づく信号との位相差を検出する位相検出器と、 非反転入力端子と反転入力端子を有し、非反転入力端子
は共通電位点に接続され、反転入力端子と出力端子間に
積分コンデンサ(10)が接続された増幅器(8)と、 前記位相検出器の出力を前記増幅器(8)の非反転入力
端子と反転入力端子に交互に切替えて加えるスイッチ手
段(7)と、 指定されたアナログ信号(s5)を発生させる手段(17)
と、 このアナログ信号(s5)を前記増幅器(8)の反転入力
端子に選択的に加えるスイッチ手段(13)と、 を備えた信号発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61029714A JPH0761008B2 (ja) | 1986-02-13 | 1986-02-13 | 信号発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61029714A JPH0761008B2 (ja) | 1986-02-13 | 1986-02-13 | 信号発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62188426A JPS62188426A (ja) | 1987-08-18 |
JPH0761008B2 true JPH0761008B2 (ja) | 1995-06-28 |
Family
ID=12283775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61029714A Expired - Lifetime JPH0761008B2 (ja) | 1986-02-13 | 1986-02-13 | 信号発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0761008B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010050738A (ja) * | 2008-08-21 | 2010-03-04 | Thine Electronics Inc | Pll周波数シンセサイザ |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5339229A (en) * | 1976-09-22 | 1978-04-11 | Mitsubishi Electric Corp | Electrolytic processing method |
JPS53144240A (en) * | 1977-05-21 | 1978-12-15 | Mitsubishi Electric Corp | Signal detection circuit |
JPS5669934A (en) * | 1979-11-12 | 1981-06-11 | Pioneer Electronic Corp | Leading-in sweep device of pll circuit |
GB2143385A (en) * | 1983-07-13 | 1985-02-06 | Plessey Co Plc | Phase lock loop circuit |
-
1986
- 1986-02-13 JP JP61029714A patent/JPH0761008B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS62188426A (ja) | 1987-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4587496A (en) | Fast acquisition phase-lock loop | |
US3337814A (en) | Phase comparator for use in frequency synthesizer phase locked loop | |
KR100326907B1 (ko) | 2개의 귀환루프를 갖는 클럭 승산기 | |
JP2001196925A (ja) | 周波数比較器とそれを備えた位相同期回路 | |
EP0563945A1 (en) | Phase locked loop | |
US4972446A (en) | Voltage controlled oscillator using dual modulus divider | |
US5821789A (en) | Fast switching phase-locked loop | |
JPH0761008B2 (ja) | 信号発生回路 | |
JP3080007B2 (ja) | Pll回路 | |
US4465982A (en) | Phase-locked loop with reduced frequency modulation | |
KR0148180B1 (ko) | 클램프회로를 이용한 위상검출기 | |
JPH0537370A (ja) | 周波数シンセサイザ | |
JP4082207B2 (ja) | 周波数シンセサイザ | |
JPH03163912A (ja) | Pll周波数シンセサイザ回路 | |
JPH0758635A (ja) | 周波数シンセサイザ | |
JPS62188427A (ja) | 信号発生回路 | |
JP2631009B2 (ja) | Pll回路 | |
JPH0964733A (ja) | 周波数シンセサイザ | |
JP2762769B2 (ja) | Pll周波数シンセサイザ | |
KR19990030658A (ko) | 고속 위상 동기 루프 및 그의 로킹 방법 | |
JPS58178635A (ja) | 位相引込回路 | |
JPS6333739B2 (ja) | ||
HU203920B (en) | Method and circuit arrangement for increasing speed of tuning of the frequency synthezers | |
JPS6354823A (ja) | Pll回路 | |
JPH0786931A (ja) | 周波数シンセサイザ |