HU203920B

HU203920B - Method and circuit arrangement for increasing speed of tuning of the frequency synthezers

Info

Publication number: HU203920B
Application number: HU197588A
Authority: HU
Inventors: Laszlo Czako; Jozsef Foeldes; Laszlone Roenkoes; Sandor Toth
Original assignee: Hiradastechnika Mech Lab
Priority date: 1988-04-18
Filing date: 1988-04-18
Publication date: 1991-10-28

Abstract

A találmány tárgya eljárás frekvenciaszintézerek hangolási sebességének növelésére, amelynek során villamos jellel vezérelhető, frekvenciakimenetű jelforrás kimenőjelének, vagy annak meghatározott részének fázisát referencia-jelforrás fázisával mintavételezett módon összehasonlítjuk, az eltérés nagyságától függően pedig zárt, negatív visszacsatolási! szabályozási hurokban módosítjuk a villamos jellel vezérelhető, frekvenciakimenetű jelforrás frekvenciáját és fázisát. Az eljárás lényege, hogy a frekvenciakimenetű jelforrás frekvenciáját önmagában ismert módon elÓhangoljuk, a kimenőjel frekvenciáját csökkentjük. A csökkentett frekvenciájú kimenőjel fázisának és a referencia-jelforrás fázisának különbségét megmérjük, és a referencia-jelforrás és/vagy a csökkentett frekvenciájú kimenőjel fázisába fázistolás révén beavatkozunk oly módon, hogy a különbség az állandósult, stabil állapotban felvett különbség értékéhez közeledjen. A találmány tárgya továbbá áramköri elrendezés is, amelynek villamos jellel vezérelhető, frekvenciakimenetű jelforrása (1) van, a jelforrás (1) kimenetéhez változtatható osztási arányú frekvenciaosztó (2) csatlakozik, annak kimenetéhez pedig fáziskomparátor (5) van kötve. A fáziskomparátor (5) kimenete hurokszűrőn (6) keresztül a frekvenciakimenetű jelforrás (1) vezérlőbemenetére vissza van csatolva, a fáziskompaA leírás terjedelme: 12 oldal (ezen belül 3 ábra) 3. ábra HU 203 920 A -1-The present invention relates to a method for increasing the tuning rate of frequency synthesizers, wherein the phase of the output signal of a frequency-controlled signal source controlled by an electric signal, or a specified portion thereof, is compared to the phase of the reference source, and, depending on the magnitude of the deviation, closed, negative feedback! in the control loop we modify the frequency and phase of the frequency signal source that can be controlled by the electric signal. The essence of the method is that the frequency of the frequency output source is amplified in a manner known per se, reducing the frequency of the output signal. The difference between the phase of the reduced frequency output signal and the phase of the reference signal is measured and intervened by phase shifting into the phase of the reference source and / or the reduced frequency, so that the difference approaches the value of the difference in steady state. The invention also relates to a circuit arrangement having an electric signal-controlled frequency-output signal source (1), a frequency divider (2) with a variable division ratio connected to the output of the signal source (1) and a phase comparator (5) connected to its output. The output of the phase comparator (5) through the loop filter (6) is coupled to the control input of the frequency output source (1), the scope of the description of the phase component is: 12 pages (including Figure 3) Figure 3 EN 203 920 A -1-

Description

3. ábraFigure 3

HU 203 920 AHU 203 920 A

HU 203 920 A rátör (5) referenciabemenetére pedig állandó referenciaosztón (3) keresztül referencia-jelforrás (4) csatlakozik. A frekvenciakimenetű jelforrás (1) előhangoló áramkörrel (10) van ellátva. Az áramköri elrendezés úgy van kialakítva, hogy időmérő áramkört (7) tartalmaz, amelynek jelbemenete a változtatható osztási arányú frekvenciaosztó (2) kimenetével, referencia-jelbemenete pedig a fáziskomparátor (5) referenciabemenetével van összekötve. Az időmérő áramkör (7) kimenete a változtatható osztási arányú frekvenciaosztó (2) osztásarányt vezérlő bemenetével van összekötve. (3. ábra)GB 203 920 A reference signal source (4) is connected to the reference input of the switch (5) via a constant reference divider (3). The frequency output signal source (1) is provided with a tuning circuit (10). The circuit arrangement is configured to include a timing circuit (7) having a signal input connected to an output of a variable frequency divider (2) and a reference signal input connected to a reference input of a phase comparator (5). The output of the timing circuit (7) is connected to the input of the variable frequency divider (2) for controlling the ratio. (Figure 3)

A találmány tárgya eljárás és áramköri elrendezés frekvenciaszintézerek hangolási sebességének növelésére.The present invention relates to a method and a circuit arrangement for increasing the tuning speed of frequency synthesizers.

A találmány szerinti megoldás előnyösen felhasználható a híradástechnika, a méréstechnika, a rádió-vételtechnika számos területén, ahol azt igen széles körben alkalmazzák. Az ismert indirekt digitális frekvenciaszintézerek elektronikusan hangolható oszcillátort, programozható frekvenciaosztót, fázis/frekvenciakomparátort, hurokszűrőt, referencia-jelforrást és esetleg frekvenciatranszponáló eszközt is tartalmaznak. A felhasználói igényeknek jelenleg az alacsony fáziszajú, rövid hangolási idejű, finom frekvencialépésben hangolható szintézerek felelnek meg minden szempontból. Az ismert, ezekkel az előnyös tulajdonságokkal rendelkező frekvenciaszintézerek többféleképpen is megvalósíthatók.The present invention can be advantageously used in many fields of telecommunication, metering and radio reception, where it is widely used. Known indirect digital frequency synthesizers also include an electronically tunable oscillator, a programmable frequency divider, a phase / frequency comparator, a loop filter, a reference source, and possibly a frequency transducer. At the moment, low-phase, short tuning time, fine-frequency tunable synthesizers meet every user's need. Known frequency synthesizers with these advantageous properties can be implemented in a variety of ways.

A frekvenciahangolás gyorsításával foglalkozik a 2 812 377 lajstromszámú NSZK szabadalmi leírás. A leírás szerinti megoldás esetén a PLL szabályozókörének hurokszűrőjében a nagy időállandójú áramköri elem gyors feszültségváltozását külön műveleti erősítővel biztosítják.Frequency tuning is described in German Patent No. 2,812,377. In the embodiment described herein, a fast operating voltage change in the loop filter of the PLL control circuit is provided by a separate operational amplifier.

Frekvenciaszintézereknél a legfőbb hátrány a fáziskomparátor tranziens működésének kezdeti pillanatában lévő, az ismert rendszerekben spontán módon kialakuló, bizonytalan fázishelyzetből adódó és ennek következtében mind időtartamban, mind pedig lefolyást módban bizonytalan tranziens viselkedés. Ezért az ismert frekvenciaszintézerek esetében a szokásos, néhányszor 10 ms-nél lényegesen rövidebb áthangolási idők biztosítása nagy nehézségeket okoz, illetve az adott hangolási sebesség eléréséhez az elméletileg szükséges elrendezéseknél lényegesen bonyolultabb elrendezések alkalmazása szükséges (például többhuikos, magas egyedi mintavételi frekvenciájú szintézerek).For frequency synthesizers, the main disadvantage is the transient behavior of the phase comparator in the initial moment of transient operation of the known systems resulting from spontaneous phase uncertainty in the known systems and consequently in both time and flow mode. Therefore, known frequency synthesizers often have difficulty in providing the usual tuning times of a few times significantly less than 10 ms, or employing much more complex layouts than theoretically required to achieve that tuning rate (e.g., multi-weekly, high individual sample rate synthesizers).

Ismeretes továbbá a 2 735 642 lajstromszámú, szintén NSZK-beli szabadalmi leírás, amely olyan megoldást ismertet, amelynél a PLL hurokszűrőjének automatikus átváltása biztosítva van. Hangoláskor egy szélessávú alul áteresztő szűrő, stabil állapotban pedig egy keskenysávú alul áteresztő szűrő kapcsolódik a szabályozókörbe. Az átkapcsolást külön áramkör végzi, amely VCO (feszültséggel vezérelt oszcillátor) hangolófeszültsége pillanatnyi értékének és átlagértékének eltérését érzékeli, megfelelő különbség esetén pedig az átkapcsolást elvégzi.Also known is U.S. Patent No. 2,735,642, also issued to the Federal Republic of Germany, which discloses a solution in which automatic switching of the PLL loop filter is provided. During tuning, a broadband low pass filter and, in steady state, a narrow band low pass filter are connected to the control loop. The switching is done by a separate circuit which detects the difference between the current and average value of the VCO (voltage controlled oscillator) tuning voltage and, when the difference is correct, performs the switching.

A gyors, alacsony fáziszajú, finom frekvenciafelbontású ffekvenciaszintézerek előállításánál nagy lépést jelentett a ffakcionális (törtosztású) technika megjelenése. Ismeretes ugyanis, hogy a frakcionális osztású szintézerekben a szabályozás gyakorlatilag elérhető sávszélességét korlátozó mintavételi frekvencia lényegesen nagyobbra választható a legkisebb, realizálni kívánt frekvencialépésnél.The advent of the fractional (fractional) technique was a major step in the production of fast, low-phase, fine-frequency frequency synthesizers. It is known that in fractional-based synthesizers, the sampling frequency limiting the practically available bandwidth of the control can be selected substantially higher than the smallest frequency step to be realized.

Az ismert frekvenciaszintézereknél az alacsony fázis15 zajt, egyéb áramköri szempontok mellett, a PLL hurokszűrőjének optimális tervezése biztosítja. A frekvenciaáthangolást a szabályozás elméletileg elérhetőnél általában lényegesen alacsonyabb sávszélessége és a frekvenciatranziens során spontán kialakuló bizonytalan kezdeti fá20 zishelyzet lassítja. Szakember számára szabályozástechnikából ismeretes, hogy a szabályozás gyorsasága (a hangolás sebessége) a lineáris tartományon belül a szabályozás sávszélességétől függ, amit a diszkrét idejű - mintavételezett - rendszerekben a mintavételi frekvencia kor25 látoz. A szabályozott jel a referenciajel változásait a szabályozási sávszélességen belül a szabályozás fokszámának és a hurokerősítés nagyságának megfelelő hibával követi, a szabályozási tartományon kívül pedig a hurokerősítés frekvenciafüggésének megfelelőén csillapítja a referenciajel változásait.With known frequency synthesizers, low phase 15 noise, among other aspects of the circuit, is provided by the optimal design of the PLL loop filter. Frequency tuning is generally slowed down by a much lower bandwidth than that theoretically achievable and by an uncertain initial phase spontaneously occurring during the frequency transient. It is known to those skilled in the art of control technology that the rate of control (tuning rate) within the linear range depends on the control bandwidth seen in discrete-time, sampled systems, the sampling frequency age. The controlled signal follows changes in the reference signal within the control bandwidth with an error corresponding to the degree of control and the magnitude of the loop gain, and outside the control range attenuates changes in the reference signal according to the frequency dependence of the loop gain.

Az elmúlt évek során ezen a területen az elsődleges cél az alacsony fáziszaj elérése volt, amit többek között a szabályozási sávszélesség alacsony értéken tartásával - ily módon leszűrve a referenciaforrásból, illetve az áramköri elemekből származó zajfeszültséget a VCO hangolóbemenetéről - értek el. Az így kialakuló, viszonylag lassú hangolási időt a kritikus esetekben frekvenciaelőhangoló áramkörrel csökkentették.In recent years, the primary goal in this area has been to achieve low phase noise, which has been achieved, among other things, by keeping the control bandwidth low, thereby filtering out the noise from the reference source or circuitry from the VCO tuner input. The resulting relatively slow tuning time has been reduced in critical cases by a frequency tuning circuit.

A hangolási idő csökkentésének további megoldása ismerhető meg a 194 454 lajstromszámú magyar szabadalmi leírásból. A megoldás a hangolási időt növelő hurokszűrő energiatároló elemét a hangolás pillanatában egy olyan új hurokszűrőelemmel cseréli ki, amely feszültsége az új állapotban felvett frekvenciaértéknek megfelelőén van előkészítve külső feszültségkényszerrel, és ugyanakkor a programozott osztó osztásarányát is megváltoztatja. Az átkapcsolás előtti és az átkapcsolás utáni néhány összehasonlítási periódusban a fáziskomparátor helyes működéséhez állandó műjelet alkal50 maznak. A megoldás hátránya, hogy az új hurokszűrő előkészítése időt vesz igénybe, a kicseréléskor nem kívánt kapcsolási tranziensek lépnek fel a VCO hangolóbemenetén és a kicserélési tranziens, valamint a programozott osztó osztásarány változtatása miatti kés55 leltetési bizonytalanság következtében a VCO leosztott jelének fázishelyzete határozatlan.A further solution for reducing the tuning time can be found in the Hungarian Patent No. 194,454. The solution replaces the tuning time-increasing loop filter energy storage element at the moment of tuning with a new loop filter element that is voltage-matched to the frequency of the new state with external voltage constraint and at the same time changes the programmed divider ratio. During some comparison periods before and after switching, a constant operating signal is used for the correct operation of the phase comparator. A disadvantage of this solution is that the preparation of the new loop filter takes time, unwanted switching transients occur at the VCO tuning input, and due to the delay in the VCO, due to the switching transient and the change of the programmed splitter ratio, the undetected signal is fuzzy.

A találmány célja olyan megoldás létrehozása, amellyel a frekvenciaszintézerek hangolási sebessége növelhető, s amely egy adott hangolási sebességhez el60 méletileg elengedhetetlenül szükséges mintavételi frek-21The object of the present invention is to provide a solution for increasing the tuning speed of frequency synthesizers, which is theoretically indispensable for a given tuning speed.

HU 203 920 A vencia alkalmazása esetén, bármely kezdeti fázishelyzetnél is, a lehető legrövidebb tranzienst rendeli hozzá.GB 203 920 Assigns the shortest possible transient when using vencia, even in any initial phase situation.

Felismertük, hogy a megfelelő beavatkozás érdekében a kezdeti, tetszőleges, spontán fázishelyzet helyett biztosítható minden esetben a fáziskomparátor számára kezdeti állapotként a rendszeire jellemző, egy rendszertechnikai minimumnál biztosan nem nagyobb, minimális fáziskülönbség. Ennek biztosítása esetén a tranziensek lefolyása már nem lesz tetszőleges, hanem minden esetben közel azonos és minimális időigényű.We have realized that instead of an initial, spontaneous phase situation, the phase comparator can always be provided with a minimum phase difference that is not greater than a system engineering minimum, in order to provide appropriate intervention. If this is ensured, the flow of the transients will no longer be arbitrary, but in each case will be nearly the same and will require minimal time.

A találmány további felismerése, hogy a tranziens kezdetén a kimenőjel frekvenciáját csökkentjük és a csökkentett frekvencia fázisának, valamint a referencia-jelforrás fázisának különbségét (az első fázisösszehasonlítási pillanatig spontán kialakuló fázishelyzetet) megmérjük és oly módon avatkozunk be a referenciajelforrás és/vagy a csökkentett frekvencia fázisába fázistolással hogy a szabályozókör stacioner állapotában megengedett maximális, vagy annál kisebb fáziseltérésű jelek jussanak a fáziskomparátor bemenetéire. A beavatkozás tehát azt eredményezi, hogy tranziens állapotban a referencia-jelforrás és a csökkentett frekvencia fázisának különbsége a stabil, állandósult állapotban felvett különbség értékéhez közelit.It is a further object of the present invention to reduce the frequency of the output signal at the beginning of the transient and measure the difference between the phase of the reduced frequency and the phase of the reference signal source (spontaneously occurring phase up to the first phase comparison) and thereby interfering with the reference signal and / or phase shift so that signals with maximum or less phase tolerances allowed in the stationary state of the control circuit are fed to the inputs of the phase comparator. The intervention thus results in the difference between the phase of the reference signal source and the reduced frequency in the transient state being close to that of the steady state steady state.

Tekintettel arra, hogy ily módon már a mérési pontosságnak megengedett mértékű a különbségek eltérése, ezért rájöttünk arra is, hogy a maradék hiba megszüntetésének idejére megnövelhető a szabályozás sebessége, ezáltal a beállási idő lerövidíthető. A találmány további felismerése, hogy a fáziszárt hurok sávszélességét az üzemi értékről a hangolási idő alatt a mintavételi frekvencia által megengedett maximális értékre kapcsoljuk A kimenőjelet előállító VCO oszcillátor frekvenciájának a tervezés során meghatározott pontosságú előhangolása a mintavételi periódusidőnél gyorsabban megtörténik. A megoldás igen nagy előnye, hogy ily módon, annak ellenére, hogy a szabályozás gyorsaságát változtatjuk, a szabályozás stabilitása mégis állandó marad. Természetesen a maradék hiba megszüntetése után tovább már nem tartjuk fenn a gyors szabályozást, a szabályozási kör sebességét visszaállítjuk az alaphelyzetnek megfelelően.Given that the difference in measurement accuracy is already allowed in this way, we have also realized that it is possible to increase the control speed by eliminating the residual error, thus shortening the set-up time. It is a further object of the present invention to switch the phase-locked loop bandwidth from the operating value to the maximum allowed by the sampling frequency during tuning. The accuracy of the frequency of the output VCO oscillator specified during design is faster than the sampling period. The great advantage of this solution is that in this way, despite changing the speed of the control, the stability of the control remains constant. Of course, once the remaining error has been eliminated, we will no longer maintain fast control, and will reset the control loop speed to its original state.

A találmány tárgya eljárás frekvenciaszintézerek hangolási sebességének növelésére, amelynek során villamos jellel vezérelhető, frekvenciakimenetű jelforrás kimenőjelének, vagy annak meghatározott részének fázisát referencia-jelforrás fázisával mintavételezett módon összehasonlítjuk, az eltérés nagyságától függően zárt, negatív visszacsatolású szabályozási hurokban módosítjuk a villamos jellel vezérelhető frekvenciakimenetű jelforrás frekvenciáját és fázisát.The present invention relates to a method for increasing the tuning speed of frequency synthesizers by comparing a phase of an output of a frequency-controlled signal source, or a portion thereof, controlled by an electrical signal in a sampled manner, modifying the frequency response of a frequency-controlled control loop and phase.

Az eljárás lényege, hogy a frekvenciakimenetű jelforrás frekvenciáját önmagában ismert módon előhangoljuk, a kimenőjel frekvenciáját csökkentjük, a csökkentett frekvenciájú kimenőjel fázisának és a referencia-jelforrás fázisának különbségét megmérjük, és a referencia-jelforrás és/vagy a csökkentett frekvenciájú kimenőjel fázisába fázistolás révén beavatkozunk oly módon, hogy a különbség az állandósult, stabil állapotban felvett különbség értékéhez közeledjen.The essence of the method is to tune the frequency of the frequency output source in a manner known per se, to reduce the output frequency, to measure the difference between the phase of the reduced frequency output and the phase of the reference source, and to reduce the output frequency of the reference source and / or so that the difference approaches the value of the difference in a steady state.

Az eljárás előnyös megoldása esetén az előhangolást két összehasonlítási - mintavételi - periódus közötti időtartam alatt végezzük.In a preferred embodiment of the method, the pre-tuning is performed over a period of two comparative sampling periods.

Az eljárás célszerű megoldásánál a szabályozás beavatkozási sebességét időlegesen megnöveljük oly módon, hogy a szabályozási hurok sávszélességét a mintavételi frekvencia által meghatározott stabilitási tartományon belül megnöveljük és az eredeti beavatkozási sebességet visszaállítjuk, ha a különbség az állandósult, stabil állapotban felvett különbségéitéket a kívánt mértékben megközelíti.In an expedient embodiment of the method, the control intervention rate is temporarily increased by increasing the control loop bandwidth within the stability range defined by the sampling rate and restoring the original intervention rate when the difference approaches the steady state steady state difference.

A találmány tárgya továbbá áramköri elrendezés frekvenciaszintézerek hangolási sebességének növelésére, amelynek villamos jellel vezérelhető, frekvenciakimenetű jelforrása - előnyösen VCO - van, a jelforrás kimenetéhez változtatható osztási arányú frekvenciaosztó csatlakozik, annak kimenetéhez pedig fáziskomparátor van kötve. A fáziskomparátor kimenete hurokszűrőn keresztül a frekvenciakimenetű jelforrás vezérlőbemenetére vissza van csatolva, a fáziskomparátor referenciabemenetére pedig állandó referenciaosztón keresztül referencia-jelforrás csatlakozik. A frekvenciakimenetű jelforrás előhangoló áramkörrel van ellátva. Az áramköri elrendezés úgy van kialakítva, hogy időmérő áramkört tartalmaz, amelynek jelbemenete a változtatható osztási arányú frekvenciaosztó kimenetével, referencia-jelbemenete pedig a fáziskomparátor referenciabemenetével van összekötve. Az időmérő áramkör kimenete fázistoló vezérlőbemenetére csatlakozik és a fázistoló vagy a fáziskomparátor és az állandó referenciaosztő közé vagy pedig a változtatható osztási arányú frekvenciaosztó és a fáziskompa-rátor közé van iktatva. Az előhangoló áramkör szekvenciális vezérlőegységet tartalmaz, amelynek első adatkimenetére D/A átalakítón keresztül a frekvenciakimenetű jelforrás másik vezérlőbemenete van kötve, második adatkimenete van, amely a változtatható osztási arányú frekvenciaosztó osztásarányt vezérlő bemenetére csatlakozik. A szekvenciális vezérlőegység szinkronkimenete az időmérő áramkör szinkron-jelbemenetével, további szinkronkimenete pedig időzítő áramkör bemenetével van összekötve. Hurokszúrője vezérelhető sávszélességű, amelynek vezérlőbemenetére az időzítő áramkör kimenete csatlakozik.The invention further relates to a circuit arrangement for increasing the tuning speed of frequency synthesizers having an electric signal controlled frequency output signal source, preferably a VCO, a variable frequency divider coupled to the output of the signal source and a phase comparator connected to its output. The phase comparator output is fed back through a loop filter to the control input of the frequency output signal source, and to the phase comparator reference input via a constant reference divider. The frequency output signal source is provided with a tuning circuit. The circuit arrangement is configured to include a timing circuit having a signal input connected to a variable divider frequency divider output and a reference signal input coupled to a phase comparator reference input. The output of the timing circuit is connected to the control input of a phase shift and is inserted between the phase comparator and the constant reference divider or between the variable divider frequency divider and the phase comparator. The pre-tuning circuit comprises a sequential control unit having a first data output connected via a D / A converter to another control input of the frequency output signal, and a second data output connected to a variable ratio frequency divider controlling the input ratio. The synchronous output of the sequential control unit is connected to the synchronous signal input of the timing circuit and its further synchronous output to the input of the timing circuit. Its loop pin has a controllable bandwidth, the control input of which is connected to the output of the timing circuit.

Az áramköri elrendezés előnyös megoldása esetén a fázistoló shiftregiszterként van kiképezve.In a preferred embodiment of the circuit arrangement, the phase shift is configured as a shifter register.

A találmány tárgya további áramköri elrendezés frekvenciaszintézerek hangolási sebességének növelésére, amelynek villamos jellel vezérelhető, frekvenciakimenetű jelforrása - előnyösen VCO - van, a jelforrás kimenetéhez változtatható osztási arányú frekvenciaosztó csatlakozik, annak kimenetéhez pedig fáziskomparátor van kötve. A fáziskomparátor kimenete hurokszűrőn keresztül a frekvenciakimenetű jelforrás vezérlőbemenetére vissza van csatolva, a fáziskomparátor referenciabemenetére pedig állandó referenciaosztón keresztül referencia-jelforrás csatlakozik. A frekvenciakimenetű jelforrás előhangoló áramkörrel van ellátva. Az áramköri elrendezés úgy van kialakítva, hogy időmérő áramkört tartalmaz, amelynek jelbeme3The present invention relates to a further circuit arrangement for increasing the tuning speed of frequency synthesizers having an electrically controlled frequency output signal source, preferably VCO, coupled to the output of the signal source with a variable divider and a phase comparator connected to its output. The phase comparator output is fed back through a loop filter to the control input of the frequency output source, and the reference comparator input to the phase comparator is connected via a constant reference divider. The frequency output signal source is provided with a tuning circuit. The circuit arrangement is configured to include a timing circuit having a signal input3

HU 203 920 A nete a változtatható osztási arányú frekvenciaosztó kimenetére, referencia-jelbemenete pedig a fáziskomparátor referenciabemenetére csatlakozik. Az időmérő áramkör kimenete a változtatható osztási arányú frekvenciaosztó osztásarányt vezérlő bemenetével van összekötve. Az előhangoló áramkör szekvenciális vezérlőegységet tartalmaz, amelynek első adatkimenetére D/A átalakítón keresztül a frekvenciakimenetű jelforrás másik vezérlóbemenete van kötve, második adatkimenete van, amely a változtatható osztási arányú frekvenciaosztó osztásarányt vezérlő bemenetére csatlakozik. A szekvenciális vezérlőegység szinkronkimenete az időmérő áramkör szinkron-jelbemenetével, további szinkronkimenete pedig időzítő áramkör bemenetével van összekötve. Hurokszűrője vezérelhető sávszélességű, amelynek vezérlőbemenetére az időzítő áramkör kimenete csatlakozik.GB 203 920 The input is connected to the output of the variable divider and the reference signal input is to the reference input of the phase comparator. The output of the timing circuit is connected to the input of the variable frequency divider for controlling the aspect ratio. The pre-tuning circuit comprises a sequential control unit having a first data output connected via a D / A converter to another control input of the frequency output signal and a second data output connected to a variable ratio frequency divider controlling the input ratio. The synchronous output of the sequential control unit is connected to the synchronous signal input of the timing circuit and its further synchronous output to the input of the timing circuit. The loop filter has a controllable bandwidth, the control input of which is connected to the output of the timing circuit.

A találmány szerinti áramköri elrendezések előnyösen a találmány szerinti eljárás megvalósítására szolgálnak. Kísérleteink során beigazolódott, hogy az eljárás szerinti fázistolás mind analóg, mind pedig digitális módon realizálható. A fázistolás a referencia-jelforrás, valamint a frekvenciakimenetű jelforrás oldalán is elvégezhető, melyek célszerű megoldását találmányunk értelmében külön áramköri elrendezések valósítják meg. Az egyik áramköri elrendezés szerint a fázistolás a változtatható osztási arányú frekvenciaosztó időleges átprogramozásával van megoldva.The circuit arrangements of the present invention preferably serve to implement the method of the invention. In our experiments it has been proved that the phase shift according to the process can be realized both in analogue and digital way. The phase shift can also be performed on the side of the reference signal source as well as on the frequency output signal source, which are preferably implemented in accordance with the present invention by separate circuit arrangements. According to one circuit arrangement, the phase shift is solved by temporarily reprogramming the variable divider frequency divider.

A találmány szerinti áramköri elrendezések lehetséges, példakénti megoldását a mellékelt rajzok alapján ismertetjük részletesen, aholA possible exemplary embodiment of the circuit arrangement of the present invention will be described in detail with reference to the accompanying drawings, in which:

- az 1. ábra ismert frekvenciaszintézer felépítését,- Figure 1 shows the structure of a known frequency synthesizer,

- a 2. ábra a megoldásunk szerinti áramköri elrendezés egy célszerű megoldását,Figure 2 is a preferred embodiment of a circuit arrangement according to the present invention,

- a 3. ábra a megoldásunk szerinti áramköri elrendezés további célszerű megvalósítását,Figure 3 is a further preferred embodiment of a circuit arrangement according to the present invention,

- a 4. ábra az időmérő áramkör vázlatos felépítését,Figure 4 is a schematic diagram of the timing circuit,

- az 5. ábra pedig a szekvenciális vezérlőegység példakénti felépítését ábrázolja.and Figure 5 illustrates an exemplary structure of a sequential control unit.

Az 1. ábrán látható ismert frekvenciaszintézemek villamos jellel vezérelhető frekvenciakimenetű 1 jelforrása - előnyösen VCO - van. Az 1 jelforrás kimenetéhez változtatható osztási arányú 2 frekvenciaosztó csatlakozik, annak kimenetéhez pedig 5 fáziskomparátor van kötve. Az 5 fáziskomparátor kimenete 6 hurokszűrőn keresztül a frekvenciakimenetű 1 jelforrás vezérlőbemenetére negatívan vissza van csatolva. Az 5 fáziskomparátor referenciabemenetére pedig állandó 3 referenciaosztón keresztül 4 referencia-jelforrás csatlakozik. A frekvenciakimenetű 1 jelforrás 10 előhangoló áramkörrel van ellátva.The known frequency syntheses shown in Figure 1 have a signal source 1, preferably VCO, which can be controlled by an electric signal. A variable frequency divider 2 is connected to the output of the signal source 1 and a phase comparator 5 is connected to its output. The output of the phase comparator 5 is looped back through the loop filter 6 to the control input 1 of the frequency output signal source 1. A reference source 4 is connected to the reference input of the phase comparator 5 via a constant reference divider 3. The frequency output signal source 1 is provided with a presetting circuit 10.

A 2. ábra a találmány szerinti áramköri elrendezés célszerű megoldását ismerteti. Az áramköri elrendezés 7 időmérő áramkört tartalmaz, amelynek jelbemenete a változtatható osztási arányú 2 frekvenciaosztó kimenetére, referencia-jelbemenete pedig az 5 fáziskomparátor referenciabemenetére csatlakozik. Az ábra szerint a 7 időmérő áramkör kimenete 8 fázistoló vezérlőbemenetére van kötve. A 8 fázistoló az ábrán látható módon az 5 fáziskomparátor és az állandó 3 referenciaosztó közé van ik4 tatva. Mivel a fázistolás nemcsak a referenciajel-oldalon, hanem a frekvenciakimenetű 1 jelforrás oldalon is elvégezhető, ezért a 8 fázistoló a változtat-ható osztási arányú 2 frekvenciaosztó és az 5 fáziskom-parátor közé is iktatható, amelyet azonban külön nem ábrázolunk.Figure 2 illustrates a preferred embodiment of a circuit arrangement according to the invention. The circuit arrangement comprises 7 timing circuits, the signal input of which is connected to the output of variable frequency divider 2 and the reference signal input to the reference input of phase comparator 5. As shown, the output of the timing circuit 7 is connected to the control input 8 of the phase shift. As shown in the figure, the phase shift 8 is enclosed between the phase comparator 5 and the constant reference divider 3. As the phase shift can be performed not only on the reference signal side but also on the frequency output signal source side 1, the phase shift 8 can also be inserted between the variable divider frequency divider 2 and the phase comparator 5, which is not shown separately.

A 10 előhangoló áramkör szekvenciális 11 vezérlőegységet tartalmaz, amelynek első adatkimenetére 12 D/A átalakítón keresztül a frekvenciakimenetű 1 jelforrás másik vezérlóbemenete van kötve. A szekvenciális 11 vezérlőegységnek második adatkimenete van, amely a változtatható osztási arányú 2 frekvenciaosztó osztásarányt vezérlő bemenetére csatlakozik. A szekvenciális 11 vezérlőegység szinkronkimenete a 7 időmérő áramkör szinkron-jelbemenetével, további szinkronkimenete pedig 13 időzítő áramkör bemenetével van összekötve. Találmányunk értelmében a 6 hurokszűrő vezérelhető sávszélességű, amelynek vezérlőbemenetére a 13 időzítő áramkör kimenete csatlakozik.The pre-tuning circuit 10 comprises a sequential control unit 11, the first data output of which is connected to the other control input of the frequency output signal source 1 via a D / A converter 12. The sequential control unit 11 has a second data output which is connected to a variable input frequency control input of the variable divider. The synchronous output of the sequential control unit 11 is connected to the synchronous signal input of the timing circuit 7 and its further synchronous output to the input of the timing circuit 13. According to the present invention, the loop filter 6 has a controllable bandwidth, the control input of which is connected to the output of the timing circuit 13.

A 2. ábra szerinti 8 fázistoló mind analóg, mind pedig digitális eszközként megvalósítható. Egy előnyös digitális megvalósításnál a 8 fázistoló shiftregiszterként van kiképezve. Ez az előnyös megvalósítás igen finom beállítást tesz lehetővé, hiszen shiftregiszterként történő realizálás esetén a fázistolás egyes lépéseinek finomsága a shiftregisztert meghajtó, önmagában ismert és ezért külön nem ábrázolt órajel frekvenciájának függvénye. Ez pedig a kívánt finomságnak megfelelően választható meg.The phase shift 8 of Figure 2 can be implemented as both an analog and a digital device. In a preferred digital embodiment, the phase shift 8 is configured as a shift register. This preferred embodiment allows for very fine tuning, since in the case of realization as a shifter register, the fineness of each phase shift step depends on the frequency of the clock signal driving the shifter register, which is known per se and therefore not shown separately. This can be selected according to the desired grit.

A 3. ábra a találmány szerinti áramköri elrendezés további célszerű megvalósítását ábrázolja. Ennél a megoldásnál a 7 időmérő áramkör kimenete a változtatható osztási arányú 2 frekvenciaosztó osztásarányt vezérlő bemenetével van összekötve. A fázistolást ennél a megoldásnál tehát a változtatható osztási arányú 2 frekvenciaosztó időleges átprogramozásával valósítjuk meg. Ez a megoldás kevésbé finom fázistolást tesz lehetővé, ugyanis a fázistolás legkisebb lépési finomságát a frekvenciakimenetű 1 jelforrás periódusideje határozza meg.Figure 3 illustrates a further preferred embodiment of a circuit arrangement according to the invention. In this solution, the output of the timing circuit 7 is connected to the input of the variable frequency divider 2 which controls the division ratio. Phase shifting in this embodiment is thus accomplished by temporarily reprogramming the variable divider frequency divider 2. This solution allows for less fine phase shifting, since the minimum step fineness of the phase shifting is determined by the period time of the frequency output signal source 1.

A 4. ábra a 7 időmérő áramkör példakénti vázlatos felépítését szemlélteti. Az ábra szerint a 7 időmérő áramkör 71 logikai áramkört tartalmaz, amelynek kimenete 72 számlálón keresztül 73 tároló bemenetével van összekötve. A 73 tároló kimeneté közvetlenül, vagy közvetve (például 74 összeadó/kivonó áramkörön keresztül) képezi a 7 időmérő áramkör kimenetét. A 4. ábrán látható, hogy a 71 logikai áramkörre a változtatható osztási arányú 2 frekvenciaosztó csatlakozik - jelbemenet -, referencia-jelbemenetére pedig az 5 fáziskomparátor referenciabemenete, vagyis az állandó 3 referenciaosztó kimenete van kötve. A 71 logikai áramkörnek szinkronkimenete van, amely a szekvenciális 11 vezérlőegység szinkron-jelbemenetével van összekötve. A 72 számlálónak órajelbemenete, valamint a szekvenciális 11 vezérlőegységgel összekötött engedélyező jelbemenete van. Szintén a szekvenciális 11 vezérlőegység gondoskodik a 73 tároló beírásáról, valamint törléséről.Figure 4 illustrates an exemplary schematic layout of the timing circuit 7. As illustrated, the timing circuit 7 comprises a logic circuit 71 whose output is connected via a counter 72 to a storage input 73. The output of the storage 73 forms, directly or indirectly (for example, through the addition / subtraction circuit 74), the output of the timing circuit 7. Figure 4 shows that the logic circuit 71 is connected to a variable frequency divider 2 signal input, and to its reference signal input the reference input of the phase comparator 5, i.e. the output of the constant reference divider 3. The logic circuit 71 has a synchronous output which is coupled to the synchronous signal input of the sequential control unit 11. The counter 72 has a clock input and an enable signal input connected to the sequential control unit 11. The sequential control unit 11 also provides for recording and deletion of the storage 73.

Az 5. ábrán látható a szekvenciális 11 vezérlőegység célszerű vázlatos felépítése, amelynek 111 CPU egysége, valamint 112 shiftregisztere van. A 111 CPU egység ' egyik kimenete a szekvenciális 11 vezérlőegység elsőFigure 5 illustrates a preferred schematic structure of the sequential control unit 11 having a CPU unit 111 and a shift register 112. One of the outputs of the CPU unit 111 is the first of the sequential control unit 11

HU 203 920 A adatkimenete, amely a 12 D/A átalakítóra csatlakozik. A 111 CPU egység másik kimenete a szekvenciális 11 vezérlőegység második adatkimenete, amely a változtatható osztási arányú 2 frekvenciaosztó osztásarányt vezérlőbemenetére csatlakozik A111 CPU egység további kimenete - amely a szekvenciális 11 vezérlőegység további szinkronkimenete - a 13 időzítő áramkör bemenetével van összekötve. Alii CPU egység ezen további kimenete egyben a 112 shiftregiszter törlőbemenetére is csatlakozik. A112 shiftregiszter adatbemenete állandó H szintre van kötve. Az ábra szerint a 71 logikai áramkör már ismertetett szinkronkimenete képezi a 112 shiftregiszter órajelbemenetét, mely szinkronkimenet - vagyis a szekvenciális 11 vezérlőegység szinkron-jelbemenete - a 111 CPU egységre is csatlakozik A 112 shiftregiszter egyes kimenetei közösen képezik a szekvenciális 11 vezérlőegység szinkronkimenetét, - amely a 7 időmérő áramkör szinkronbemenetével van összekötve - és amelyek a szekvenciális 11 vezérlőegység 72 számlálójának engedélyező jelbemenetére, valamint a 73 tárolóra csatlakoznakGB 203 920 Data output connected to the 12 D / A converter. The other output of the CPU 111 is the second data output of the sequential control unit 11, which is connected to the control input of the variable divider frequency divider 2, the other output of the CPU 111 being further synchronous output of the sequential control unit 11. This further output of the Alii CPU unit is also connected to the wipe input of the shift register 112. The A112 shifter register data input is bound to a constant H level. As illustrated, the synchronous output of logic circuit 71 is the clock input of shifter register 112, which synchronous output, i.e., the synchronous signal input of sequential control unit 11, is also connected to CPU 111. Connected to the synchronous input of the timing circuit 7 - which are connected to the enable signal input 72 of the sequential control unit 11 and to the memory 73

A találmány szerinti áramköri elrendezés az alábbiak szerint működik részletesen.The circuit arrangement according to the invention operates in detail as follows.

A működést először olyan áramköri elrendezés esetén írjuk le, amely az állandó 3 referenciaosztó és az 5 fáziskomparátor közé iktatott 8 fázistolóként shiftregisztert tartalmaz. Az áramköri elrendezés 111 CPU egysége hangolásindító külső jelet kap, amelynek hatására a 111 CPU egység megszünteti a további kimenetén a 112 shiftregiszter törlőjelét és egyben bekapcsolja a 13 időzítő áramkört A szekvenciális 11 vezérlőegység 111 CPU egysége az első, valamint a második adatkimeneten keresztül meghatározza az előhangolás mértékét, a változtatható osztási arányú 2 frekvenciaosztó osztási arányát. A 13 időzítő áramkör által meghatározott időtartamra bekapcsoljuk a 6 hurokszűrő nagy sávszélességét. Szintén a 13 időzítő áramkör gondoskodik arról is, hogy meghatározott ideig - az időmérés és az általunk elvégzett korrekció idejére - az 5 fáziskomparátor kimenetét letiltsa.The operation is first described in the case of a circuit arrangement which comprises a shifter register 8, which is inserted between the constant reference divider 3 and the phase comparator 5. The CPU unit 111 of the circuit arrangement receives a tuning start signal, which causes the CPU unit 111 to terminate the output of the shift register 112 at its further output and to turn on the timing circuit 13 The CPU 111 of the sequential control unit 11 determines the pre-tuning through the first and second data outputs. the frequency divider of the variable frequency divider 2. The high bandwidth of the loop filter 6 is turned on for the duration determined by the timing circuit 13. The timing circuit 13 also ensures that the output of the phase comparator 5 is disabled for a specified period of time, during the time measurement and the correction we make.

A következő, második szinkronjelnél - a változtatható osztási arányú 2 frekvenciaosztó értéke, valamint a vezérelhető frekvenciakimenetű 1 jelforrás (előnyösen VCO) frekvenciája állandó - a 112 shiftregiszter kimenetén megjelenő jel engedélyezi a 7 időmérő áramkör 72 számlálójának működését és a 71 logikai áramkör meghatározza a bemenetelre jutó jelek - a 2 frekvenciaosztó, valamint az állandó 3 referenciaosztó jele - előjelét, vagyis az eltérés előjelét. A harmadik szinkronjel hatására a 72 számláló tiltódik és a 72 számláló tartalma a 73 tárolóba kerül. Ez tehát azt jelenti, hogy a 73 tárolóban előállítottuk a kimenőjel fázisának és a 4 referencia-jelforrás fázisának különbségét.In the next second synchronous signal, the variable divider ratio frequency 2 and the frequency of the controllable frequency output source 1 (preferably VCO) are constant, the signal output from the shift register 112 enables the timer 72 to operate and the logic circuit 71 determines the input. signals - the signal of the frequency divider 2 and the signal of the constant reference divider 3, i.e. the sign of the deviation. As a result of the third sync signal, counter 72 is disabled and the contents of counter 72 are stored in memory 73. This means that the difference between the phase of the output signal and the phase of the reference signal source 4 has been made in the storage 73.

Ezt a különbséget - például 74 összeadó/kivonó áramkör segítségével a hiba, a 71 logikai áramkör által előállított előjelétől függően, - hozzáadjuk, vagy kivonjuk a fázistolás középértékét meghatározó számból, mely értéket a kővetkező, negyedik szinkronjelnél a 8 fázistolóba, esetünkben a fázistolást realizáló shiftregiszterbe írunk. A negyedik szinkronjel egyben törli a 73 tároló tartalmát.This difference is added or subtracted, for example by means of the addition / subtraction circuit 74, depending on the sign of the error generated by the logic circuit 71, to the number defining the mean value of the phase shift to the phase shift shiftr writing. The fourth synchronization signal also deletes the contents of the storage 73.

Ettől kezdve egy újabb hangolásindításig a 8 fázistoló, tehát a shiftregiszter tartalma nem változik.From now until the next tuning start, the content of the phase shift, ie the shift register, remains the same.

Amennyiben az áramköri elrendezésünknél a 7 időmérő áramkör kimenete a változtatható osztási arányú 2 frekvenciaosztó osztásarányt vezérlő bemenetére csatlakozik, akkor az áramköri elrendezés működése a következő. A szekvenciális 11 vezérlőegység és az áramköri elrendezés további részegységeinek működése a hangolásindítást követő első három szinkronjelnél megegyezik az előzőekben leírt működési móddal. Tehát a harmadik szinkronjelet követőén az időmérés eredménye a 73 tárolóban rendelkezésre áll. A 73 tároló értékét - például 74 összeadó/kivonó áramkör segítségével a hiba, a 71 logikai áramkör által előállított előjelétől függőén - hozzáadjuk, vagy kivonjuk a 2 frekvenciaosztó eredeti értékéhez(ből). A negyedik szinkronjelnél ezt az új értéket írjuk a változtatható osztási arányú 2 frekvenciaosztóba, ugyanakkor pedig a 112 shiftregiszter megfelelő kimenetével töröljük a 73 tároló tartalmát. Az ötödik szinkronjelnél pedig újra az eredeti értéket írjuk vissza a 2 frekvenciaosztóba. Ebben az esetben tehát a változtatható osztási arányú 2 frekvenciaosztó osztásarányát egy periódusideig változtatjuk meg. Ez a megoldás kevésbé finom beállítást tesz lehetővé, viszont ebben az esetben az áramköri elrendezés felépítése egyszerűbb.If, in our circuit arrangement, the output of the timing circuit 7 is connected to the input of the variable ratio frequency divider 2, the operation of the circuit arrangement is as follows. The operation of the sequential control unit 11 and other components of the circuit arrangement at the first three synchronous signals after the tuning start is the same as described above. Thus, after the third synchronization signal, the timing result is available in the memory 73. The value of the memory 73 is added to or subtracted from the original value of the frequency divider 2, for example by means of the addition / subtraction circuit 74 depending on the error signal generated by the logic circuit 71. For the fourth sync signal, this new value is written to the frequency divider 2 with variable pitch ratio, while the corresponding output of the shift register 112 deletes the contents of the storage 73. In the case of the fifth synchronization signal, the original value is again written back to the frequency divider 2. Thus, in this case, the frequency divider of the variable divider 2 is changed to a period of time. This solution allows for less fine tuning, but in this case, the circuit layout is simpler.

Az áramköri elrendezésnek olyan kiviteli alakja is lehetséges, ahol a 7 időmérő áramkör kimenete a változtatható osztási arányú 2 frekvenciaosztó osztásarányt vezérlő bemenetére csatlakozik, a 7 időmérő áramkör 71 logikai áramköre pedig nem képez előjelet. Ennél a kiviteli alaknál akkor csak egyirányú fázistolás valósítható meg - összeadás esetén késleltetés, kivonás esetén siettetés. Tegyük fel, hogy példánkban késleltetést valósítunk meg, vagyis a változtatható osztási arányú 2 frekvenciaosztó eredeti értékéhez a 7 időmérő áramkör által mért értéket hozzáadjuk. Ennél a célszerű kiviteli alaknál a szekvenciális 11 vezérlőegység 111 CPU egysége figyeli a hangolás irányát - frekvencianövelés, vagy -csökkenés - és mindig a frekvencia elóhangolásának, valamint a 2 frekvenciaosztó osztásarány beírási sorrendjével biztosítja az állandó fázissietést, amelyet késleltetve kompenzálunk. Ebben az esetben felfelé hangolás esetén a 111 CPU egység először a frekvenciaelőhangolást végzi a 12 D/A átalakítón keresztül és ezt követi a 2 frekvenciaosztóba a megfelelő érték beírása. Lefelé hangolás során ez a sorrend fordított. Amikor áramköri elrendezésünknél a fázistoló beavatkozóelem a 2 frekvenciaosztó, akkor előnyösen a 7 időmérő áramkör 72 számlálójának órajele a változtatható frekvenciakimenetű 1 jelforrás - előnyösen VCO - kimenőjele. Abban az esetben pedig, ha a 8 fázistoló shiftregiszter, akkor ennek a shiftregisztemek, valamint a 7 időmérő áramkör 72 számlálójának az órajelét választjuk azonosnak.An embodiment of the circuit arrangement is also possible in which the output of the timing circuit 7 is connected to the input of the variable frequency divider 2 and the logic circuit 71 of the timing circuit 7 is not a sign. In this embodiment, only a unidirectional phase shift can be achieved - delay in addition, rush in subtraction. Suppose, in this example, that a delay is realized, that is to say, the original value of the variable divider frequency divider 2 is added to the value measured by the timing circuit 7. In this preferred embodiment, the CPU unit 111 of the sequential control unit 11 monitors the tuning direction - frequency increment or decrement - and always provides a constant phase rush, which is compensated for by delaying the frequency pre-tuning and frequency division ratio 2. In this case, when tuning up, the CPU 111 first performs the frequency tuning via the D / A converter 12 and then enters the frequency divider 2 into the appropriate value. During down-tuning, this order is reversed. When the phase shift actuator in our circuit arrangement is the frequency divider 2, preferably the clock of the counter 72 of the timing circuit 7 is the output signal of the variable frequency source 1, preferably VCO. In the case of the phase shift shifter register 8, the clock of this shifter system and the counter 72 of the timing circuit 7 are chosen to be the same.

Összefoglalva megállapíthatjuk, hogy a találmány szerinti megoldás révén a frekvenciaszintézerek hangolási sebessége növelhető. Megoldásunk során oly módon változtatjuk a szabályozás gyorsaságát időlegesen, hogy közben a szabályozás stabilitása nem változik.In summary, the present invention can increase the tuning speed of frequency synthesizers. In our solution, the speed of the control is temporarily altered without altering the stability of the control.

Claims

A method for increasing the tuning rate of frequency synthesizers by comparing a phase of an output of a frequency controlled signal source, or a portion thereof, controlled by an electrical signal in a sampled step, modifying the frequency response of a frequency negative signal control loop in a closed, negative feedback loop. characterized in that the frequency of the frequency output source is preset in a manner known per se, the frequency of the output signal is reduced, the difference between the phase of the reduced frequency output signal and the phase of the reference source is measured; so that the difference is the value of the difference recorded in a steady state approach.

Method according to claim 1, characterized in that the pre-tuning is carried out over a period of two comparison-sampling periods.

3. The method of claim 1 or 2, further comprising temporarily increasing the control intervention rate by increasing the control loop bandwidth within the stability range defined by the sampling rate and restoring the original intervention rate if the difference approximates to the desired value in the steady state.

4. A circuit arrangement for increasing the tuning rate of frequency synthesizers having an electrically controlled frequency output signal source, preferably a VCO, coupled to the output of the signal by a variable divider having a phase comparator connected to a output of a phase comparator output of a phase comparator and a reference source is connected to the reference input of the phase comparator via a constant reference divider, the frequency output signal source being provided with a tuning circuit, characterized by a timing circuit (7) having a variable input frequency divider (2) output and a reference f Connected to the reference input of (5), the output of the timing circuit (7) is connected to the control input of phase shift (8) and the stator (8) is either inserted between the phase comparator (5) and the constant reference divider (3) or the variable divider frequency divider (2) and the phase comparator (5), the pre-tuning circuit (10) comprising a sequential control unit (11) the first data output of which is connected via a D / A converter (12) to a second control input of the frequency output signal source (1), the control unit (11) having a second data output connected to a variable ratio frequency divider (2) ) is connected to the synchronous signal input of the timing circuit (7) and its further synchronous output to the input of the timing circuit (13).

The circuit arrangement according to claim 4, characterized in that the phase shift (8) is designed as a shifter register.

6. A circuit arrangement for increasing the tuning rate of frequency synthesizers having an electrically controlled frequency output signal source, preferably a VCO, coupled to the output of the signal source by a variable divider having a phase comparator connected to a output of a phase comparator. and a reference source is connected to the reference input of the phase comparator via a constant reference divider, the frequency output signal source being provided with a tuning circuit, characterized by a timing circuit (7) having a variable input frequency divider (2) output and a reference f Connected to the reference input of (5), the output of the timing circuit (7) is the frequency divider (2) of variable frequency divider connected to its ratio control input, the pre-tuning circuit (10) comprises a sequential control unit (11) having a first data output via a D / A converter (12) connected to another control input (1) of the frequency output signal, which is connected to the ratio control input of the variable frequency divider (2), the synchronous output of the control unit (11) is connected to the synchronous signal input of the timing circuit (7), and its further synchronous output is connected to the input the control input is connected to the output of the timing circuit (13).

7. Circuit arrangement according to any one of claims 1 to 5, characterized in that the timing circuit (7) comprises a logic circuit (71) whose output is connected to an input (73) of a memory (72), the output of the memory (73) forming output of the timing circuit (7).

The circuit arrangement according to claim 7, characterized in that the sequential control unit (11) has a CPU unit (111) and a shift register (112), one of the outputs of the CPU unit (111) being the first data output of the sequential control unit (11), the other output is the second data output of the sequential control unit (11), the other output of the CPU unit (111) is connected to the reset input of the timing circuit (13) and the shifter register (112), the logic circuit (71) having a synchronous output ), each of the outputs of the shifter register (112) together forms the synchronous output of the sequential control unit (11) and which is the enabling signal input of the counter (72) of the sequential control unit (11) and the memory (73). connected.