JPS58178635A - 位相引込回路 - Google Patents
位相引込回路Info
- Publication number
- JPS58178635A JPS58178635A JP57061599A JP6159982A JPS58178635A JP S58178635 A JPS58178635 A JP S58178635A JP 57061599 A JP57061599 A JP 57061599A JP 6159982 A JP6159982 A JP 6159982A JP S58178635 A JPS58178635 A JP S58178635A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- circuit
- frequency
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 abstract description 8
- 239000013078 crystal Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000001960 triggered effect Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、位相同期発振器の位相引き込み回路に関し、
分周比が大きい場合に、発振周波数および位相を短時間
で引き込ませることを目的とする。
分周比が大きい場合に、発振周波数および位相を短時間
で引き込ませることを目的とする。
第１図は従来の位相引込回路の一例を示す。同図におい
て、１は位相比較部、２は位相差に応じた電圧に変換す
るためのローパス・フィルタ、３は電圧制御形水晶発振
′部、４は分周回路を示す。
て、１は位相比較部、２は位相差に応じた電圧に変換す
るためのローパス・フィルタ、３は電圧制御形水晶発振
′部、４は分周回路を示す。
さらに、同図において、５は基準となる信号を示し、６
はローパス・フィルタ２の出力を、７は水晶発振部３の
出力を、８は１／Ｎした分周回路４の出力をおのおの示
す。
はローパス・フィルタ２の出力を、７は水晶発振部３の
出力を、８は１／Ｎした分周回路４の出力をおのおの示
す。
上記構成において、位相比較部１にて基準入力信号５と
、水晶発振部３の出カフを分周回路４で１／Ｎした信号
８との位相比較を行ない、ローパスフィルタ２により、
位相差に応じた電圧を発生させ、電圧制御形水晶発振部
３の発振周波数を制御して、基準入力信号５と分周出力
信号８との位相差が一定となるようにし、基準入力信号
のＮ倍の周波数を得る。この時、基準入力は号５と、目
的とする周波数との比率Ｎが大きい場合、水晶発振部３
の発振周波数を大幅に変えることができないために、位
相差が一定になるまでに要する時間が大きくなるという
欠点があった。
、水晶発振部３の出カフを分周回路４で１／Ｎした信号
８との位相比較を行ない、ローパスフィルタ２により、
位相差に応じた電圧を発生させ、電圧制御形水晶発振部
３の発振周波数を制御して、基準入力信号５と分周出力
信号８との位相差が一定となるようにし、基準入力信号
のＮ倍の周波数を得る。この時、基準入力は号５と、目
的とする周波数との比率Ｎが大きい場合、水晶発振部３
の発振周波数を大幅に変えることができないために、位
相差が一定になるまでに要する時間が大きくなるという
欠点があった。
本発明は上記従来の欠点を除去するもので、基準入力信
号と分周回路の出力の位相差を比較する第２の位相比較
回路を設け、上記両信号の間の位相差の大小に応じて分
周回路の分周比を変えて急速に両信号の位相を接近せし
めるようにしたものである。
号と分周回路の出力の位相差を比較する第２の位相比較
回路を設け、上記両信号の間の位相差の大小に応じて分
周回路の分周比を変えて急速に両信号の位相を接近せし
めるようにしたものである。
以下その一実施例を第２図〜第６図を用いて説明する。
第２図において、１１は第１の位相比較回路で、基準入
力信号ａと分周回路１４の１Ａ出力ｅの位相差を比較す
る。１２はローパス・フィルタで、第１の位相比較回路
１１の出力すを入力して、その位相差に応じた出力電圧
Ｃを発生する。
力信号ａと分周回路１４の１Ａ出力ｅの位相差を比較す
る。１２はローパス・フィルタで、第１の位相比較回路
１１の出力すを入力して、その位相差に応じた出力電圧
Ｃを発生する。
１３は電圧制御形水晶発振回路で、前記出力電圧Ｃによ
り発振周波数が制御される。１４は上記した１／／Ｎ分
周回路、１５は第２の位相比較回路で、基準入力信号ａ
と分周回路１４の出力ｅとの位相比較ヲ行ない、位相差
がある範囲内と外とで異なる出力電圧ｆを発生して分周
回路１４０分周比を変化させるよう働く。
り発振周波数が制御される。１４は上記した１／／Ｎ分
周回路、１５は第２の位相比較回路で、基準入力信号ａ
と分周回路１４の出力ｅとの位相比較ヲ行ない、位相差
がある範囲内と外とで異なる出力電圧ｆを発生して分周
回路１４０分周比を変化させるよう働く。
第３図に一ヒ記第２の位相比較回路１５の具体例を、ま
た第４図に第３図の回路の動作説明のための各部の波形
をおのおの示す。第３図において、３１は基準入力信号
ｄによりトリガされて一定幅のパルスｑを出力する単安
定マルチバイブレータ、３２は前記パルスｑによりトリ
ガされて一定幅のパルスｈを出力する単安定マノムチバ
イブレータ、３′３は単安定マルチバイブレーク３２の
出力りと分周回路１４の出力信号ｅとの論理積をとるＡ
ＮＤ回路、３４は再トリガ可能な単安定マルチバイブレ
ータで、ＡＮＤ回路３３の出力ｌを受けてから一定幅の
パルスｆを出力する。この単安定マルチバイブレーク３
４の出力のパルス幅は基準入力信号ａのパルス間隔以上
としておく。この信号ｆにより、第２図に示す分周回路
１４の分周比を変化させる。
た第４図に第３図の回路の動作説明のための各部の波形
をおのおの示す。第３図において、３１は基準入力信号
ｄによりトリガされて一定幅のパルスｑを出力する単安
定マルチバイブレータ、３２は前記パルスｑによりトリ
ガされて一定幅のパルスｈを出力する単安定マノムチバ
イブレータ、３′３は単安定マルチバイブレーク３２の
出力りと分周回路１４の出力信号ｅとの論理積をとるＡ
ＮＤ回路、３４は再トリガ可能な単安定マルチバイブレ
ータで、ＡＮＤ回路３３の出力ｌを受けてから一定幅の
パルスｆを出力する。この単安定マルチバイブレーク３
４の出力のパルス幅は基準入力信号ａのパルス間隔以上
としておく。この信号ｆにより、第２図に示す分周回路
１４の分周比を変化させる。
次にその動作について第４図を用いて説明する。
第３図〜第４図において、入力端子に加えられた基準入
力信号ａは第１．第２の位相比較回路１１゜１５に加え
られ、それぞれ電圧制御形水晶発振回路１３の出力信号
ｄを分周回路１４で１／／Ｎ分周した出力信号ｅと位相
比較され、これにより各出力端より位相差を示す信号す
、ｆを得る。第２の位相比較回路１５内の単安定マルチ
バイブレータ３１は基準入力信号ａの立下りで動作して
分周回路１４の分周比を変える位相差を決定するパルス
幅の出力信号ｑを発生する。単安定マルチバイブレータ
３２はこの出力信号ｑにより動作して第４図りに示すパ
ルスを出力する。ここで、基準入力信号ａと分周回路１
４の出力ｅの位相差が単安定マルチバイブレータ３１で
決まる値よりも大きいときは単安定マルチバイブレータ
３４の出力、すなわち第２の位相比較回路１６の出力ｆ
はハイレベルとなり、分周回路１４０分周比を変化させ
る。また一般に電圧制御形水晶発振回路１３では、電圧
制御による発振周波数の可変範囲は±０．０１ ％程度
であり、分周比を目的とする分周比に対し一一００ 程度変化させたたけでも、ｉｏｏ倍程度高速に位相を急
速に接近させることができる。上記第２の位相比較回路
１５が動いて、位相差が単安定マルチバイブレータ３１
による規定値内に接近した後はアンド回路３３より第４
図ｉに示す出力が生じ、第２の位相比較回路１６の出力
ｆはローレベルとなり、分周回路１４０分周比を元の状
態に戻す。
力信号ａは第１．第２の位相比較回路１１゜１５に加え
られ、それぞれ電圧制御形水晶発振回路１３の出力信号
ｄを分周回路１４で１／／Ｎ分周した出力信号ｅと位相
比較され、これにより各出力端より位相差を示す信号す
、ｆを得る。第２の位相比較回路１５内の単安定マルチ
バイブレータ３１は基準入力信号ａの立下りで動作して
分周回路１４の分周比を変える位相差を決定するパルス
幅の出力信号ｑを発生する。単安定マルチバイブレータ
３２はこの出力信号ｑにより動作して第４図りに示すパ
ルスを出力する。ここで、基準入力信号ａと分周回路１
４の出力ｅの位相差が単安定マルチバイブレータ３１で
決まる値よりも大きいときは単安定マルチバイブレータ
３４の出力、すなわち第２の位相比較回路１６の出力ｆ
はハイレベルとなり、分周回路１４０分周比を変化させ
る。また一般に電圧制御形水晶発振回路１３では、電圧
制御による発振周波数の可変範囲は±０．０１ ％程度
であり、分周比を目的とする分周比に対し一一００ 程度変化させたたけでも、ｉｏｏ倍程度高速に位相を急
速に接近させることができる。上記第２の位相比較回路
１５が動いて、位相差が単安定マルチバイブレータ３１
による規定値内に接近した後はアンド回路３３より第４
図ｉに示す出力が生じ、第２の位相比較回路１６の出力
ｆはローレベルとなり、分周回路１４０分周比を元の状
態に戻す。
この後は第１の位相比較回路１１により目標の位相差に
短時間に引き込ませる。このような動作により、基準入
力信号のＮ倍の周波数の安定した信号を得ることができ
る。位相引き込みを行った後は、電圧制御による位相差
の制御を行うためジッタ等の変動に対しても安定した特
性を維持することができる。
短時間に引き込ませる。このような動作により、基準入
力信号のＮ倍の周波数の安定した信号を得ることができ
る。位相引き込みを行った後は、電圧制御による位相差
の制御を行うためジッタ等の変動に対しても安定した特
性を維持することができる。
第５図、第６図は第２図の動作説明のための信号波形お
よび特性図で、第６図ａ、ｅはおのおの基準入力信号９
分周回路１４の出力信号、同図すは第１の位相比較回路
１１の出力信号を、また同図りは単安定ヤルヂバイブレ
ータ３２の出力であり、電圧制御による位相引き込み期
間を示している。捷た第６図は第２図におけるローパス
・フィルタ１２０位相差と出力電圧との関係を示してい
る。ここで、ｋは位相比較信号が第５図ｅの位置にある
ときの出力電圧を、また！は第１の位相比較回路１１を
使用する範囲を示している。
よび特性図で、第６図ａ、ｅはおのおの基準入力信号９
分周回路１４の出力信号、同図すは第１の位相比較回路
１１の出力信号を、また同図りは単安定ヤルヂバイブレ
ータ３２の出力であり、電圧制御による位相引き込み期
間を示している。捷た第６図は第２図におけるローパス
・フィルタ１２０位相差と出力電圧との関係を示してい
る。ここで、ｋは位相比較信号が第５図ｅの位置にある
ときの出力電圧を、また！は第１の位相比較回路１１を
使用する範囲を示している。
以上説明したように本発明によれば、基準入力信号と分
周回路の出力信号との位相差を第２の位相比較回路にて
比較しておき、位相差が規定値より大きいときは前記分
周回路の分周比を変えることにより急速の位相を接近さ
せることがてき、所定範囲に接近した後は電圧制御によ
り位相ロックを行わせることにより、短時間で位相ロッ
クを行なわせることができる。
周回路の出力信号との位相差を第２の位相比較回路にて
比較しておき、位相差が規定値より大きいときは前記分
周回路の分周比を変えることにより急速の位相を接近さ
せることがてき、所定範囲に接近した後は電圧制御によ
り位相ロックを行わせることにより、短時間で位相ロッ
クを行なわせることができる。
第１図は基準入力信号のＮ倍の周波数の出力信号を発生
する従来の回路例の回路図、第２図は本発明の一実施例
における位相引込回路の回路図、第３図は第２図におけ
る第２の位相比較回路の具体回路図、第４図は第３図に
おける各部の信号波形図、第５図は第２図における各部
の信号波形図、第６図はローパス・フィルタの位相差と
出力電圧゛の関係を示す図である。 １１・・・・・第１の位相比較回路、１２・・・・・・
ローパス・フィルタ、１３・・・・電圧制御形水晶発振
回路、代理人の氏名 弁理士 中 尾 敏 男 ほか１
名１１図
する従来の回路例の回路図、第２図は本発明の一実施例
における位相引込回路の回路図、第３図は第２図におけ
る第２の位相比較回路の具体回路図、第４図は第３図に
おける各部の信号波形図、第５図は第２図における各部
の信号波形図、第６図はローパス・フィルタの位相差と
出力電圧゛の関係を示す図である。 １１・・・・・第１の位相比較回路、１２・・・・・・
ローパス・フィルタ、１３・・・・電圧制御形水晶発振
回路、代理人の氏名 弁理士 中 尾 敏 男 ほか１
名１１図
Claims (1)
- 発振器と、この発振器の出力を分周する分周回路と、こ
の分周回路の出力と入力信号との位相を比較し、位相差
出力が前記発振器の発振周波数を変化させるために用い
られる第１の位相比較回路と、前記入力信号と前記分周
回路の出力の位相を比較し、位相差出力が前記分周回路
の分周比を変化させるため（Ｃ用いられる第２の位相比
較回路とを備え、前記入力信号と発振器出力との位相差
が大きい場合、前記第２の位相比較回路によって前記分
周回路の分周比を一時的に変化させ、位相差が所定範囲
内になったときに分周比をもとに戻すように制御するこ
とを特徴とする位相引込回路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57061599A JPS58178635A (ja) | 1982-04-13 | 1982-04-13 | 位相引込回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57061599A JPS58178635A (ja) | 1982-04-13 | 1982-04-13 | 位相引込回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58178635A true JPS58178635A (ja) | 1983-10-19 |
Family
ID=13175777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57061599A Pending JPS58178635A (ja) | 1982-04-13 | 1982-04-13 | 位相引込回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58178635A (ja) |
-
1982
- 1982-04-13 JP JP57061599A patent/JPS58178635A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1054232A (en) | Phase detector having a 360.degree. linear range for periodic and aperiodic input pulse streams | |
| US4972446A (en) | Voltage controlled oscillator using dual modulus divider | |
| EP0454955A1 (en) | Sampling clock generating circuit | |
| JPS58178635A (ja) | 位相引込回路 | |
| JPH07120942B2 (ja) | Ｐｌｌ回路 | |
| JPH0786930A (ja) | 位相同期回路 | |
| JPS58107727A (ja) | 位相同期回路 | |
| JP2704000B2 (ja) | 位相同期ループ回路 | |
| JP3161137B2 (ja) | Ｐｌｌ回路 | |
| JP2745060B2 (ja) | Ｐｌｌ周波数シンセサイザー | |
| JP3136824B2 (ja) | Ｐｌｌ回路 | |
| JPS6333739B2 (ja) | ||
| JPS6397016A (ja) | 位相同期発振回路 | |
| JP2510130Y2 (ja) | Ｐｌｌ回路 | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JPH0537370A (ja) | 周波数シンセサイザ | |
| JP2740001B2 (ja) | 信号処理用フィルタの周波数調整回路 | |
| JPH011335A (ja) | 雑音発生防止回路付送信機 | |
| JPH09116432A (ja) | 可変周波数発生装置およびその出力周波数制御方法 | |
| JPH033517A (ja) | クロック発生装置 | |
| JPH02272914A (ja) | Ｐｌｌ周波数シンセサイザの引き込み方法 | |
| JP2940220B2 (ja) | Ｆｓｋ変調器 | |
| JPH0761008B2 (ja) | 信号発生回路 | |
| JPS61236216A (ja) | 位相同期回路 | |
| JPS6359008A (ja) | Ｆｍ変調回路 |