JP2009153027A - 伝送装置および位相同期基準周波数信号切り替え方法 - Google Patents

伝送装置および位相同期基準周波数信号切り替え方法 Download PDF

Info

Publication number
JP2009153027A
JP2009153027A JP2007330728A JP2007330728A JP2009153027A JP 2009153027 A JP2009153027 A JP 2009153027A JP 2007330728 A JP2007330728 A JP 2007330728A JP 2007330728 A JP2007330728 A JP 2007330728A JP 2009153027 A JP2009153027 A JP 2009153027A
Authority
JP
Japan
Prior art keywords
signal
frequency
phase synchronization
clock signal
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007330728A
Other languages
English (en)
Inventor
Tomoko Sato
知子 佐藤
Atsushi Ito
淳 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007330728A priority Critical patent/JP2009153027A/ja
Priority to US12/230,168 priority patent/US7982545B2/en
Publication of JP2009153027A publication Critical patent/JP2009153027A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0057—Operations, administration and maintenance [OAM]
    • H04J2203/006—Fault tolerance and recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1652—Optical Transport Network [OTN]
    • H04J3/167—Optical Transport Network [OTN] interaction with SDH/SONET, e.g. carrying SDH/SONET frames, interfacing with SDH/SONET

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Optical Communication System (AREA)

Abstract

【課題】４０Ｇｂ／ｓの伝送速度の光通信技術において、伝送装置へ入力される光信号の断絶および光信号の入力復旧の際のＰＬＬ基準クロックの切り替え時間を短縮し、光信号のエラービット数を低減する。
【解決手段】ＯＣ７６８またはＳＴＭ−２５６の３９．８１３Ｇｂ／ｓの伝送レートを有するＳＯＮＥＴ／ＳＤＨで伝送路が構成される端末装置側と、４３．０１８Ｇｂ／ｓの伝送レートを有するＯＴＵ３で伝送路が構成されるＷＤＭ側とを接続する本発明の光伝送装置１００ａは、入力信号の断絶時または切り替え時に、ＰＬＬ部１０６が、該ＰＬＬ部１０６へ入力するために分周する以前の該入力信号のクロック信号の周波数に応じてＯＳＣ１０８が発振する所定の周波数のクロック信号を、ＰＬＬ基準周波数を生成するためのクロック信号として切り替えて取得するように制御するセレクタ部１０９を有する。
【選択図】 図４

Description

本発明は、入力信号と、該入力信号に応じた出力信号との位相同期を基準周波数に基づいておこなう位相同期部と、該入力信号の断絶時または切り替え時に、該位相同期部が、内蔵固定周波数発振器から該基準周波数を生成するための周波数を取得するように切り替え制御する切り替え制御部とを有するコンピュータネットワーク通信にかかる伝送装置および該伝送装置における位相同期基準周波数信号切り替え方法に関する。
インターネットなどのコンピュータネットワーク通信の重要性が飛躍的に増し、コンピュータネットワーク通信の通信速度も、さらなる高速化が求められてきている。例えば、インターネットは、基幹伝送路としてバックボーン回線を有するが、バックボーン回線には、ＷＤＭ（Wavelength Division Multiplex）と呼ばれる広帯域の光通信技術が利用されることが一般的になってきている。
ＷＤＭは、１本の光ファイバに異なる波長の光を伝送させてチャネルを多重化することによって、大容量の双方向高速データ通信を行うことが可能になる技術である。現在では、１波長あたり２．５Ｇｂ／ｓの伝送速度を有するチャネルを４つ多重化して、１０Ｇｂ／ｓの伝送速度のＷＤＭが主流である。
光通信に限らず、あらゆるコンピュータネットワーク通信は、所定の周波数の信号で通信をおこなう。通信網の中継装置や終端装置などの伝送装置は、受信した信号の周波数を、ＰＬＬ（Phase-locked loop、位相同期回路）という回路を有し、入力信号または基準周波数と、出力信号との周波数を一致させて、正確に同期した周波数の信号を出力するように制御している。
そして、何らかの理由により、上記所定の周波数を切り替えなければならない場合、例えば、特許文献１に開示されるように、二重化したクロックを交絡して使用する情報処理装置間の交絡クロックの切り替えには低周波数のクロックを使用し、切り替え以降にクロックを上げて情報処理装置の各処理ユニットに供給することによって、クロック切り替え時の情報処理装置の処理停止時間を短縮し、迅速に復旧させることが可能なクロック交絡分配装置が提案されている。
特開平１１−３５５２５９号公報
しかしながら、上記特許文献１に代表される従来技術では、近年のさらなる伝送速度の高速化では、処理停止時間を短縮し、迅速に復旧させることが不可能になってきている。ＷＤＭも伝送速度の高速化が求められており、例えば、多重化する波長数を増やしたり、チャネル間隔を狭めたりして、さらなる大容量の双方向高速データ通信を行うことが可能になるＤＷＤＭ（Dense Wavelength Division Multiplex）という光通信技術が登場して来ている。
このＤＷＤＭに代表される光通信技術は、光通信網の規格であるＯＴＵ（Optical Transport Network、ＩＴＵ−Ｔが２０００年に勧告した光伝送規格）のＯＴＵ３として国際的に標準化されており、４０Ｇｂ／ｓの伝送速度を実現することが可能である。
４０Ｇｂ／ｓの伝送速度の光通信技術において、伝送装置へ入力される光信号の断絶に際し、該伝送装置のＰＬＬは、内蔵オシレータのクロックへＰＬＬ基準クロックを変更する。しかし、４０Ｇｂ／ｓという高速であるために、わずかな切り替え時間でも、伝送速度に比しては長時間となり、光信号のエラービット数が極めて多くなる。また、光信号の入力復旧の際も、同様である。
本発明は、上記問題点（課題）を解消するためになされたものであって、４０Ｇｂ／ｓの伝送速度の光通信技術において、伝送装置へ入力される光信号の断絶および光信号の入力復旧の際のＰＬＬ基準クロックの切り替え時間を短縮し、光信号のエラービット数を低減する伝送装置および位相同期基準周波数信号切り替え方法を提供することを目的とする。
上述した問題を解決し、目的を達成するため、本発明は、入力信号と、該入力信号に応じた出力信号との位相同期を基準周波数信号に基づいておこなう位相同期部と、該入力信号の断絶時または切り替え時に、該位相同期部が、該基準周波数信号を生成するために内蔵固定周波数発振器が発振するクロック信号を取得するように切り替え制御する切り替え制御部とを有するコンピュータネットワーク通信にかかる伝送装置であって、前記切り替え制御部は、前記入力信号の断絶時または切り替え時に、前記位相同期部が、該位相同期部へ入力するために分周する以前の該入力信号のクロック信号から、前記内蔵固定周波数発振器が発振するクロック信号へと、前記基準周波数信号を生成するためのクロック信号を切り替えて取得するように制御することを特徴とする。
また、本発明は、第１の周波数の第１のフレームフォーマットの通信データで通信をおこなう第１の伝送路と、第１の周波数より高い第２の周波数の第２のフレームフォーマットの通信データで通信をおこなう第２の伝送路との通信を、通信データのフレームフォーマット変換をおこなって中継する伝送装置であって、前記第１の伝送路または前記第２の伝送路からの入力信号と、該入力信号に応じた該第２の伝送路または該第１の伝送路への出力信号との位相同期を基準周波数信号に基づいておこなう位相同期部と、所定の周波数のクロック信号を発振する内蔵固定周波数発振器と、前記入力信号の断絶時または切り替え時に、前記位相同期部が、該位相同期部へ入力するために分周する以前の該入力信号のクロック信号から、前記内蔵固定周波数発振器が発振するクロック信号へと、前記基準周波数信号を生成するためのクロック信号を切り替えて取得するよう制御する切り替え制御部とを有することを特徴とする。
また、本発明は、上記発明において、前記内蔵固定周波数発振器が発振するクロック信号の前記所定の周波数は、６２２．０８ＭＨｚであることを特徴とする。
また、本発明は、入力信号と、該入力信号に応じた出力信号との位相同期を基準周波数信号に基づいておこなう位相同期部と、該入力信号の断絶時または切り替え時に、該位相同期部が、該基準周波数信号を生成するために内蔵固定周波数発振器が発振するクロック信号を取得するように切り替え制御する切り替え制御部とを有するコンピュータネットワーク通信にかかる伝送装置であって、前記位相同期部は、前記切り替え制御部および前記内蔵固定周波数発振器を含み、前記入力信号の断絶時または切り替え時に、該位相同期部が、前記基準周波数信号を生成するために分周する以前の該入力信号のクロック信号から、該内蔵固定周波数発振器が発振するクロック信号へと、該基準周波数信号を生成するためのクロック信号を切り替えて取得するよう制御することを特徴とする。
また、本発明は、第１の周波数の第１のフレームフォーマットの通信データで通信をおこなう第１の伝送路と、第１の周波数より高い第２の周波数の第２のフレームフォーマットの通信データで通信をおこなう第２の伝送路との通信を、通信データのフレームフォーマット変換をおこなって中継する伝送装置であって、所定の周波数のクロック信号を発振する内蔵固定周波数発振器を含み、前記第１の伝送路または前記第２の伝送路からの入力信号と、該入力信号に応じた該第２の伝送路または該第１の伝送路への出力信号との位相同期を基準周波数信号に基づいておこなう位相同期部と、前記入力信号の断絶時または切り替え時に、前記位相同期部が、前記基準周波数信号を生成するために分周する以前の該入力信号のクロック信号から、前記内蔵固定周波数発振器が発振するクロック信号へと、該基準周波数信号を生成するためのクロック信号を切り替えて取得するよう制御する切り替え制御部とを有することを特徴とする。
また、本発明は、上記発明において、前記内蔵固定周波数発振器が発振するクロック信号の前記所定の周波数は、７７．７６ＭＨｚであることを特徴とする。
また、本発明は、入力信号と、該入力信号に応じた出力信号との位相同期を基準周波数信号に基づいておこなう位相同期ステップと、該入力信号の断絶時または切り替え時に、該位相同期ステップが、該基準周波数信号を生成するために固定周波数発振ステップが発振するクロック信号を取得するように切り替え制御する切り替え制御ステップとを含む、伝送装置における位相同期基準周波数信号切り替え方法であって、前記切り替え制御ステップは、前記入力信号の断絶時または切り替え時に、前記位相同期ステップが、該位相同期ステップによって取得されるために分周される以前の該入力信号のクロック信号から、前記固定周波数発振ステップによって発振されるクロック信号へと、前記基準周波数信号を生成するためのクロック信号を切り替えて取得するよう制御することを特徴とする。
また、本発明は、上記発明において、入力信号と、該入力信号に応じた出力信号との位相同期を基準周波数信号に基づいておこなう位相同期ステップと、該入力信号の断絶時または切り替え時に、該位相同期ステップが、該基準周波数信号を生成するために固定周波数発振ステップによって発振されるクロック信号へと切り替えて取得するように制御する切り替え制御ステップとを含む伝送装置における位相同期基準周波数信号切り替え方法であって、前記位相同期ステップは、前記切り替え制御ステップおよび前記固定周波数発振ステップを含み、前記入力信号の断絶時または切り替え時に、該位相同期部が、前記基準周波数信号を生成するために分周する以前の該入力信号のクロック信号から、前記固定周波数発振ステップにより発振されるクロック信号へと、該基準周波数信号を生成するためのクロック信号を切り替えて取得するよう制御することを特徴とする。
本発明によれば、入力信号の断絶時または切り替え時に、基準周波数信号を生成するためのクロック信号の切り替えを、分周以前のより高い周波数で行うことにより、基準周波数信号を生成するためのクロック信号の切り替え時の位相変動を抑えることが出来るという効果を奏する。また、受信側の他の伝送装置での通信データのエラー発生時間を抑えることができるという効果を奏する。さらに、伝送装置による伝送路が冗長構成である場合は、運用系伝送路と非運用系伝送路との切り替え時間を短縮することができるという効果を奏する。
また、本発明によれば、第１の周波数の第１のフレームフォーマットの通信データで通信をおこなう第１の伝送路と、第１の周波数より高い第２の周波数の第２のフレームフォーマットの通信データで通信をおこなう第２の伝送路とを、通信データのフレームフォーマット変換をおこなって中継する伝送装置において、基準周波数信号を生成するための周波数の切り替えを、分周以前のより高い周波数で行うことにより、基準周波数信号を生成するための周波数の切り替え時の位相変動を抑えることが出来るという効果を奏する。また、受信側の他の伝送装置での通信データのエラー発生時間を抑えることができるという効果を奏する。また、伝送装置による伝送路が冗長構成である場合に、運用系伝送路と非運用系伝送路の切り替え時間を短縮することができるという効果を奏する。
また、本発明によれば、基準周波数信号を生成するための周波数の切り替えを、６２２．０８ＭＨｚという、従来と比べて高い周波数で行うことにより、基準周波数信号を生成するための周波数の切り替え時の位相変動を抑えることが出来るという効果を奏する。また、受信側の他の伝送装置での通信データのエラー発生時間を抑えることができるという効果を奏する。さらに、伝送装置による伝送路が冗長構成である場合に、運用系伝送路と非運用系伝送路との切り替え時間を短縮することができるという効果を奏する。
また、本発明によれば、位相同期部の構成を簡素化できるという効果を奏する。
また、本発明によれば、内蔵固定周波数発振器のコストを抑えつつも、入力信号の断絶時または切り替え時に、基準周波数信号を生成するためのクロック信号の切り替えを、分周以前のより高い周波数で行うことにより、基準周波数信号を生成するためのクロック信号の切り替え時の位相変動を抑えることが出来、受信側の他の伝送装置での通信データのエラー発生時間を抑えることができるという効果を奏する。さらに、伝送装置による伝送路が冗長構成である場合は、運用系伝送路と非運用系伝送路との切り替え時間を短縮することができるという効果を奏する。
以下に添付図面を参照し、本発明の伝送装置および位相同期基準周波数信号切り替え方法にかかる実施例１および実施例２を詳細に説明する。なお、以下の実施例１および実施例２にかかる伝送装置は、ＯＣ（Optical Carrier）７６８またはＳＴＭ（Synchronous Transport Module）−２５６の３９．８１３Ｇｂ／ｓの伝送レートを有するＳＯＮＥＴ／ＳＤＨ（Synchronous Optical NETwork／Synchronous Digital Hierarchy）で伝送路が構成される端末装置側と、４３．０１８Ｇｂ／ｓの伝送レートを有するＯＴＵ３で伝送路が構成されるＷＤＭ側とを接続する光伝送装置であるとする。
なお、ＳＯＮＥＴ／ＳＤＨで伝送路が構成される端末装置側と、ＯＴＵ３で伝送路が構成されるＷＤＭ側とを接続する光伝送装置に限らず、ＰＬＬを有する伝送装置であれば、広く一般に適用可能である。
従来、光伝送装置において、通信データをDigital Wrapper化するＷＤＭ装置は、ＰＬＬ基準クロックの切り替えは、ＰＬＬの位相比較周波数にて行っており、位相比較周波数は、入力信号と出力信号の伝送レートの公約数で行う必要があった。具体的には、伝送レートが４０Ｇｂ／ｓのＷＤＭ装置では、ＯＣ７６８／ＳＴＭ−２５６からＯＴＵ３に伝送レートが上がるため、位相比較周波数は、各伝送レートの公約数である約６５８ＫＨｚで行っていた。
ＯＣ７６８／ＳＴＭ−２５６の伝送路クロックは、３９．８１３Ｇｂ／ｓであるので、３９．８１３Ｇｂ／ｓ÷６０４１６＝６５８ＫＨｚ(位相比較周波数）であり、ＯＴＵ３の伝送路クロック（ＰＬＬのＶＣＸＯが発振するクロック)は、４３．０１８Ｇｂ／ｓであるので、４３．０１８Ｇｂ／ｓ÷６５２８０=６５８ＫＨｚ(位相比較周波数）となり、両伝送路の位相比較周波数が一致する。
本発明の多重分離（ＷＤＭ）方式は、ＩＴＵ−Ｔ Ｇ.７０９（Interfaces for the Optical transport Network（ＯＴＮ）)で規定されるDigital Wrapperをおこなう光伝送装置に関する。
先ず、実施例１および実施例２の説明に先立ち、ＳＯＮＥＴ／ＳＤＨと、ＯＴＵ３とを接続する従来の光伝送装置の構成および従来の問題点を説明する。図１は、従来の光伝送装置の構成を示す機能ブロック図である。
同図に示すように、従来の光伝送装置１００は、Framer/Digital Wrapper ＬＳＩ１０１と、ＰＬＬ部１０２と、ＰＬＬ部１０２と同一の構成であるＰＬＬ部１０３と、他の光伝送装置１００である対向局側からの光通信データを受信して電気通信データに変換するためのインターフェースである受信側光モジュール１０４ａと、他の光伝送装置１００である対向局側への電気通信データを光通信データに変換して送信するためのインターフェースである送信側光モジュール１０４ｂと、端末装置側からの光通信データを受信して電気通信データに変換するためのインターフェースである受信側光モジュール１０５ａと、端末装置側への電気通信データを光通信データに変換して送信するためのインターフェースである送信側光モジュール１０５ｂとを有する。
端末装置側から３９．８１３Ｇｂ／ｓの伝送レートで受信側光モジュール１０５ａにて受信した光通信データおよびクロック信号は、受信側光モジュール１０５ａにおいて電気通信データに変換される際に、６２２．０８ＭＨｚの伝送レートへと分周される。この６２２．０８ＭＨｚの伝送レートの電気通信データおよびクロック信号は、Framer/Digital Wrapper ＬＳＩ１０１へと入力される。
Framer/Digital Wrapper ＬＳＩ１０１は、端末信号側からのクロック信号を処理する分周器１０１ａと、分周器１０１ｂと、端末装置側から対向局側へ送信するクロック信号をバッファリングして６４逓倍するバッファ部１０１ｇとを有する。
また、Framer/Digital Wrapper ＬＳＩ１０１は、端末信号側からの入力信号を処理する、電気通信データのヘッダ情報を監視するＯＨ（Over Head）監視部１０１ｃと、端末装置側からの入力信号断を検知してＡＩＳ（Alarm Indication Signal）信号を生成するＡＩＳ生成部１０１ｅと、電気通信データのフレームの前後にチャンネルヘッダおよびＦＥＣ（Forward Error Correction）を付加するＤＷ（Digital Wrapper）部１０１ｆとを有する。
さらに、Framer/Digital Wrapper ＬＳＩ１０１は、対向装置側からの入力信号を処理する、電気通信データのフレームの前後に付加されているチャンネルヘッダおよびＦＥＣを除去するするＤ−ＤＷ（Decoding-Digital Wrapper）部１０１ｈと、対向局側からの入力信号断を検知してＡＩＳ信号を生成するＡＩＳ生成部１０１ｉと、ＯＨ監視部１０１ｃと同一の機能を有するＯＨ監視部１０１ｊとを有する。
また、さらに、Framer/Digital Wrapper ＬＳＩ１０１は、対向装置側からのクロック信号を処理する分周器１０１ｌと、分周器１０１ｍと、対向局側から端末装置側へ送信するクロック信号をバッファリングして所定数だけ逓倍するバッファ部１０１ｋとを有する。
なお、Framer/Digital Wrapper ＬＳＩ１０１は、端末装置側からの入力信号およびクロック信号、対向装置側からの入力信号およびクロック信号をバッファリングするＦＩＦＯ（First In First Out）バッファ部１０１ｄを有する。
Framer/Digital Wrapper ＬＳＩ１０１へと入力された６２２．０８ＭＨｚの伝送レートのクロック信号は、分周器１０１ａにて８分周され、７７．７６ＭＨｚのクロック信号としてＰＬＬ部１０２へと出力される。
ＰＬＬ部１０２は、７７．７６ＭＨｚのクロック信号を発振するＯＳＣ（Oscillator）１０２ａと、ＯＳＣ１０２ａが発振するクロック信号を１１８分周する分周器１０２ｂと、Framer/Digital Wrapper ＬＳＩ１０１からの７７．７６ＭＨｚのクロック信号を１１８分周する分周器１０２ｃと、通常は分周器１０２ｃからのクロック信号を選択し、入力信号断で分周器１０２ｂからのクロック信号を選択するセレクタ部１０２ｄとを有する。なお、７７．７６ＭＨｚのクロック信号を１１８分周すると、ＰＬＬ基準クロック（位相比較周波数）として、６５８ＫＨｚのクロック信号が得られる。６５８ＫＨｚのＰＬＬ基準クロックは、ＦＦ（Flip Flop）１０２ｇに入力される。
一方、Framer/Digital Wrapper ＬＳＩ１０１において、ＦＩＦＯバッファ部１０１ｄを経由して、分周器１０１ｂによって２５５分周された結果の２．６３６ＭＨｚのクロック信号は、ＰＬＬ部１０２の分周器１０２ｅへと入力される。分周器１０２ｅは、２．６３６ＭＨｚのクロック信号を４分周し、スレーブクロックとして６５８ＫＨｚのクロック信号を得る。この６５８ＫＨｚのクロック信号は、分周器１０２ｆにてさらに２分周され、ＦＦ１０２ｇおよびＮＡＮＤゲート１０２ｈへとそれぞれ入力される。
ＦＦ１０２ｇからのクロック信号をｆｍとし、分周器１０２ｆからのクロック信号をｆｓとし、ＮＡＮＤゲートは、両者の否定論理積をとって、ＬＰＦ（Low Pass Filter）１０２ｉへと入力する。ＬＰＦ１０２ｉは、入力されたクロック信号から特定周波数部分のみを取り出し、ＶＣＸＯ（Voltage Controlled Xtal Oscillator）１０２ｊへと入力する。ＶＣＸＯ１０２ｊは、入力された特定周波数部分のクロック信号に応じて出力するクロック信号を調整し、６７２．１６３ＭＨｚのクロック信号をFramer/Digital Wrapper ＬＳＩ１０１へと入力する。
なお、光伝送装置１００における対向装置側からの入力信号処理は、端末装置側からの入力信号処理とほぼ同一であるので、説明を省略する。
ここで、従来の光伝送装置１００では、ＰＬＬ基準クロック切り替え時の主信号（通信データ）エラー時間の延長という問題点があった。すなわち、伝送レート３９．８１３Ｇｂ／ｓに対し、６５８ＫＨｚという低速の周波数にて切り替えを行うため、切り替え時の位相変化が大きく、ＰＬＬ基準クロックから最大±７５９．７ｎｓ変動し、４３Ｇｂ／ｓの出力データが最大３２，７００ｂｉｔだけ位相変動するという問題があった。
すなわち、６５８ＫＨｚは、１周期が１，５１９ｎｓのため（図２の（１）ＰＬＬ基準クロック切り替え前のタイミングチャート参照）、最大±約７５９．５ｎｓ変動する（図２の（２）ＰＬＬ基準クロック切り替え後ケース１のタイミングチャートおよび（３）ＰＬＬ基準クロック切り替え後ケース２のタイミングチャート参照）。この場合、最大４３Ｇｂ／ｓ×７５９．５ｎｓ＝約３２，７００ｂｉｔの出力データが位相変動する。
なお、図３に示すように、図２の（２）ＰＬＬ基準クロック切り替え後ケース１のタイミングチャートに従ってＰＬＬ基準クロックを引き込む必要がある場合は、＋π［deg］だけ位相を引き込む必要があることになる。また、図２の（３）ＰＬＬ基準クロック切り替え後ケース２のタイミングチャートに従ってＰＬＬ基準クロックを引き込む必要がある場合は、−π［deg］だけ位相を引き込む必要があることになる。
送信側の光伝送装置１００のＰＬＬ部１０２の同期が外れ、切り替えたＰＬＬ基準クロックに引き込むまで時間を要し、また、次の対向局側の光伝送装置１００の４３Ｇｂ／ｓのＣＤＲ（Clock Data Recovery）の許容範囲外となり、次の対向局側でのエラー発生時間が長く続くという問題があった。また入力信号が正常復旧した場合も同様である。
エラー発生時間が長くなった場合、伝送路に冗長構成を持つ光伝送装置の運用系と非運用系との回線切替え時間にも影響を及ぼすことになる。伝送路の異常を検出し、伝送路の切り替えを行って主信号にエラーがなくなるまでの時間に制約があることから、ＰＬＬ基準クロック切り替えによるエラー発生時間を極力抑える必要があった。本発明は、上記の問題を解決するためになされたものである。
以下に図４〜図６を参照して、本発明にかかる実施例１を説明する。先ず、実施例１にかかる光伝送装置の構成を説明する。図４は、実施例１にかかる光伝送装置の構成を示す機能ブロック図である。実施例１にかかる光伝送装置１００ａの構成のうち、従来の光伝送装置１００との差分についてのみ説明することとする。
光伝送装置１００ａは、受信側光モジュール１０５ａと、Framer/Digital Wrapper ＬＳＩ１０１との間に、セレクタ部１０９を有する。光伝送装置１００ａは、６２２．０８ＭＨｚのクロック信号をセレクタ部１０９に入力するＯＳＣ（Oscillator）１０８を有する。セレクタ部１０９は、入力信号断を契機として、受信側光モジュール１０５ａにて電気通信データに変換され６２２．０８ＭＨｚまで分周されたクロック信号から、ＯＳＣ１０８からの６２２．０８ＭＨｚのクロック信号へと入力を切り替える。
また、光伝送装置１００ａは、光伝送装置１００のＰＬＬ部１０２に代えてＰＬＬ部１０６を、ＰＬＬ部１０３に代えてＰＬＬ部１０７を有する。ＰＬＬ部１０７は、ＰＬＬ部１０６とほぼ同一の構成および機能を有するので、説明を省略する。
ＰＬＬ部１０６は、ＰＬＬ部１０２が有するＯＳＣ１０２ａと、分周器１０２ｂと、分周器１０２ｃと、セレクタ部１０２ｄとを有さず、代わりに、Framer/Digital Wrapper ＬＳＩ１０１の分周器１０１ａによって８分周されたクロック信号をさらに１１８分周する分周器１０６ａを有する。分周器１０６ａによって分周されたクロック信号が、６５８ＫＨｚのＰＬＬ基準クロック（位相比較周波数）であり、ＦＦ１０２ｇへと入力される。これ以降の構成および処理は、ＰＬＬ部１０２と同一であるので、説明を省略する。
この場合、４３Ｇｂ／ｓの出力データ位相の変動は最大３４ｂｉｔである。すなわち、６２２．０８ＭＨｚの１周期は１．６０７ｎｓのため（図５の（１）ＰＬＬ基準クロック切り替え前のタイミングチャート参照）、最大でも±約０．８ｎｓの位相変動である（図５の（２）ＰＬＬ基準クロック切り替え後ケース１のタイミングチャートおよび（３）ＰＬＬ基準クロック切り替え後ケース２のタイミングチャート参照）。このとき、最大でも４３Ｇｂ／ｓ×０．８ｎｓ＝約３４ｂｉｔの４３Ｇｂ／ｓの出力データの位相変動ですむ。
図６に示すように、図５の（２）ＰＬＬ基準クロック切り替え後ケース１のタイミングチャートに従ってＰＬＬ基準クロックを引き込む必要がある場合は、最大＋（１．６０７ｎｓ÷１，５１９ｎｓ）π＝約＋０．００１０５８π［deg］だけ位相を引き込めばよいことになる。また、図５の（３）ＰＬＬ基準クロック切り替え後ケース２のタイミングチャートに従ってＰＬＬ基準クロックを引き込む必要がある場合は、最大−（１．６０７ｎｓ÷１，５１９ｎｓ）π＝約−０．００１０５８π［deg］だけの位相を引き込めばよいことになる。約±０．００１０５８π［deg］は、従来の光伝送装置１００が位相の引き込みに必要とする位相変動の最大値である±π［deg］に比べてはるかに小さく、迅速にＰＬＬ基準クロックの位相変動を引き込むことが可能になる。
以下に図７〜図９を参照して、本発明にかかる実施例２を説明する。先ず、実施例２にかかる光伝送装置の構成を説明する。図７は、実施例２にかかる光伝送装置の構成を示す機能ブロック図である。実施例２にかかる光伝送装置１００ｂの構成のうち、従来の光伝送装置１００との差分についてのみ説明することとする。
光伝送装置１００ｂは、光伝送装置１００のＰＬＬ部１０２に代えてＰＬＬ部１１０を、ＰＬＬ部１０３に代えてＰＬＬ部１１１を有する。ＰＬＬ部１１１は、ＰＬＬ部１１０とほぼ同一の構成および機能を有するので、説明を省略する。
ＰＬＬ部１１０は、ＰＬＬ部１０２が有するＯＳＣ１０２ａと、分周器１０２ｂと、分周器１０２ｃと、セレクタ部１０２ｄとを有さず、代わりに、７７．７６ＭＨｚｎｏクロック信号を発振するＯＳＣ（Oscillator）１１０ａと、セレクタ部１１０ｂと、分周器１１０ｃとを有する。セレクタ部１１０ｂは、入力信号断を契機として、受信側光モジュール１０５ａにて電気通信データに変換され６２２．０８ＭＨｚまで分周され、さらにFramer/Digital Wrapper ＬＳＩ１０１の分周器１０１ａによって８分周された７７．７６ＭＨｚのクロック信号から、ＯＳＣ１１０ａからの７７．７６ＭＨｚのクロック信号へと入力を切り替える。
セレクタ部１１０ｂから入力され、分周器１１０ｃによって１１８分周されたクロック信号が、６５８ＫＨｚのＰＬＬ基準クロック（位相比較周波数）であり、ＦＦ１０２ｇへと入力される。これ以降の構成および処理は、ＰＬＬ部１０２と同一であるので、説明を省略する。
この場合、４３Ｇｂ／ｓの出力データ位相の変動は最大２７６ｂｉｔである。すなわち、７７．７６ＭＨｚの１周期は１２．８６ｎｓのため（図８の（１）ＰＬＬ基準クロック切り替え前のタイミングチャート参照）、最大でも±約６．４３ｎｓの位相変動である（図８の（２）ＰＬＬ基準クロック切り替え後ケース１のタイミングチャートおよび（３）ＰＬＬ基準クロック切り替え後ケース２のタイミングチャート参照）。このとき、最大でも４３Ｇｂ／ｓ×６．４３ｎｓ＝約２７６ｂｉｔの４３Ｇｂ／ｓの出力データの位相変動ですむ。
図９に示すように、図８の（２）ＰＬＬ基準クロック切り替え後ケース１のタイミングチャートに従ってＰＬＬ基準クロックを引き込む必要がある場合は、最大＋（１２．８６ｎｓ÷１，５１９ｎｓ）π＝約＋０．００８４６６π［deg］だけ位相を引き込めばよいことになる。また、図８の（３）ＰＬＬ基準クロック切り替え後ケース２のタイミングチャートに従ってＰＬＬ基準クロックを引き込む必要がある場合は、最大−（１２．８６ｎｓ÷１，５１９ｎｓ）π＝約−０．００８４６６π［deg］だけの位相を引き込めばよいことになる。約±０．００８４６６π［deg］は、従来の光伝送装置１００が位相の引き込みに必要とする位相変動の最大値である±π［deg］に比べてはるかに小さく、迅速にＰＬＬ基準クロックの位相変動を引き込むことが可能になる。
なお実施例２の場合は、実施例１に比べて引き込みに要する最大時間が長く、エラーｂｉｔの発生数は増えるが、実施例１のＯＳＣ１０８が６２２．０８ＭＨｚの高速の発振器であること対して、実施例２のＯＳＣ１１０ａは７７．７６ＭＨｚの比較的低速の発振器であることから、実施例２は実施例１に比べ、発振器のコストを抑えることができるというメリットがある。
以上、本発明の実施例１および実施例２を説明したが、本発明は、これに限られるものではなく、特許請求の範囲に記載した技術的思想の範囲内で、さらに種々の異なる実施例で実施されてもよいものである。また、実施例１および実施例２に記載した効果は、これに限定されるものではない。
例えば、図１０に示すように、光伝送装置１００ａおよび光伝送装置１００ｂは、受信側光モジュール１０４ａのＷＤＭ伝送路側にスイッチ（ＳＷ）１１２と、送信側光モジュール１０４ｂのＷＤＭ伝送路側にカプラ１１３とをさらに有してもよい。これによって、ＷＤＭ伝送路を冗長構成し、入力信号断を契機として一方のＷＤＭ伝送路から他方のＷＤＭ伝送路に切り替える際の切り替え時間を短縮することができる。
また、上記実施例１および実施例２において説明した各処理のうち、自動的におこなわれるものとして説明した処理の全部または一部を手動的におこなうこともでき、あるいは、手動的におこなわれるものとして説明した処理の全部または一部を公知の方法で自動的におこなうこともできる。この他、上記実施例１および実施例２で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。
また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示のように構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。
さらに、各装置にて行なわれる各処理機能は、その全部または任意の一部が、ＣＰＵ（Central Processing Unit）（またはＭＰＵ（Micro Processing Unit）、ＭＣＵ（Micro Controller Unit）などのマイクロ・コンピュータ）および当該ＣＰＵ（またはＭＰＵ、ＭＣＵなどのマイクロ・コンピュータ）にて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現されてもよい。
（付記１）入力信号と、該入力信号に応じた出力信号との位相同期を基準周波数信号に基づいておこなう位相同期部と、該入力信号の断絶時または切り替え時に、該位相同期部が、該基準周波数信号を生成するために内蔵固定周波数発振器が発振するクロック信号を取得するように切り替え制御する切り替え制御部とを有するコンピュータネットワーク通信にかかる伝送装置であって、
前記切り替え制御部は、前記入力信号の断絶時または切り替え時に、前記位相同期部が、該位相同期部へ入力するために分周する以前の該入力信号のクロック信号から、前記内蔵固定周波数発振器が発振するクロック信号へと、前記基準周波数信号を生成するためのクロック信号を切り替えて取得するように制御することを特徴とする伝送装置。
（付記２）第１の周波数の第１のフレームフォーマットの通信データで通信をおこなう第１の伝送路と、第１の周波数より高い第２の周波数の第２のフレームフォーマットの通信データで通信をおこなう第２の伝送路との通信を、通信データのフレームフォーマット変換をおこなって中継する伝送装置であって、
前記第１の伝送路または前記第２の伝送路からの入力信号と、該入力信号に応じた該第２の伝送路または該第１の伝送路への出力信号との位相同期を基準周波数信号に基づいておこなう位相同期部と、
所定の周波数のクロック信号を発振する内蔵固定周波数発振器と、
前記入力信号の断絶時または切り替え時に、前記位相同期部が、該位相同期部へ入力するために分周する以前の該入力信号のクロック信号から、前記内蔵固定周波数発振器が発振するクロック信号へと、前記基準周波数信号を生成するためのクロック信号を切り替えて取得するよう制御する切り替え制御部と
を有することを特徴とする伝送装置。
（付記３）前記内蔵固定周波数発振器が発振するクロック信号の前記所定の周波数は、６２２．０８ＭＨｚであることを特徴とする付記１または２に記載の伝送装置。
（付記４）前記内蔵固定周波数発振器は、前記位相同期部とは独立であることを特徴とする付記１、２または３に記載の伝送装置。
（付記５）入力信号と、該入力信号に応じた出力信号との位相同期を基準周波数信号に基づいておこなう位相同期部と、該入力信号の断絶時または切り替え時に、該位相同期部が、該基準周波数信号を生成するために内蔵固定周波数発振器が発振するクロック信号を取得するように切り替え制御する切り替え制御部とを有するコンピュータネットワーク通信にかかる伝送装置であって、
前記位相同期部は、前記切り替え制御部および前記内蔵固定周波数発振器を含み、前記入力信号の断絶時または切り替え時に、該位相同期部が、前記基準周波数信号を生成するために分周する以前の該入力信号のクロック信号から、該内蔵固定周波数発振器が発振するクロック信号へと、該基準周波数信号を生成するためのクロック信号を切り替えて取得するよう制御することを特徴とする伝送装置。
（付記６）第１の周波数の第１のフレームフォーマットの通信データで通信をおこなう第１の伝送路と、第１の周波数より高い第２の周波数の第２のフレームフォーマットの通信データで通信をおこなう第２の伝送路との通信を、通信データのフレームフォーマット変換をおこなって中継する伝送装置であって、
所定の周波数のクロック信号を発振する内蔵固定周波数発振器を含み、前記第１の伝送路または前記第２の伝送路からの入力信号と、該入力信号に応じた該第２の伝送路または該第１の伝送路への出力信号との位相同期を基準周波数信号に基づいておこなう位相同期部と、
前記入力信号の断絶時または切り替え時に、前記位相同期部が、前記基準周波数信号を生成するために分周する以前の該入力信号のクロック信号から、前記内蔵固定周波数発振器が発振するクロック信号へと、該基準周波数信号を生成するためのクロック信号を切り替えて取得するよう制御する切り替え制御部と
を有することを特徴とする伝送装置。
（付記７）前記内蔵固定周波数発振器が発振するクロック信号の前記所定の周波数は、７７．７６ＭＨｚであることを特徴とする付記５または６に記載の伝送装置。
（付記８）入力信号と、該入力信号に応じた出力信号との位相同期を基準周波数信号に基づいておこなう位相同期ステップと、該入力信号の断絶時または切り替え時に、該位相同期ステップが、該基準周波数信号を生成するために固定周波数発振ステップが発振するクロック信号を取得するように切り替え制御する切り替え制御ステップとを含む、伝送装置における位相同期基準周波数信号切り替え方法であって、
前記切り替え制御ステップは、前記入力信号の断絶時または切り替え時に、前記位相同期ステップが、該位相同期ステップによって取得されるために分周される以前の該入力信号のクロック信号から、前記固定周波数発振ステップによって発振されるクロック信号へと、前記基準周波数信号を生成するためのクロック信号を切り替えて取得するよう制御することを特徴とする位相同期基準周波数信号切り替え方法。
（付記９）第１の周波数の第１のフレームフォーマットの通信データで通信をおこなう第１の伝送路と、第１の周波数より高い第２の周波数の第２のフレームフォーマットの通信データで通信をおこなう第２の伝送路との通信を、通信データのフレームフォーマット変換をおこなって中継する伝送装置における位相同期基準周波数信号切り替え方法であって、
前記第１の伝送路または前記第２の伝送路からの入力信号と、該入力信号に応じた該第２の伝送路または該第１の伝送路への出力信号との位相同期を基準周波数信号に基づいておこなう位相同期ステップと、
所定の周波数のクロック信号を発振する固定周波数発振ステップと、
前記入力信号の断絶時または切り替え時に、前記位相同期ステップが、該位相同期ステップによって取得されるために分周される以前の該入力信号のクロック信号から、前記固定周波数発振ステップによって発振されるクロック信号へと、前記基準周波数信号を生成するためのクロック信号を切り替えて取得するように制御する切り替え制御ステップと
を含むことを特徴とする位相同期基準周波数信号切り替え方法。
（付記１０）入力信号と、該入力信号に応じた出力信号との位相同期を基準周波数信号に基づいておこなう位相同期ステップと、該入力信号の断絶時または切り替え時に、該位相同期ステップが、該基準周波数信号を生成するために固定周波数発振ステップによって発振されるクロック信号へと切り替えて取得するように制御する切り替え制御ステップとを含む伝送装置における位相同期基準周波数信号切り替え方法であって、
前記位相同期ステップは、前記切り替え制御ステップおよび前記固定周波数発振ステップを含み、前記入力信号の断絶時または切り替え時に、該位相同期部が、前記基準周波数信号を生成するために分周する以前の該入力信号のクロック信号から、前記固定周波数発振ステップにより発振されるクロック信号へと、該基準周波数信号を生成するためのクロック信号を切り替えて取得するよう制御することを特徴とする位相同期基準周波数信号切り替え方法。
（付記１１）第１の周波数の第１のフレームフォーマットの通信データで通信をおこなう第１の伝送路と、第１の周波数より高い第２の周波数の第２のフレームフォーマットの通信データで通信をおこなう第２の伝送路との通信を、通信データのフレームフォーマット変換をおこなって中継する伝送装置における位相同期基準周波数信号切り替え方法であって、
所定の周波数を発振する固定周波数発振ステップを含み、前記第１の伝送路または前記第２の伝送路からの入力信号と、該入力信号に応じた該第２の伝送路または該第１の伝送路への出力信号との位相同期を基準周波数信号に基づいておこなう位相同期ステップと、
前記入力信号の断絶時または切り替え時に、前記位相同期ステップが、前記基準周波数信号を生成するために分周する以前の該入力信号のクロック信号から、前記周波数発振ステップによって発振されるクロック信号へと、該基準周波数信号を生成するためのクロック信号を切り替えて取得するよう制御する切り替え制御ステップと
を含むことを特徴とする位相同期基準周波数信号切り替え方法。
本発明は、４０Ｇｂ／ｓの伝送速度の光通信技術において、伝送装置へ入力される光信号の断絶および光信号の入力復旧の際のＰＬＬ基準クロックの切り替え時間を短縮し、光信号のエラービット数を低減したい場合に有用である。
従来の光伝送装置の構成を示す機能ブロック図である。 従来の光伝送装置における光入力断時の基準クロック切り替え前後のクロック信号の概要を示す図である。 従来の光伝送装置における光入力断時の基準クロック切り替え後のクロック信号の位相変化を示す図である。 実施例１にかかる光伝送装置の構成を示す機能ブロック図である。 実施例１にかかる光伝送装置における光入力断時の基準クロック切り替え前後のクロック信号の概要を示す図である。 実施例１にかかる光伝送装置における光入力断時の基準クロック切り替え後のクロック信号の位相変化を示す図である。 実施例２にかかる光伝送装置の構成を示す機能ブロック図である。 実施例２にかかる光伝送装置における光入力断時の基準クロック切り替え前後のクロック信号の概要を示す図である。 実施例２にかかる光伝送装置における光入力断時の基準クロック切り替え後のクロック信号の位相変化を示す図である。 伝送路を冗長構成にした場合の実施例１および実施例２にかかる光伝送装置の構成の概略を示す図である。
符号の説明
１００、１００ａ、１００ｂ 光伝送装置
１０１ Framer/Digital Wrapper ＬＳＩ
１０１ａ、１０１ｂ 分周器
１０１ｃ ＯＨ監視部
１０１ｄ ＦＩＦＯバッファ部
１０１ｅ ＡＩＳ生成部
１０１ｆ ＤＷ部
１０１ｇ バッファ部
１０１ｈ Ｄ−ＤＷ部
１０１ｉ ＡＩＳ生成部
１０１ｊ ＯＨ監視部
１０１ｋ バッファ部
１０１ｌ、１０１ｍ 分周器
１０２、１０３ ＰＬＬ部
１０２ａ ＯＳＣ
１０２ｂ、１０２ｃ 分周器
１０２ｄ セレクタ部
１０２ｅ、１０２ｆ 分周器
１０２ｇ ＦＦ
１０２ｈ ＮＡＮＤゲート
１０２ｉ ＬＰＦ
１０２ｊ ＶＣＸＯ
１０４ａ、１０５ａ 受信側光モジュール
１０４ｂ、１０５ｂ 送信側光モジュール
１０６、１０７ ＰＬＬ部
１０６ａ 分周器
１０８ ＯＳＣ
１０９ セレクタ部
１１０、１１１ ＰＬＬ部
１１０ａ ＯＳＣ
１１０ｂ セレクタ部
１１０ｃ 分周器
１１２ スイッチ
１１３ カプラ

Claims (8)

  1. 入力信号と、該入力信号に応じた出力信号との位相同期を基準周波数信号に基づいておこなう位相同期部と、該入力信号の断絶時または切り替え時に、該位相同期部が、該基準周波数信号を生成するために内蔵固定周波数発振器が発振するクロック信号を取得するように切り替え制御する切り替え制御部とを有するコンピュータネットワーク通信にかかる伝送装置であって、
    前記切り替え制御部は、前記入力信号の断絶時または切り替え時に、前記位相同期部が、該位相同期部へ入力するために分周する以前の該入力信号のクロック信号から、前記内蔵固定周波数発振器が発振するクロック信号へと、前記基準周波数信号を生成するためのクロック信号を切り替えて取得するように制御することを特徴とする伝送装置。
  2. 第１の周波数の第１のフレームフォーマットの通信データで通信をおこなう第１の伝送路と、第１の周波数より高い第２の周波数の第２のフレームフォーマットの通信データで通信をおこなう第２の伝送路との通信を、通信データのフレームフォーマット変換をおこなって中継する伝送装置であって、
    前記第１の伝送路または前記第２の伝送路からの入力信号と、該入力信号に応じた該第２の伝送路または該第１の伝送路への出力信号との位相同期を基準周波数信号に基づいておこなう位相同期部と、
    所定の周波数のクロック信号を発振する内蔵固定周波数発振器と、
    前記入力信号の断絶時または切り替え時に、前記位相同期部が、該位相同期部へ入力するために分周する以前の該入力信号のクロック信号から、前記内蔵固定周波数発振器が発振するクロック信号へと、前記基準周波数信号を生成するためのクロック信号を切り替えて取得するよう制御する切り替え制御部と
    を有することを特徴とする伝送装置。
  3. 前記内蔵固定周波数発振器が発振するクロック信号の前記所定の周波数は、６２２．０８ＭＨｚであることを特徴とする請求項１または２に記載の伝送装置。
  4. 入力信号と、該入力信号に応じた出力信号との位相同期を基準周波数信号に基づいておこなう位相同期部と、該入力信号の断絶時または切り替え時に、該位相同期部が、該基準周波数信号を生成するために内蔵固定周波数発振器が発振するクロック信号を取得するように切り替え制御する切り替え制御部とを有するコンピュータネットワーク通信にかかる伝送装置であって、
    前記位相同期部は、前記切り替え制御部および前記内蔵固定周波数発振器を含み、前記入力信号の断絶時または切り替え時に、該位相同期部が、前記基準周波数信号を生成するために分周する以前の該入力信号のクロック信号から、該内蔵固定周波数発振器が発振するクロック信号へと、該基準周波数信号を生成するためのクロック信号を切り替えて取得するよう制御することを特徴とする伝送装置。
  5. 第１の周波数の第１のフレームフォーマットの通信データで通信をおこなう第１の伝送路と、第１の周波数より高い第２の周波数の第２のフレームフォーマットの通信データで通信をおこなう第２の伝送路との通信を、通信データのフレームフォーマット変換をおこなって中継する伝送装置であって、
    所定の周波数のクロック信号を発振する内蔵固定周波数発振器を含み、前記第１の伝送路または前記第２の伝送路からの入力信号と、該入力信号に応じた該第２の伝送路または該第１の伝送路への出力信号との位相同期を基準周波数信号に基づいておこなう位相同期部と、
    前記入力信号の断絶時または切り替え時に、前記位相同期部が、前記基準周波数信号を生成するために分周する以前の該入力信号のクロック信号から、前記内蔵固定周波数発振器が発振するクロック信号へと、該基準周波数信号を生成するためのクロック信号を切り替えて取得するよう制御する切り替え制御部と
    を有することを特徴とする伝送装置。
  6. 前記内蔵固定周波数発振器が発振するクロック信号の前記所定の周波数は、７７．７６ＭＨｚであることを特徴とする請求項４または５に記載の伝送装置。
  7. 入力信号と、該入力信号に応じた出力信号との位相同期を基準周波数信号に基づいておこなう位相同期ステップと、該入力信号の断絶時または切り替え時に、該位相同期ステップが、該基準周波数信号を生成するために固定周波数発振ステップが発振するクロック信号を取得するように切り替え制御する切り替え制御ステップとを含む、伝送装置における位相同期基準周波数信号切り替え方法であって、
    前記切り替え制御ステップは、前記入力信号の断絶時または切り替え時に、前記位相同期ステップが、該位相同期ステップによって取得されるために分周される以前の該入力信号のクロック信号から、前記固定周波数発振ステップによって発振されるクロック信号へと、前記基準周波数信号を生成するためのクロック信号を切り替えて取得するよう制御することを特徴とする位相同期基準周波数信号切り替え方法。
  8. 入力信号と、該入力信号に応じた出力信号との位相同期を基準周波数信号に基づいておこなう位相同期ステップと、該入力信号の断絶時または切り替え時に、該位相同期ステップが、該基準周波数信号を生成するために固定周波数発振ステップによって発振されるクロック信号へと切り替えて取得するように制御する切り替え制御ステップとを含む伝送装置における位相同期基準周波数信号切り替え方法であって、
    前記位相同期ステップは、前記切り替え制御ステップおよび前記固定周波数発振ステップを含み、前記入力信号の断絶時または切り替え時に、該位相同期部が、前記基準周波数信号を生成するために分周する以前の該入力信号のクロック信号から、前記固定周波数発振ステップにより発振されるクロック信号へと、該基準周波数信号を生成するためのクロック信号を切り替えて取得するよう制御することを特徴とする位相同期基準周波数信号切り替え方法。
JP2007330728A 2007-12-21 2007-12-21 伝送装置および位相同期基準周波数信号切り替え方法 Pending JP2009153027A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007330728A JP2009153027A (ja) 2007-12-21 2007-12-21 伝送装置および位相同期基準周波数信号切り替え方法
US12/230,168 US7982545B2 (en) 2007-12-21 2008-08-25 Transmission apparatus and method of switching phase lock reference frequency signal thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007330728A JP2009153027A (ja) 2007-12-21 2007-12-21 伝送装置および位相同期基準周波数信号切り替え方法

Publications (1)

Publication Number Publication Date
JP2009153027A true JP2009153027A (ja) 2009-07-09

Family

ID=40788787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007330728A Pending JP2009153027A (ja) 2007-12-21 2007-12-21 伝送装置および位相同期基準周波数信号切り替え方法

Country Status (2)

Country Link
US (1) US7982545B2 (ja)
JP (1) JP2009153027A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02174421A (ja) * 1988-12-27 1990-07-05 Nec Corp Ｐｌｌ回路
JPH0432330A (ja) * 1990-05-29 1992-02-04 Hitachi Ltd システムクロツク保護方式
JPH08335933A (ja) * 1995-06-09 1996-12-17 Hitachi Ltd クロック回路
JPH11298462A (ja) * 1998-04-08 1999-10-29 Nec Eng Ltd 伝送路クロック再生回路
JP2003348063A (ja) * 2002-05-27 2003-12-05 Nec Corp クロック同期回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3179382B2 (ja) * 1997-08-27 2001-06-25 山形日本電気株式会社 Ｐｌｌ回路
JP2978884B1 (ja) 1998-06-10 1999-11-15 日本電気通信システム株式会社 クロック交絡分配装置
FI105427B (fi) * 1998-09-17 2000-08-15 Nokia Networks Oy Menetelmä vaihelukitun silmukan vertaussignaalin vaihtamisesta aiheutuvan vaihehypyn pienentämiseksi ja vaihelukittu silmukka

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02174421A (ja) * 1988-12-27 1990-07-05 Nec Corp Ｐｌｌ回路
JPH0432330A (ja) * 1990-05-29 1992-02-04 Hitachi Ltd システムクロツク保護方式
JPH08335933A (ja) * 1995-06-09 1996-12-17 Hitachi Ltd クロック回路
JPH11298462A (ja) * 1998-04-08 1999-10-29 Nec Eng Ltd 伝送路クロック再生回路
JP2003348063A (ja) * 2002-05-27 2003-12-05 Nec Corp クロック同期回路

Also Published As

Publication number Publication date
US7982545B2 (en) 2011-07-19
US20090162072A1 (en) 2009-06-25

Similar Documents

Publication Publication Date Title
JP3866826B2 (ja) デジタル電気通信伝送システム
US8102945B2 (en) Signal processing device and signal processing method
US20100088577A1 (en) Multi-Mode Forward Error Correction
JP5699759B2 (ja) 伝送装置及び伝送方法
JP6319423B2 (ja) 光トランシーバ制御回路、光ネットワークシステムおよび光トランシーバの出力制御方法
EP1211834A2 (en) Improved interface system for synchronous hierarchy telecommunications networks
JP2002152164A (ja) 光通信信号の多重化／分離化のためのタイミング回路
US9226050B2 (en) Transmission apparatus and transmission method
JP4236394B2 (ja) 冗長切替装置
US9042737B2 (en) Clock and data recovery unit and power control method therefor and PON system
JP2009153027A (ja) 伝送装置および位相同期基準周波数信号切り替え方法
JP2017011342A (ja) 伝送装置及びクロック再生方法
US8184665B2 (en) Network device
US20090016719A1 (en) Optical transponder interfacing multiprotocol signal and method of interfacing multiprotocol signal
JP4941547B2 (ja) 光伝送装置及び光伝送方法
JP2001237694A (ja) ホールドオーバ機能付きｐｌｌ回路
JP6127613B2 (ja) 通信システム、宅側装置、通信制御方法および局側装置
US8223912B2 (en) Transfer apparatus, and jitter control method of transmission signal
KR100713348B1 (ko) 광신호 복구 장치
JP2005252587A (ja) クロック整形器およびクロック整形器を用いた電子機器
Xiao et al. Design and implementation of aggregation platform for extended ethernet transport and services
KR20030026751A (ko) 전송시스템의 고속 위상동기회로 및 그 방법
JP2005252354A (ja) クロック信号の出力方法、クロック整形器およびクロック整形器を用いた電子機器
US20090297163A1 (en) Reference-clock selection circuit and reference-clock selection method
KR20020067313A (ko) 동기식 전송시스템에서 이중화 유니트의 클럭인터페이스장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120911