JPH08335933A - クロック回路 - Google Patents

Abstract

(57)【要約】 【目的】クロック信号源の故障停止等におけるクロック
信号源の切替えを、クロック出力に影響を与えないで行
うことを目的とするクロック回路の提供にある。 【構成】上述目的を達成するため、基本クロックを出力
する信号源と、基本クロック相当のクロックを出力する
信号源と、基本クロック相当のクロックを出力する信号
源で基本クロックを出力する信号源の停止検出を行う回
路と、停止検出回路が基本クロックを出力する信号源の
停止を検出した時、出力を基本クロック相当のクロック
を出力する信号源に切替える切替回路からなるクロック
回路において、切替回路の後段にル−プフィルタのゲイ
ンを小さくすることによって、応答特性をオ−バ−ダン
プにしたＰＬＬ回路を挿入する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、発振回路を持つ全ての
処理装置に係り、特に無停止型計算機（フォ−ルト．ト
レラント．コンピュ−タ）システムの処理装置構築に関
する発明である。

【０００２】

【従来の技術】２つ以上のクロック信号源を切替えて使
用する場合、そのまま単に切替えたのでは、クロック信
号源どうしは、まったく非同期であるため、スパイク状
のノイズが発生してしまう。それを防ぐための従来技術
の一例として、特開平１−１８９２２０号公報がある。
図３は、その公知例のクロック切替回路である。図の１
は、クロック信号源、２はクロック信号源１相当のクロ
ック信号源であり、１０は前記クロック信号源１，クロ
ック信号源２のいずれか一方を選択するための選択信号
が入力される入力端子である。１１は、入力端子１０か
ら入力された選択信号をラッチするＤフリップフロップ
であり、１５はその出力である。１２は、Ｄフリップフ
ロップ出力１５の極性を反転させたインバ−タである。
４は、このインバ−タ１２の出力に基ずいて前記クロッ
ク信号源１及びクロック信号源２のいずれか一方を選択
し、それがラッチのタイミングを与えるトリガ１４の出
力となる。そして、セレクタである３は、Ｄフリップフ
ロップ出力１５に基ずいて前記クロック信号源１及びク
ロック信号源２のいずれか一方を選択し、それを出力ク
ロックとして出力するセレクタである。１３は、このセ
レクタ３の出力するクロック出力端子である。

【０００３】この動作を図４のタイムチャ−トを用いて
説明する。図の（ａ）はクロック信号源１を，（ｂ）は
クロック信号源２を，（ｃ）は入力端子１０を，（ｄ）
はＤフリップフロップ出力１５を，（ｅ）は出力端子１
３をそれぞれ表している。入力端子１０がＬｏｗの時
は、出力端子１３からはクロック信号源１の信号が出力
している。入力端子１０がＨｉｇｈに切替えると、セレ
クタ４で選択されているクロック信号源２に同期してＤ
フリップフロップ１１にＨｉｇｈがラッチされる。そし
て、Ｄフリップフロップ出力１５は、セレクタ３の選択
をクロック信号源１からクロック信号源２に切替える。
このように切替えのタイミングを、選択されていない信
号源と同期することにより、切替えによるスパイクノイ
ズを防止している。

【０００４】また、単にクロック信号源を切替えるだけ
でなく、クロック信号源の停止を検出して他のクロック
信号源に切替える機能を持った公知例として、特願平３
−７５２３号がある。この技術においては、前記公知例
同様クロック信号源とそれ相当のクロック信号源とに２
重化された信号源を有し、クロック信号源の発振状態を
もう一方のクロック信号源にて監視する停止検出回路を
持ち、クロック信号源の発振に異常が発生した時に、数
サイクル中にこれを検出し、クロック出力をもう一方の
クロック信号源に切替えることにより、クロック出力の
無停止化を実現している。その公知例の停止検出回路
を、図５にて説明する。

【０００５】図の１はクロック信号源１の入力、２はク
ロック信号源２の入力である。３２−１，２，３，４は
クロック信号源２をトリガにカウントアップするリプル
キャリ−カウンタで、３２−１，２はクロック信号源１
のＨｉｇｈにてリセットされるため、クロック信号源１
のＬｏｗ故障検出用である。３２−３，４はクロック信
号源１のＬｏｗにてリセットされるため、クロック信号
源１のＨｉｇｈ故障検出用である。３３はリプルキャリ
−カウンタ３２−１，２，３，４の出力をＡＮＤ−ＯＲ
し、その出力がＳＲフリップフロップ２９にセットさ
れ、停止検出となる。尚、３４はＳＲフリップフロップ
２９の初期設定端子である。次に、この動作を図６にて
説明する。

【０００６】図６において、（ａ）はクロック信号源１
の入力を、（ｂ）はクロック信号源２の入力を、（ｃ）
はリプルキャリ−カウンタ３２−１の出力を、（ｄ）は
リプルキャリ−カウンタ３２−２の出力を、（ｅ）はリ
プルキャリ−カウンタ３２−３の出力を、（ｆ）はリプ
ルキャリ−カウンタ３２−４の出力を、（ｇ）はＳＲフ
リップフロップ２９の出力をそれぞれ示している。ここ
ではクロック信号源１がＨｉｇｈに故障した時のタイム
チャ−トを示している。

【０００７】図において、リプルキャリ−カウンタ３２
−１はクロック信号源２の立ち上がりをトリガに、リプ
ルキャリ−カウンタ３２−３はクロック信号源２の立ち
下がりをトリガにカウントアップするが、通常時はクロ
ック信号源１，２はほぼ同等の周期のため、リプルキャ
リ−カウンタ３２−２，４にカウントアップすることは
ない。クロック信号源１がＨｉｇｈに故障すると、リプ
ルキャリ−カウンタ３２−１，２はリセット状態となる
が、リプルキャリ−カウンタ３２−３，４がカウントア
ップし、ＳＲフリップフロップにキャリ−がセットされ
る。これが停止検出をした状態であり、この検出信号を
使用してクロックを切替える。

【０００８】

【発明が解決しようとする課題】従来技術の前者公知例
では、クロック信号源の切替えによるスパイク状のノイ
ズ発生を抑えることができるが、クロック信号源の切替
えのタイミングを制御しなければいけない、及びクロッ
クを切替えた瞬間のクロック出力のＤｕｔｙ ｃｙｃｌ
ｅが保証できないなどの問題がでてくる。クロック出力
のＤｕｔｙ ｃｙｃｌｅが保証されない場合、クロック
供給先の動作が保証できなくなる場合があるため、クロ
ック供給先ではクロック切替えの瞬間は、動作を一時停
止する等の余分な処理が必要となることがある。

【０００９】また、従来技術の後者公知例において、ク
ロック信号源の発振状態を常に監視する停止検出回路を
持っていることにより、クロック信号源の停止を検出し
た時に、他のクロック信号源に出力を切替え、再度クロ
ック供給を続けることができるが、クロック信号源が停
止し、停止検出回路がクロック信号源の停止を検出し
て、出力をもう一方のクロック信号源に切替えるまでの
間、クロック出力は固定となる。従来、停止検出からク
ロック切替えまで早くても２〜３サイクル以上必要であ
り、クロック供給先でその間のクロックの非連続性が保
証できなければ、前者公知例同様クロック供給先の動作
を一時停止する等の処理が必要となる。しかし、前者公
知例に比べ、後者公知例の場合は、またく非同期に故障
が発生するため、クロック供給先の動作を一時停止する
といっても止めるタイミングが難しくなる。また近年、
クロック供給先のプロセッサ等の高速化に伴い、クロッ
クの高速化が進んでいること、及びクロック供給が多岐
に分かれていることにより、その処理は一層難しいもの
となっている。

【００１０】本発明では、上記問題点を一掃するクロッ
クの切替え技術、及びクロック供給の無停止化の実現を
目的とする。

【００１１】

【課題を解決するための手段】上述目的を達成するた
め、複数のクロック信号源とクロック信号源の発振状態
を監視する停止検出回路と停止検出回路の状態、あるい
は他の制御信号によって出力するクロックを選択する切
替回路を備えるクロック回路において、切替回路の後段
に位相比較器，ル−プフィルタ，電圧制御発振器からな
るＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ Ｌｏｏｐ）回路
を備える。

【００１２】

【作用】ＰＬＬ回路は、外部より位相比較器に入力され
る信号は、一般的にリファレンスと呼ばれ、ＰＬＬ回路
はこれを基準に動作する。また、電圧制御発振器の出力
から位相比較器への負帰還入力は、一般にフィ−ドバッ
クと呼ばれる。位相比較器は、リファレンス信号とフィ
−ドバック信号の位相差をエラ−として出力するが、そ
の出力には高周波成分が含まれているため、ル−プフィ
ルタで高周波成分を除去し、エラ−信号のＤＣ分のみを
電圧制御発振器に出力する。電圧制御発振器では、それ
に合わせて発振を補正する。この動作が繰り返されるこ
とにより、ＰＬＬ回路は位相比較器の入力部分で、リフ
ァレンス信号にフィ−ドバック信号の位相と周波数を合
わせることができる。

【００１３】これを上記の解決手段のように、クロック
の切替回路の後段に挿入すると、上位処理装置からの制
御信号によって、切替回路が出力を他のクロック信号源
に切替えた時、ＰＬＬ回路のリファレンス信号の位相が
一変するが、ＰＬＬ回路出力のフィ−ドバック信号は、
ダイナミックにリファレンス信号に位相を合わせる事が
ない。フィ−ドバック信号の補正量は、位相比較器，ル
−プフィルタ，電圧制御発振器のそれぞれのゲインによ
って決まるが、位相比較器，電圧制御発振器のゲインを
下げることは、ＰＬＬ回路自体の特性を悪くしてしまう
ため、あまり得策ではない。そこで、ル−プフィルタの
ゲインを調節することにより、フィ−ドバック信号の補
正量を調節する。ル−プフィルタのゲインを下げること
によって、位相比較器で出力されたエラ−量をル−プフ
ィルタで減らすことができ、電圧制御発振器の出力補正
を抑えることができる。つまり、クロックの切替動作に
よるＰＬＬ回路出力補正量をクロック供給先で動作保証
できる値まで調節することにより、クロック切替動作時
においてもクロック供給先の動作を継続させることがで
きる。

【００１４】また、ＰＬＬの特性として、リファレンス
信号が入っていない時は、自らが適当な周波数で発振し
ているが、これを一般的に自走発振周波数という。リフ
ァレンス信号に入力されていた周波数が無くなった場
合、ＰＬＬ回路出力のフィ−ドバック信号は、除々に自
走発振周波数に出力を変化していく。上述のクロック切
替回路の後段のＰＬＬ回路においては、クロック信号源
が停止して停止検出回路が停止を検出し、切替回路が他
のクロック信号源にクロックを切替えるまでの数サイク
ルの間がこの状態にあたる。この場合においても、ル−
プフィルタのゲインを小さくすることによって引込み特
性をオ−バ−ダンプにしたＰＬＬ回路を用いることによ
り、他のクロック信号源にクロックを切替えるまでの間
に、ＰＬＬ回路出力がクロック信号源の周波数から大き
く変化することなく、また切替え後も切替えたクロック
信号源との周波数及び位相差を除々に補正していくた
め、クロック供給先ではクロック信号源の停止や、クロ
ック信号源の切替えをまったく意識することなく、動作
を継続させることができる。

【００１５】このようにクロック切替回路の後段にル−
プフィルタのゲイン小さくすることによって、引込み特
性をオ−バ−ダンプにしたＰＬＬ回路を挿入することに
より、通常のクロック切替えや停止等の異常時のクロッ
ク切替えにおいて、クロック供給先にクロック切替えを
意識させないクロック供給を実現することができる。

【００１６】

【実施例】以下、図面を参照して実施例を説明する。

【００１７】図１は、本発明の第１の実施例であり停止
検出時のクロック切替回路の構成図を示す。 図１にお
いて、１はクロック信号源，２はクロック信号源１相当
のクロックを出力するクロック信号源，３はクロック信
号源１またはクロック信号源２のどちらか一方を選択し
て出力するセレクタ，５はクロック信号源１の発振状態
をクロック信号源２によって監視する停止検出回路であ
る。９はＰＬＬ回路であり、その中は位相比較器６，ル
−プフィルタ７，電圧制御発振器８とで構成されてい
る。１３はＰＬＬ回路９の出力であり、この出力が処理
装置３１へクロックを供給する出力端子である。

【００１８】初期状態において、停止検出回路５はなに
も検出していないため、セレクタ３からはクロック信号
源１が出力される。ＰＬＬ回路９は、セレクタ３からク
ロック信号源１が出力されるまで、電圧制御発振器８が
自走発振周波数を出力し、それを位相比較器６にフィ−
ドバックしている。セレクタ３の出力がＰＬＬ回路９の
リファレンスに入力されると、位相比較器６はリファレ
ンス信号とフィ−ドバック信号との位相差をエラ−とし
て出力する。位相比較器６のエラ−出力は高周波成分を
含んでいるため、ル−プフィルタ７で高周波成分を除去
し、エラ−のＤＣ成分のみを電圧制御発振器８に送り、
電圧制御発振器８はそれにより出力を補正する。（尚、
ここで用いるＰＬＬ回路は、ル−プフィルタ７のゲイン
を調節することにより、電圧制御発振器８から出力され
るフィ−ドバック信号の補正量を調節したものを使用す
る。）この補正動作を繰返し行うことにより、ＰＬＬ回
路の入力で、リファレンス信号にフィ−ドバック信号の
位相と周波数が一致する。ここまでが、電源が投入され
てから通常動作に移行するまでの回路動作で、それ以降
通常時は、常にＰＬＬ回路の入力でリファレンス信号に
フィ−ドバック信号の位相と周波数が一致している。次
にクロック信号源１が停止した時の動作を図２で説明す
る。

【００１９】図２において、（ａ）はクロック信号源１
の出力を、（ｂ）はクロック信号源２の出力を、（ｃ）
は停止検出回路５の出力を、（ｄ）はセレクタ３の出力
を、（ｅ）はクロックの出力端子１３をそれぞれ示して
いる。図は、通常状態からクロック信号源１がＨｉｇｈ
に故障したケ−スのそれぞれの動作を示すタイムチャ−
トである。クロック信号源１がＨｉｇｈに故障した時、
停止検出回路５がクロック信号源１の停止を検出してセ
レクタ３の出力をクロック信号源２に切替えるまでの
間、セレクタ３はＨｉｇｈに故障したクロック信号源１
を出力している。この信号がＰＬＬ回路９のリファレン
スに入力され、ＰＬＬ回路９はリファレンス信号がない
ものとして自走発振周波数に近ずこうと電圧制御発振器
８の出力を補正する。しかしル−プフィルタ７のゲイン
を下げたＰＬＬ回路９を使用しているため、電圧制御発
振器８の出力があまり補正されない内にＰＬＬ回路９の
リファレンスにクロック信号源２の出力が入力される。
入力されたクロック信号源２とＰＬＬ回路９のフィ−ド
バック信号は、まったく非同期であり、位相差と若干の
周波数の差があるため、ＰＬＬ回路９は、リファレンス
信号とフィ−ドバック信号との位相差や周波数差を補正
しようとする。しかし、この際もル−プフィルタ７のゲ
インを下げたＰＬＬ回路を使用しているため、補正動作
はゆっくりと繰返し繰返し行われる。このゆっくりとし
た補正動作により、出力端子１３以降のクロック供給先
である処理装置３１にクロック信号源１が停止したこ
と、及び発振源をクロック信号源２に切替えたことを意
識させることなく、クロックの停止検出及び切替えを行
うことができる。

【００２０】図７は、本発明の第２の実施例であり、ク
ロック切替回路の構成図を示している。第１の実施例と
の相違点は、第１の実施例はクロック信号源の停止を検
出した時のクロック切替えであるのに対して、第２の実
施例は停止時でない通常動作時のクロック切替えを示し
ている。

【００２１】図において、１はクロック信号源，２はク
ロック信号源１相当のクロックを出力するクロック信号
源，３はクロック信号源１またはクロック信号源２のど
ちらか一方を選択して出力するセレクタ，１６はセレク
タ３から出力するクロック信号源を選択する入力端子で
ある。９はＰＬＬ回路であり、その中は位相比較器６，
ル−プフィルタ７，電圧制御発振器８とで構成されてい
る。１３はＰＬＬ回路９の出力であり、この出力が処理
装置３１へクロックを供給する出力端子である。このク
ロッックの切替動作を図８にて説明する。

【００２２】図８において、（ａ）はクロック信号源１
の出力を、（ｂ）はクロック信号源２の出力を、（ｃ）
は入力端子１６を、（ｄ）はセレクタ３の出力を、
（ｅ）はクロックの出力端子１３をそれぞれ示してい
る。図は、通常状態においてのクロック信号源１からク
ロック信号源２へのクロック切替えの動作を示すタイム
チャ−トである。外部より、入力端子１６にＨｉｇｈが
入力されると、セレクタ３の出力はクロック信号源１か
らクロック信号源２に、出力を切替える。その信号は、
ＰＬＬ回路９のリファレンスに入力するが、入力された
クロック信号源２とＰＬＬ回路９のフィ−ドバック信号
は、まったく非同期であり、位相差があるため、ＰＬＬ
回路９はリファレンスとフィ−ドバックとの位相差を補
正しようとする。第１の実施例同様、ここでもル−プフ
ィルタ７のゲインを下げたＰＬＬ回路を使用しているた
め、補正動作はゆっくりと繰返し繰返し行われる。この
ゆっくりとした補正動作により、出力端子１３以降のク
ロック供給先である処理装置３１に発振源をクロック信
号源１からクロック信号源２に切替えたことを意識させ
ることなく、クロックの切替えを行うことができる。ま
た、この実施例では、クロックの切替えをまったく非同
期に行っているため、クロック信号源を切替えた瞬間に
セレクタ３の出力にスパイク状のノイズか発生する場合
があるが、ＰＬＬ回路９によりスパイク状のノイズを吸
収し、クロック供給先である処理装置３１にノイズの影
響を与えることがない。

【００２３】図９は、本発明の第３の実施例であり、２
つ以上のクロック回路を同期させて動作させている場合
における停止検出動作の例であり、図では、２つのクロ
ック回路を同期させて動作させている場合の構成図を示
す。図において、１７−１，１７−２は同期動作を行っ
ているクロック回路で、１はクロック信号源，３は１７
−１のクロック信号源１、または１７−２クロック信号
源１のどちらか一方を選択して出力するセレクタ，５は
１７−１においては、１７−１のクロック信号源１の発
振状態を１７−２のクロック信号源１によって監視する
停止検出回路であり、１７−２においては、１７−２の
クロック信号源１の発振状態を１７−１のクロック信号
源１によって監視する停止検出回路であり、１９−１，
１９−２は、停止検出回路５の停止検出状態を他の停止
検出回路５に送る停止検出信号である。９はＰＬＬ回路
であり、その出力１３が処理装置３１へクロックを供給
する出力端子である。１８−１，１８−２は、停止検出
回路５の初期状態を設定する入力端子である。

【００２４】２つのクロック回路を同期させて動作させ
る場合、どちらか一方のクロック信号源１の出力を両方
で使用することにより、同期動作を行っている。次にそ
の動作を図１１にて説明する。

【００２５】図１１において、（ａ）は１７−１のクロ
ック信号源１の出力を、（ｂ）は１７−２のクロック信
号源１の出力を、（ｃ）は１７−１の停止検出回路５の
出力を、（ｄ）は１７−１のセレクタ３の出力を、
（ｅ）は１７−１のクロックの出力端子１３を、（ｆ）
は１７−２のクロックの出力端子１３をそれぞれ示して
いる。図は、入力端子１８−１，１８−２によって１７
−１のクロック信号源１が選ばれている時に、１７−１
のクロック信号源１がＨｉｇｈに故障したケ−スの停止
検出、及び切替動作を示すタイムチャ−トである。１７
−１のクロック信号源１がＨｉｇｈに故障した時、１７
−１の停止検出回路５が１７−１のクロック信号源１の
停止を検出し、停止検出信号１９−１で、クロック回路
１７−２の停止検出回路５に１７−１のクロック信号源
１の停止を知らせる。そして両クロック回路共に、セレ
クタ３の出力を１７−２のクロック信号源１に切替え
る。これ以降の動作は、クロック回路１７−１及びクロ
ック回路１７−２個々には、第１の実施例同様である
が、ＰＬＬ回路が物によって若干特性に差があることに
より、クロック信号源を切替えた直後や、ＰＬＬ回路９
のリファレンスとフィ−ドバックの位相差を引込む過程
において１７−１と１７−２に過渡的に差ができる。そ
のため、位相補正時のクロック回路間の同期が保証でき
なくなるが、最終的に位相差の補正が完了すると他の同
期処理なしに、２つのクロック回路を同期動作させるこ
とができる。

【００２６】図１０は、本発明の第４の実施例であり、
第３の実施例同様２つ以上のクロック回路を同期させて
動作させている場合における停止検出動作の例であり、
図では、２つのクロック回路を同期させて動作させてい
る場合のクロック切替回路の構成図を示す。図におい
て、２０−１，２０−２は同期動作を行っているクロッ
ク回路で、１はクロック信号源，３は２０−１のクロッ
ク信号源１または２０−２クロック信号源１のどちらか
一方を選択して出力するセレクタ，５は２０−１におい
ては、２０−１のクロック信号源１の発振状態を２０−
２のクロック信号源１によって監視する停止検出回路で
あり、２０−２においては、２０−２のクロック信号源
１の発振状態を２０−１のクロック信号源１によって監
視する停止検出回路であり、１９−１，１９−２は、停
止検出回路５の停止検出状態を他の停止検出回路５に送
る停止検出信号である。９はＰＬＬ回路であり、１３は
その出力である。２１は、２０−１のＰＬＬ回路９の出
力又は２０−２のＰＬＬ回路９の出力のどちらか一方を
選択して出力するセレクタ、４４は２０−１においては
２０−１のＰＬＬ回路９の出力状態を２０−２のＰＬＬ
回路９の出力によって監視する停止検出回路であり、２
０−２においては２０−２のＰＬＬ回路９の出力状態を
２０−１のＰＬＬ回路９の出力によって監視する停止検
出回路であり、４３−１，４３−２は停止検出回路４４
の停止検出状態を他の停止検出回路４４に送る停止検出
信号である。２２はＰＬＬ回路であり、その出力２３が
処理装置３１へクロックを供給する出力端子である。１
８−１，１８−２は停止検出回路５及び停止検出回路４
４の初期状態を設定する入力端子である。

【００２７】２つのクロック回路を同期させて動作させ
る場合、どちらか一方のクロック信号源１の出力を両方
で使用することにより、同期動作を行っている。次にそ
の動作を図１２にて説明する。

【００２８】図１２において、（ａ）は２０−１のクロ
ック信号源１の出力を、（ｂ）は２０−２のクロック信
号源１の出力を、（ｃ）は２０−１の停止検出回路５の
出力を、（ｄ）は２０−１のセレクタ３の出力を、
（ｅ）は２０−１のＰＬＬ回路９の出力１３を、（ｆ）
は２０−２のＰＬＬ回路９の出力１３を、（ｇ）は２０
−１の出力端子２３を、（ｈ）は２０−２の出力端子２
３をそれぞれ示している。図では、入力端子１８−１，
１８−２によって２０−１のクロック信号源１及び２０
−１のＰＬＬ回路９の出力が選ばれている時に、２０−
１のクロック信号源１がＨｉｇｈに故障したケ−スの停
止検出、及び切替動作を示すタイムチャ−トである。２
０−１のクロック信号源１がＨｉｇｈに故障した時、２
０−１の停止検出回路５が２０−１のクロック信号源１
の停止を検出し、停止検出信号１９−１で、クロック回
路２０−２の停止検出回路５にクロック信号源の停止を
知らせる。そして両クロック回路共に、セレクタ３の出
力を２０−２のクロック信号源１に切替える。これ以降
のＰＬＬ回路９までの動作は、クロック回路２０−１及
びクロック回路２０−２個々には、第３の実施例同様で
あり、ＰＬＬ回路が物によって若干特性に差があること
により、クロック信号源を切替えた直後や、ＰＬＬ回路
９のリファレンスとフィ−ドバックの位相差を無くすた
めの引込み過程に２０−１と２０−２に過渡的に差が生
じる。本実施例ではこの過渡的な位相差を小さくするた
め、第３の実施例にさらにＰＬＬ回路２２を追加してい
る。また、そのリファレンス入力はセレクタ２１より供
給されるが、初期設定端子１８−１，１８−２によって
２０−１，２０−２ともに出力を２０−１のＰＬＬ回路
９の出力にしているため、２０−１，２０−２のＰＬＬ
回路９どうしの過渡的な位相差がキャンセルできるこ
と、及び２０−１のＰＬＬ回路９で変動量の抑えられた
出力を２０−１，２０−２のＰＬＬ回路２２に入力する
ことにより、２０−１，２０−２での出力端子２３間の
位相差を更に抑えることができ、第３の実施例よりも更
に進んで、切替動作による位相差、及び周波数差を引込
んでいる引込み過程においても２つのクロック回路の同
期動作が保証でき、クロック供給先である処理装置３１
にクロックの停止／切替えを意識させる必要がまったく
ない。

【００２９】図１２ではクロック信号源が故障した場合
の切替動作のみの説明であったが、ＰＬＬ回路９が故障
した場合においても同期が保証できる。例えば、２０−
１のＰＬＬ回路９が故障した場合、２０−１の停止検出
回路４４が２０−１のＰＬＬ回路９の停止を検出し、停
止検出信号４３−１で、クロック回路２０−２の停止検
出回路４４にＰＬＬ回路９の停止を知らせる。そして両
クロック回路共に、セレクタ２１の出力を２０−２のＰ
ＬＬ回路９の出力に切替える。ここで、ＰＬＬ回路２２
のリファレンス入力は２０−１のＰＬＬ回路９が停止し
てから２０−２のＰＬＬ回路９の出力に切替るまでの
間、クロックの連続性が崩れるが、ＰＬＬ回路２２の応
答特性をオ−バ−ダンプにすることにより、ＰＬＬ回路
２２の出力でクロックの連続性が保証できること、及び
ＰＬＬ回路２２に入力された２０−２のＰＬＬ回路９の
出力が、停止前の２０−１のＰＬＬ回路９の出力と同位
相のため、切替えによる位相変化を小さくでき、２０−
１と２０−２のクロック回路の同期動作を崩すことがな
い。

【００３０】尚、本実施例では停止検出時のクロック切
替えを説明しているが、通常のクロック切替えにおいて
も停止検出動作同様、切替動作中においても２つのクロ
ック回路の同期動作が保証でき、クロック供給先である
処理装置３１にクロックの切替えを意識させる必要がま
ったくない。

【００３１】図１３は、本発明の第５の実施例であり、
オンラインでのフィ−ルドアップグレ−ドを目的とする
クロック切替回路の構成図を示している。

【００３２】図において、１はクロック信号源，２４は
アップグレ−ド用のクロックを出力するクロック信号
源，３はクロック信号源１またはクロック信号源２４の
どちらか一方を選択して出力するセレクタ，１６はセレ
クタ３から出力するクロック信号源を選択する入力端子
である。９はＰＬＬ回路であり、その中は位相比較器
６，ル−プフィルタ７，電圧制御発振器８とで構成され
ている。１３はＰＬＬ回路９の出力であり、この出力が
処理装置３１へクロックを供給する出力端子である。こ
のクロックの切替動作を図１４にて説明する。

【００３３】図１４において、（ａ）はクロック信号源
１の出力を、（ｂ）はクロック信号源２４の出力を、
（ｃ）は入力端子１６を、（ｄ）はセレクタ３の出力
を、（ｅ）はクロックの出力端子１３をそれぞれ示して
いる。図では、通常状態においてのクロック信号源１か
らクロック信号源２４へのクロック切替えの動作を示す
タイムチャ−トである。外部より、入力端子１６にＨｉ
ｇｈが入力されると、セレクタ３の出力はクロック信号
源１からクロック信号源２４に、出力を切替える。その
信号は、ＰＬＬ回路９のリファレンスに入力するが、入
力されたクロック信号源とＰＬＬ回路９のフィ−ドバッ
ク信号は、まったく非同期であり、かつ周波数自体が異
なるため、ＰＬＬ回路９は、まずリファレンスとフィ−
ドバックとの周波数差を補正しようとする。この点が他
の実施例と異なる点である。動作自体は、他の実施例同
様ル−プフィルタ７のゲインを下げたＰＬＬ回路を使用
しているため、補正動作はゆっくりと繰返し繰返し行わ
れる。周波数補正が完了すると今度は位相差の補正動作
をゆっくりと繰返し繰返し行い、フィ−ドバック信号
が、リファレンス信号に同期して周波数アップを完了す
る。このゆっくりとした補正動作により、出力端子１３
以降のクロック供給先である処理装置３１に発振源をク
ロック信号源１からクロック信号源２４に切替えたこと
を意識させることなく、クロック周波数のアップを実現
できる。

【００３４】尚、周波数アップ同様周波数ダウンも上記
実施例同様に実現できる。

【００３５】図１５は、本発明の第６の実施例であり、
２つ以上のクロック回路を同期させて動作させている場
合における停止検出動作の例である。図では、２つのク
ロック回路を同期させて動作させている場合における高
速停止検出動作のクロック切替回路の構成図を示す。図
において、２６−１，２６−２は同期動作を行っている
クロック回路で、１はクロック信号源，３は２６−１の
クロック信号源１または２６−２クロック信号源１のど
ちらか一方を選択して出力するセレクタ，５はクロック
信号源１の発振状態を出力端子１３によって監視する停
止検出回路であり、１９−１，１９−２は、停止検出回
路５の停止検出状態を他の停止検出回路５に送る停止検
出信号である。９はＰＬＬ回路であり、その出力１３が
処理装置３１へクロックを供給する出力端子である。２
５は分周回路であり、出力端子１３を分周してＰＬＬ回
路９にフィ−ドバックする。１８−１，１８−２は、停
止検出回路５の初期状態を設定する入力端子である。他
の実施例との相違点は、ＰＬＬ回路９のフィ−ドバック
に分周回路２５を追加している点で、ＰＬＬの特性より
ＰＬＬの入力部分でリファレンス信号とフィ−ドバック
信号の位相と周波数を合わせるため、ＰＬＬ回路９の出
力である出力端子１３は、リファレンス信号の周波数を
分周比倍した出力となる。この分周比倍した出力を使用
して、停止検出を行うのが本実施例の特徴であり、この
場合の停止検出回路の一例を図１７に示す。

【００３６】図において、１３は出力端子を、１はクロ
ック信号源を、２７−１，２，３，４は出力端子１３の
立ち下がりをトリガにカウントアップするリプルキャリ
−カウンタで、リプルキャリ−カウンタ２７−１，２
は、クロック信号源１のＨｉｇｈレベルにてリセットす
るようにしているカウンタで、クロック信号源１のＬｏ
ｗ故障を検出する。リプルキャリ−カウンタ２７−３，
４は、クロック信号源１のＬｏｗレベルにてリセットす
るようにしているカウンタで、クロック信号源１のＨｉ
ｇｈ故障を検出する。２８はリプルキャリ−カウンタ２
７−２，４の出力をＯＲするＯＲ回路を、２９はＯＲ回
路２８の状態を保持するＳＲフリップフロップを、３０
はＳＲフリップフロップ２９の出力をクロックの切替回
路に出力する出力端子を示している。次に、この動作を
図１８を使用して説明する。

【００３７】図１８において、（ａ）は図１５のクロッ
ク信号源１を、（ｂ）は図１５の出力端子１３を、
（ｃ）はリプルキャリ−カウンタ２７−１の出力を、
（ｄ）はリプルキャリ−カウンタ２７−３の出力を、
（ｅ）はリプルキャリ−カウンタ２７−２の出力を、
（ｆ）はリプルキャリ−カウンタ２７−４を、（ｇ）は
出力端子３０をそれぞれ示している。ここでは、出力端
子１３が２逓倍された時の動作で、クロック信号源１が
Ｈｉｇｈに故障した時の停止検出動作のタイムチャ−ト
を示している。

【００３８】図において、通常時はＰＬＬ回路９の入力
で、リファレンス信号とフィ−ドバック信号の位相と周
波数があっているため、２逓倍された出力端子１３の立
ち上がりエッジは、クロック信号源１の立ち上がり／立
ち下がりエッジに合っている。そのため、出力端子１３
の立ち下がりエッジにてクロック信号源１のレベルを検
出できるが、クロック信号源１がＨｉｇｈ／Ｌｏｗ交互
のレベルとなるため、リプルキャリ−カウンタ２７−
２，４にはカウントアップされることがない。そして、
クロック信号源１がＨｉｇｈに故障した場合は、リプル
キャリ−カウンタ２７−１，２はリセット状態になる
が、リプルキャリ−カウンタ２７−３，４はカウントア
ップをし、停止検出としてＳＲフリップフロップ２９に
セットされ、出力端子３０より出力する。この停止検出
回路を使用することにより、クロック信号源の停止検出
を１サイクル以内で行うことができるが、図１５におけ
るこの停止検出回路を使用した場合の動作を図１６を使
用して説明する。

【００３９】図１６において、（ａ）は２６−１のクロ
ック信号源１の出力を、（ｂ）は２６−２のクロック信
号源１の出力を、（ｃ）は２６−１の停止検出回路５の
出力を、（ｄ）は２６−１のセレクタ３の出力を、
（ｅ）は２６−１の分周回路２５の出力を、（ｆ）は２
６−２の分周回路２５の出力をそれぞれ示している。図
では、入力端子１８−１，１８−２によって２６−１の
クロック信号源１が選ばれている時に、２６−１のクロ
ック信号源１がＨｉｇｈに故障したケ−スの停止検出、
及び切替動作を示すタイムチャ−トである。２６−１の
クロック信号源１がＨｉｇｈに故障した時、２６−１の
停止検出回路５が２６−１のクロック信号源１の停止を
検出し、停止検出信号１９−１で、クロック回路２６−
２の停止検出回路５にクロック信号源の停止を知らせ
る。そして両クロック回路共に、セレクタ３の出力を２
６−２のクロック信号源１に切替える。このクロック信
号源を切替えるまでの時間が図１７の停止検出回路を使
用することで、劇的に早くなり、図ではセレクタ３の出
力のＨｉｇｈ状態が半サイクル伸びた程度でクロック信
号源の切替えを実現している。これ以降の動作は、第３
の実施例同様であるが、停止検出までの時間が劇的に短
くなっているため、ＰＬＬ回路のリファレンス信号が無
い状態をほとんど無視でき、ＰＬＬ回路出力が変化する
前に入力を切替えられるため、位相差のみの補正動作相
当となる。そのため、第３の実施例に比べ、補正が完了
するまでの時間が早くなる。また第３の実施例同様、補
正が完了すると他の同期処理なしに、２つのクロック回
路を同期動作させることができる。

【００４０】図２１は、本発明の第７の実施例であり、
クロック分配系の一実施例である。図では、プロセッサ
や各ＬＳＩにクロックを分配する構成図を示す。図にお
いて、１はクロック信号源，２はクロック信号源１相当
のクロックを出力するクロック信号源，３はクロック信
号源１またはクロック信号源２のどちらか一方を選択し
て出力するセレクタ，５はクロック信号源１の発振状態
をクロック信号源２によって監視する停止検出回路であ
る。９はＰＬＬ回路であり、その出力がプロセッサ４０
へクロックを供給する。２５は分周回路であり、ＰＬＬ
回路９の出力を分周してＰＬＬ回路９にフィ−ドバック
する。３８は２段目のＰＬＬ回路であり、分周回路２５
の出力をリファレンスにして動作する。ＰＬＬ回路３８
の出力は、クロック生成回路３９に入力され、その出力
がＬＳＩ４１−１から４１−Ｎまで分配されている。ま
たクロック生成回路３９の出力が、ＰＬＬ回路３８にフ
ィ−ドバックされている。４２は、プロセッサ４０，Ｌ
ＳＩ４１−１間のバスである。図の２つのＰＬＬ回路の
目的はそれぞれ違っていて、ＰＬＬ回路９は上述実施例
同様クロック切替えの際の急激な位相変化を抑えるのが
目的であり、ＰＬＬ回路３８はクロック生成回路３９の
物によるディレ−バラツキをキャンセルすることを目的
としたＰＬＬ回路である。

【００４１】この分配系が分周回路２５及びクロック生
成回路３９の初期設定無しに常に同一状態のクロック給
電を行うには、ＬＳＩ４１−１から４１−Ｎまでのクロ
ック供給先で一番低速のクロックにＰＬＬ回路のフィ−
ドバック信号の周波数と、クロック信号源１又はクロッ
ク信号源２の周波数を合わせる必要がある。一例とし
て、プロセッサへのクロックを１００ＭＨｚ，ＬＳＩの
低速クロックを２５ＭＨｚとすると、ＰＬＬ回路９及び
３８のフィ−ドバック信号，クロック信号源１，クロッ
ク信号源２の周波数，は２５ＭＨｚで、分周回路２５は
４分周必要となる。また、ＰＬＬ回路９，３８のフィ−
ドバック信号の周波数は同一周波数であるが、フィ−ド
バック信号を共通ル−プにせず自ＰＬＬ回路出力をフィ
−ドバック信号にすることで、それぞれの干渉を防ぐこ
とができる。次にこの動作を図２２にて説明する。

【００４２】図２２において、（ａ）はクロック信号源
１の出力を、（ｂ）はクロック信号源２の出力を、
（ｃ）は停止検出回路５の出力を、（ｄ）はセレクタ３
の出力を、（ｅ）は分周回路２５の出力でＰＬＬ回路９
のフィ−ドバック信号を、（ｆ）はクロック生成回路の
出力でＰＬＬ回路３８のフィ−ドバック信号をそれぞれ
示している。図は、クロック信号源１がＨｉｇｈに故障
したケ−スの停止検出、及び切替動作を示すタイムチャ
−トである。クロック信号源１がＨｉｇｈに故障した
時、停止検出回路５がクロック信号源１の停止を検出
し、セレクタ３の出力をクロック信号源２に切替える。
ＰＬＬ回路９の除々に補正された出力は、ＰＬＬ回路３
８のリファレンスに入力されるが、ＰＬＬ回路３８の出
力はすぐに反応しないため、クロック切替動作によって
（ｅ）と（ｆ）の間に図のように過渡的に位相差が生じ
る。この位相差はダイレクトにプロセッサ４０とＬＳＩ
４１−１の間の位相差となるため、この間の転送マ−ジ
ンよりも大きな位相差が生じる場合、正常動作できなく
なる。それを防ぐため、このような分配系の場合はＰＬ
Ｌ回路３８のル−プフィルタのゲインを上げ、ＰＬＬ回
路３８の応答を早くすることにより、過渡的に発生する
位相差を小さくする必要がある。

【００４３】図１９は、クロック信号源１をクロック信
号源２によって停止検出する停止検出回路の一例であ
り、図５の公知例の停止検出回路よりも速く停止を検出
できる停止検出回路である。

【００４４】図の１はクロック信号源１の入力、２はク
ロック信号源２の入力である。３５は分周回路であり、
クロック信号源２を２分周する。３６−１，２，３，４
は分周回路３５をトリガにカウントアップするリプルキ
ャリ−カウンタで、３６−１，２はクロック信号源１の
Ｈｉｇｈにてリセットされるため、クロック信号源１の
Ｌｏｗ故障検出用である。３６−３，４はクロック信号
源１のＬｏｗにてリセットされるため、クロック信号源
１のＨｉｇｈ故障検出用である。３７はリプルキャリ−
カウンタ３６−１，２，３，４の出力をＡＮＤ−ＯＲ
し、その出力がＳＲフリップフロップ２９にセットさ
れ、停止検出となる。尚、３４はＳＲフリップフロップ
２９の初期設定端子である。次に、この動作を図２０に
て説明する。

【００４５】図２０において、（ａ）はクロック信号源
１の入力を、（ｂ）はクロック信号源２の入力を、
（ｃ）は分周回路３５の出力を、（ｄ）はリプルキャリ
−カウンタ３６−１の出力を、（ｅ）はリプルキャリ−
カウンタ３６−２の出力を、（ｆ）はリプルキャリ−カ
ウンタ３６−３の出力を、（ｇ）はリプルキャリ−カウ
ンタ３６−４の出力を、（ｈ）はＳＲフリップフロップ
２９の出力をそれぞれ示している。ここではクロック信
号源１がＨｉｇｈに故障した時のタイムチャ−トを示し
ている。

【００４６】図において、リプルキャリ−カウンタ３６
−１，３は分周回路３５のＱ出力の立ち上がりをトリガ
に、リプルキャリ−カウンタ３６−２，４は分周回路３
５のＱｎ出力の立ち上がりをトリガにカウントアップす
るが、通常時はクロック信号源１は分周回路３５よりも
速い周期のため、リプルキャリ−カウンタ３６−１，２
の出力、及びリプルキャリ−カウンタ３６−１，２の出
力はＡＮＤがとれることがない。クロック信号源１がＨ
ｉｇｈに故障すると、リプルキャリ−カウンタ３６−
１，２はリセット状態となるが、リプルキャリ−カウン
タ３６−３，４がカウントアップし、ＡＮＤ−ＯＲ回路
３７の条件がとれ、ＳＲフリップフロップに出力がセッ
トされる。これが停止検出をした状態であり、図の場合
では公知例の故障検出回路よりも１サイクル速く検出す
ることができる。

【００４７】尚、これまで述べてきたル−プフィルタの
ゲインを下げたＰＬＬ回路の一例として、リファレンス
周波数１５ＭＨｚ，ＰＬＬ回路出力周波数１８０ＭＨｚ
と１２逓倍型のＰＬＬ回路において、位相比較器のゲイ
ンが０．１６Ｖ／ｒａｄ，電圧制御発振器のゲインが５
３．３ＭＨｚ／Ｖ，ル−プフィルタにアクティブ型ロ−
パスフィルタを用い、その減衰率が−２０ｄＢ／ｄｅｃ
の時に、フィルタのカットオフ周波数を１６０Ｈｚまで
落すことにより、クロック信号源を切替えた時における
ＰＬＬ回路出力の周期変動を、最大２％以内に抑えるこ
とができ、位相差の引込み時間が最大５〜６μｓ程度と
なることを確認している。

【００４８】

【発明の効果】本発明によれば、２つ以上のクロックを
切替えて使用するクロック回路において、クロックの切
替回路の後段にル−プフィルタのゲインを小さくするこ
とによって、引込み特性をオ−バ−ダンプにしたＰＬＬ
回路を入れることにより、クロック供給先にクロックの
停止やクロックの切替動作を意識させることなく、クロ
ック供給先の動作を継続させることができる。また、こ
のクロック回路を装置にて使用した場合、複数の装置を
無停止に同期させることができる。更に、この回路を使
用してオンライン上で、フィ−ルドアップグレ−ドを実
現することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す構成図。

【図２】図１の実施例のタイムチャ−ト。

【図３】従来技術の基本構成図。

【図４】従来技術のタイムチャ−ト。

【図５】従来技術の停止検出回路。

【図６】従来技術の停止検出回路のタイムチャ−ト。

【図７】本発明の第２の実施例を示す構成図。

【図８】図７の実施例のタイムチャ−ト。

【図９】本発明の第３の実施例を示す構成図。

【図１０】本発明の第４の実施例を示す構成図。

【図１１】図９の実施例のタイムチャ−ト。

【図１２】図１０の実施例のタイムチャ−ト。

【図１３】本発明の第５の実施例を示す構成図。

【図１４】図１３の実施例のタイムチャ−ト。

【図１５】本発明の第６の実施例を示す構成図。

【図１６】図１５の実施例のタイムチャ−ト。

【図１７】本発明の第６の実施例の停止検出回路例。

【図１８】図１７の実施例のタイムチャ−ト。

【図１９】本発明の停止検出回路一例。

【図２０】図１９の停止検出回路のタイムチャ−ト。

【図２１】本発明を用いたクロック分配系一例。

【図２２】図２１のクロック分配系のタイムチャ−ト。

【符号の説明】

１：クロック信号源，２：クロック信号源，＜３：４
＞：セレクタ，５：停止検出回路，６：位相比較器，
７：ル−プフィルタ，８：電圧制御発振器 ９：ＰＬＬ回路，１０：入力端子，１１：Ｄフリップフ
ロップ，１２：インバ−タ １３：出力端子，１４セレクタ４出力，１５：Ｄフリッ
プフロップ１１出力 １６：入力端子，１７−＜１：２＞：クロック回路，１
８−＜１：２＞：初期設定端子 １９−＜１：２＞：停止検出信号，２０−＜１：２＞：
クロック回路，２１：セレクタ，２２：ＰＬＬ回路，２
３：出力端子，２４：アップグレ−ド用クロック信号
源，２５：分周回路，２６−＜１−２＞：クロック回
路，２７−＜１−４＞：リプルキャリ−カウンタ，２
８：ＯＲ回路，２９：ＳＲフリップフロップ，３０：停
止検出信号，３１：処理装置 ３２−＜１−４＞：リプルキャリ−カウンタ，３３：Ａ
ＮＤ−ＯＲ回路，３４：初期設定端子，３５：分周回
路，３６−＜１−４＞：リプルキャリ−カウンタ，３
７：ＡＮＤ−ＯＲ回路，３８：ＰＬＬ回路，３９：クロ
ック生成回路，４０：プロセッサ，４１−＜１〜Ｎ＞：
ＬＳＩ，４２：バス ４３−＜１：２＞：停止検出信号，４４：停止検出信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者 石川 佐孝 神奈川県海老名市下今泉810番地株式会社 日立製作所オフィスシステム事業部内 (72)発明者 宮崎 義弘 茨城県日立市大みか町五丁目２番１号株式 会社日立製作所大みか工場内 (72)発明者 高谷 壮一 茨城県日立市大みか町五丁目２番１号株式 会社日立製作所大みか工場内 (72)発明者 松田 光司 茨城県日立市大みか町五丁目２番１号株式 会社日立製作所大みか工場内 (72)発明者 山口 伸一朗 茨城県日立市大みか町七丁目１番１号株式 会社日立製作所日立研究所内 (72)発明者 黒沢 憲一 茨城県日立市大みか町七丁目１番１号株式 会社日立製作所日立研究所内

Claims (15)

【特許請求の範囲】
1. 【請求項１】クロックを出力する第１，第２の信号源
   と、該第２の信号源により前記第１の信号源の停止検出
   を行う停止検出回路と、該停止検出回路の状態により前
   記第１の信号源又は第２の信号源のどちらか一方を選択
   して出力する切替回路を有するクロック回路において、
   前記切替回路の後段にＰＬＬ回路を備えたことを特徴と
   するクロック回路。
2. 【請求項２】請求項１記載のクロック回路において、前
   記ＰＬＬ回路の応答特性をオーバーダンプにすることに
   より、前記第１の信号源から前記第２の信号源へ前記切
   替回路の出力を切替えるまでの間の前記ＰＬＬ回路から
   の出力クロックの連続性を保証することを特徴とするク
   ロック回路。
3. 【請求項３】クロックを出力する第１の信号源及び第２
   の信号源と、クロック供給先の処理装置からの要求によ
   って出力する信号源を切替える切替回路からなるクロッ
   ク回路において、前記切替回路の後段にＰＬＬ回路を備
   えたことを特徴とするクロック回路。
4. 【請求項４】請求項３記載のクロック回路において、前
   記ＰＬＬ回路の応答特性をオ−バ−ダンプとすることに
   より、クロック切替えを非同期に行うことを可能とした
   クロック回路。
5. 【請求項５】自装置の信号源を他装置からの信号源で停
   止検出する停止検出回路と、停止検出回路の状態により
   自装置の信号源又は他装置の信号源のどちらか一方を選
   択して出力する切替回路からなるクロック回路を持つ装
   置を複数台備え、該装置が同期して処理を行う並列処理
   装置において、前記複数台の装置の切替回路の後段にＰ
   ＬＬ回路を備えたことを特徴とするクロック回路。
6. 【請求項６】請求項５記載のクロック回路において、前
   記ＰＬＬ回路の応答特性をオ−バ−ダンプにとすること
   を特徴とするクロック回路。
7. 【請求項７】自装置の信号源を他装置からの信号源で停
   止検出する第１の停止検出回路と、第１の停止検出回路
   の状態により自装置の信号源又は他装置の信号源のどち
   らか一方を選択して出力する第１の切替回路と、第１の
   切替回路の後段に第１のＰＬＬ回路を入れたクロック回
   路を持つ装置を複数台備え、該複数台の装置が同期して
   処理を行う並列処理装置において、前記第１のＰＬＬ回
   路の後段に自装置の第１のＰＬＬ回路出力を他装置から
   の第１のＰＬＬ回路出力で停止検出する第２の停止検出
   回路と、第２の停止検出回路の状態により自装置の第１
   のＰＬＬ回路出力又は他装置の第１のＰＬＬ回路出力の
   どちらか一方を選択して出力する第２の切替回路と、更
   にその後段に第２のＰＬＬ回路を設けることを特徴とし
   たクロック回路。
8. 【請求項８】請求項７記載の並列処理装置のクロック回
   路において、前記第１のＰＬＬ回路の応答特性をオ−バ
   −ダンプとしたことを特徴とするクロック回路。
9. 【請求項９】請求項７記載のの並列処理装置のクロック
   回路において、第２のＰＬＬ回路の応答特性をオ−バ−
   ダンプにすることを特徴とするクロック回路。
10. 【請求項１０】基本クロックを出力する信号源と、基本
    クロックと異なる周波数のクロック信号源と、クロック
    供給先の処理装置からの要求によって出力する信号源を
    切替える切替回路とで構成するクロック回路において、
    前記切替回路の後段にＰＬＬ回路を備えることにより、
    動作状態のままで周波数の切替えを実現することを特徴
    としたクロック回路。
11. 【請求項１１】前記停止検出回路の検出信号に、前記Ｐ
    ＬＬ回路の出力を使用することにより、基本クロックを
    出力する信号源のみで他の信号源を使用せずに停止検出
    を行うことができることを特徴とした請求項１、５、７
    記載のクロック回路。
12. 【請求項１２】前記停止検出回路の検出信号に、逓倍し
    たＰＬＬ回路の出力を使用することにより、基本クロッ
    クを出力する信号源の停止検出を、より高速に行うこと
    を特徴とした請求項１、５、７記載のクロック回路。
13. 【請求項１３】前記第２の信号源によって前記第１の信
    号源の停止検出を行う前記停止検出回路で、前記第２の
    信号源を前記第１の信号源よりも低速のクロックになる
    よう分周した出力を使用し、前記第１の信号源の停止検
    出を行うことにより、高速の停止検出が実現することを
    特徴としたクロック回路。
14. 【請求項１４】一つのクロック回路内に複数のＰＬＬ回
    路が搭載され、それぞれが直列に接続されているクロッ
    ク回路において、自ＰＬＬ回路の出力を自ＰＬＬ回路の
    フィ−ドバックとしてル−プを構成することにより、互
    いの特性を干渉しない回路を実現することを特徴とした
    クロック回路。
15. 【請求項１５】請求項１４に記載のクロック回路におい
    て、前段のＰＬＬ回路の応答特性をル−プフィルタのゲ
    インを下げて遅く、後段のＰＬＬ回路の応答特性ル−プ
    フィルタのゲインを上げて早くすることにより、クロッ
    クの切替動作を行った時に、前段のＰＬＬ回路出力と後
    段のＰＬＬ回路出力の過渡的な位相差を小さくすること
    を特徴とするクロック回路。