KR20020067313A - 동기식 전송시스템에서 이중화 유니트의 클럭인터페이스장치 - Google Patents

동기식 전송시스템에서 이중화 유니트의 클럭인터페이스장치 Download PDF

Info

Publication number
KR20020067313A
KR20020067313A KR1020010007832A KR20010007832A KR20020067313A KR 20020067313 A KR20020067313 A KR 20020067313A KR 1020010007832 A KR1020010007832 A KR 1020010007832A KR 20010007832 A KR20010007832 A KR 20010007832A KR 20020067313 A KR20020067313 A KR 20020067313A
Authority
KR
South Korea
Prior art keywords
clock
unit
pll
frame
phase
Prior art date
Application number
KR1020010007832A
Other languages
English (en)
Inventor
이제용
Original Assignee
주식회사 리더컴
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 리더컴 filed Critical 주식회사 리더컴
Priority to KR1020010007832A priority Critical patent/KR20020067313A/ko
Publication of KR20020067313A publication Critical patent/KR20020067313A/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50Transmitters
    • H04B10/508Pulse generation, e.g. generation of solitons
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Optical Communication System (AREA)

Abstract

본 발명은 동기식 전송시스템에서 이중화 유니트의 클럭인터페이스 장치를 제공하기 위한 것으로, 이러한 본 발명은, 전송시스템의 광전송 유니트에 있어서, 클럭생성 유니트로부터 공급되는 마스터 클럭을 인가받아 상기 마스터 클럭에 위상동기된 PLL 클럭으로 위상동기루프를 구동시켜 마스터 클럭에 위상동기된 시스템 클럭과 프레임 클럭을 형성하여 계위단위 유니트와 예비 광전송 유니트로 인가하는 제어부와; 상기 제어부에서 출력되는 PLL 클럭에 따라 구동되어 상기 PLL 클럭에 따라 시스템 클럭과 프레임 클럭을 생성하고 상기 생성된 프레임 클럭과 시스템 클럭을 상기 제어부로 인가하는 위상동기루프를 포함하여 이루어져, 클럭생성 유니트를 주 유니트에서 예비 유니트로 절체하는 경우나 모두 페일상태일 때나 탈장상태일 때 시스템내 클럭 부존재 상태가 유발되지 않고 프레임 유실이 방지되어 시스템의 신뢰성과 안정성을 향상시키는 효과가 있다.

Description

동기식 전송시스템에서 이중화 유니트의 클럭인터페이스 장치 {Apparatus for clock interface between dual unit in synchronous transmission system}
본 발명은 동기식 전송시스템(Synchronous Transmission System)에서 이중화 유니트의 클럭인터페이스 장치에 관한 것으로, 보다 상세하게는 동기식 전송 및 다중화 시스템에서 클럭생성 유니트의 절체 및 탈장시 프레임 유실 및 비트 에러를 방지하기 위한 동기식 전송시스템에서 이중화 유니트의 클럭인터페이스 장치에 관한 것이다.
일반적으로 전송장치는 통신 시스템에서 가입자 단말기, 교환기와 함께 통신망을 구성하는 주요 요소이다. 전송장치는 요구되는 정보를 임의의 한 지점에서 다른 지점으로 전달하여 주는 기능으로, 전송국간 정보전송 방식에 따라 동기식과 비동기식으로 구분될 수 있다.
동기식 전송시스템은 광통신과 무선통신에 적용될 수 있는 것으로, 고속 대용량 전송을 위하여 전송로에 광섬유를 채용하고 디지털 신호 계위를 통하여 유사동기 신호들을 다중화하며, 전자적인 회선 분기/결합 기능과 운용 기능을 구현하여 광대역 서비스 및 망 관리 등을 효율적으로 수행할 수 있다.
동기식 전송시스템은 ITU-T 표준인 동기식 디지털 계위(SDH)에 따라 비동기의 신호들을 가상 콘테이너(Virtual Container)에 의해 맵핑하고 계위 단위(Tributary Unit) 포인트 처리하여 다중화 하고 155.520MHz의 STM-1 신호를 형성하여 전송하며, STM-1 신호를 기본신호로 고계위 신호인 STM-n(n은 정수)을 형성한다.
도1에는 이러한 일반적인 동기식 전송시스템의 이중화 블록이 도시되어 있다.
도1에 따르면, 동기식 전송시스템에서 각 기능블록은 이중화 유니트로 구성되어 있다. 즉, 보다 안정한 신호처리를 수행하기 위하여 클럭생성 유니트(110A)(110B)를 비롯하여 광전송 유니트(120A)(120B)와 계위단위 유니트(130A)(130B)가 각각 이중화되어 있다.
이중화된 각 유니트는 작업(Working)/보호(Protection) 모드의 어느 하나로동작하게 되며, 각 유니트는 보호모드로 동작하는 경우에도 작업모드로 동작하는 유니트와 동일하게 클럭신호 및 프레임 동기신호를 인가받게 된다.
도1에 있어서, 각 유니트 및 참조번호에 'A'를 부가한 것은 작업모드로 동작하게 되는 주 유니트를 지시하기 위한 것이고, 이와 유사하게 'B'를 부가한 것은 보호모드로 동작하게 되는 예비 유니트를 지시하기 위한 것이다. 그리고 클럭신호의 신호흐름을 도시한 경우에 있어서, 실선은 주 유니트에서 발생된 신호의 전달경로인 작업라인을 지시하고, 파선은 예비 유니트에서 발생된 신호의 전달경로인 보호라인을 지시한다.
예를 들어, 작업모드로 동작하는 클럭생성 유니트(110A)는 마스터 클럭(Master Clock)을 생성하여 작업라인을 통해 전송하고, 이 마스터 클럭은 주 및 예비의 광전송 유니트(120A)(120B)에 의해 각각 수신된다. 이와 같은 체계를 적용하면, 보호모드로 동작하는 클럭생성 유니트(110B)는 마스터 클럭(Master Clock)을 생성하여 보호라인을 통해 두 개의 광전송 유니트(120A)(120B)로 전송하게 되는 것이다.
그러나 이상 설명한 전송시스템에서 클럭 인터페이스를 수행하는 경우, 클럭생성 유니트를 주 유니트에서 보호 유니트로 절체시 저속부에 비트 에러 및 프레임 유실이 발생하게 되는 문제점이 있었다.
또한, 클럭생성 유니트에서 주 유니트 및 예비 유니트가 모두 페일(Fail) 상태일 때나 탈장상태일 경우, 전송 및 다중화 시스템내 각 유니트는 시스템 클럭과 프레임 클럭을 공급받지 못하여 STM-n 신호의 프레임 동기를 맞출 수 없게 되는 문제점이 있었다.
본 발명은 상기와 같은 종래의 문제점을 해소하기 위해 창출된 것으로, 본 발명의 목적은 동기식 전송 및 다중화 시스템에서 클럭생성 유니트의 절체 및 탈장시 프레임 유실 및 비트 에러를 방지하기 위한 동기식 전송시스템에서 이중화 유니트의 클럭인터페이스 장치를 제공하는 데 있다.
도1은 일반적인 동기식 전송시스템의 이중화 블록도.
도2는 본 발명에 의한 동기식 전송시스템에서 이중화 유니트의 클럭인터페이스 장치의 블록도.
도3은 본 발명이 적용되는 동기식 전송시스템의 셀프 구성도.
* 도면의 주요 부분에 대한 부호의 설명 *
210 : 광전송 유니트211 : 제어부
212 : 위상동기루프220 : 발진부
상기 목적을 달성하기 위한 본 발명의 동기식 전송시스템에서 이중화 유니트의 클럭인터페이스 장치는, 전송시스템의 광전송 유니트에 있어서, 클럭생성 유니트로부터 공급되는 마스터 클럭을 인가받아 상기 마스터 클럭에 위상동기된 PLL 클럭으로 위상동기루프(Phased Local Loop, 또는 PLL)를 구동시켜 마스터 클럭에 위상동기된 시스템 클럭과 프레임 클럭을 형성하여 계위단위 유니트와 예비 광전송 유니트로 인가하는 제어부와; 상기 제어부에서 출력되는 PLL 클럭에 따라 구동되어 상기 PLL 클럭에 따라 시스템 클럭과 프레임 클럭을 생성하고 상기 생성된 프레임 클럭과 시스템 클럭을 상기 제어부로 인가하는 위상동기루프를 포함하는 것을 그 특징으로 한다.
이하, 첨부도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
도2는 본 발명에 의한 동기식 전송시스템에서 이중화 유니트의 클럭인터페이스 장치의 블록도이고, 도3은 본 발명이 적용되는 동기식 전송시스템의 셀프 구성도이다.
도2에 따르면, 본 발명의 클럭인터페이스 장치에서 전송시스템의 광전송 유니트(210)는 마스터 클럭(master clock)을 인가받는 제어부(211)와, 마스터 클럭에 동기된 프레임 클럭(frame clock)과 시스템 클럭(system clock)을 형성하기 위한 위상동기루프(212)를 포함한다.
이러한 본 발명은 도1 및 도3에 도시된 전송시스템의 이중화 유니트 구조 중에서 광전송 유니트에 적용될 수 있는 것으로, 이에 따라 도2의 신호 명명체계는 도1과 같다.
그래서 광전송 유니트(210)의 제어부(211)는 주 또는 예비의 클럭생성 유니트에서 생성되어 출력되는 마스터 클럭을 수신한다. 상기 광전송 유니트(210)는 마스터 클럭만을 인가받게 되는데, 이는 종래 클럭생성 유니트에서 광전송 유니트로 마스터 클럭에 추가하여 프레임 클럭과 시스템 클럭을 동시에 전송하던 점과 다르다.
이하에서는 광전송 유니트(210)가 작업모드에서 주 유니트로써 동작하고 있는 경우를 중심으로 설명한다. 모드에 대한 명시적인 표기가 없는 경우에는 주 유니트를 지시하고 있는 것으로 한다.
광전송 유니트(210)는 마스터 클럭을 인가받고 프레임 클럭과 시스템 클럭을 출력하게 되며, 상기 출력되는 프레임 클럭과 시스템 클럭은 예비 광전송 유니트와 주/예비의 계위 유니트에 의해 수신된다. 이때 프레임 클럭과 시스템 클럭 상호간에는 동기가 맞아야 하는데, 본 발명에서는 프레임 클럭과 시스템 클럭 상호간의 동기뿐만 아니라 마스터 클럭과의 위상동기를 가능하게 한다.
즉, 제어부(211)는 인가된 마스터 클럭을 그대로 사용하지 않고, 마스터 클럭에 따라 위상동기루프(212)를 구동시켜 마스터 클럭에 동기된 프레임 클럭과 시스템 클럭을 생성하도록 제어한다. 제어부(211)가 위상동기루프(212)를 제어하기 위한 신호를 PLL 클럭이라 칭한다.
바람직하게는 이중화된 각 광전송 유니트내 또는 상기 광전송 유니트의 외부나 프로세서의 특성에 따라서는 제어부(211)내에 발진부(220)를 구비하고, 제어부(211)는 발진부(220)의 기준주파수(control clock)에 따라 PLL 클럭을 출력하도록 한다. 이러한 기능을 위한 발진부(220)는 일반적인 오실레이터로 용이하게 구현할 수 있다.
그래서 발진부(220)의 기준주파수가 인가되면, 제어부(211)는 상기 기준주파수에 따라 PLL 클럭을 출력하여 위상동기루프(212)를 구동시킨다.
PLL 클럭으로 구동되는 위상동기루프(212)는 마스터 클럭에 동기된 프레임 클럭과 시스템 클럭을 생성한다. 위상동기루프(212)에서 생성된 프레임 클럭과 시스템 클럭은 제어부(211)로 인가되며, 제어부(211)는 상기 인가된 프레임 클럭과 시스템 클럭을 예비 광전송 유니트와 계위 유니트로 공급한다.
상기 제어부(212)에서 출력되는 PLL 클럭은 마스터 클럭의 위상에 동기되어 있으므로, 종래와는 달리 유니트 절체시 저속부에 비트 에러가 발생되지 않게 된다.
이상 설명한 바와 같은 위상동기루프(212)를 운용하기 위한 조건을 기술하면 다음과 같다.
우선, 제어부(211)는 기준주파수(control clock)를 공급받아야만 한다. 만약 기준주파수가 입력되지 않으면, 제어부(211)는 마스터 클럭이 없을 때 내부 동기를 맞추어 시스템 클럭과 프레임 클럭을 생성할 수 없게 된다. 그러므로 제어부(211)로 기준주파수를 안정적으로 공급하기 위한 발진부(220)가 구비되어야만 한다.
또한, 제어부(211)는 기준주파수 신호(control clock)와 마스터 클럭간의 위상이 항상 맞도록 하고, 이처럼 위상동기된 신호를 PLL 클럭으로써 출력한다.
그러면 위상동기루프(212)의 작용에 의해 시스템에 클럭이 항상 공급되기 때문에 클럭생성 유니트의 절체시나 주 유니트와 예비 유니트가 모두 탈장되는 경우에도 시스템 클럭 및 프레임 클럭의 흔들림이 5ns 미만으로 유지될 수 있다. 시스템 클럭 및 프레임 클럭의 흔들림이 5ns 미만으로 유지됨으로써 종래와는 달리 유니트 탈장이나 유니트 페일시 시스템내 클럭부재 상태가 유발되지 않고 STM-N 신호의 프레임이 유실되지 않게 되는 것이다.
더불어 광전송 유니트의 주 유니트는 보호모드로 동작하는 예비의 광전송 유니트로 시스템 클럭과 프레임 클럭을 공급하여야 한다. 그렇지 않을 경우에는 프레임의 위상동기가 맞지 않게 되어 광전송 유니트의 단방향 절체시 시스템의 프레임 유실 상태가 유발된다.
그래서 작업모드의 광전송 유니트는 보호 모드의 광전송 유니트로 시스템 클럭과 프레임 클럭을 반드시 공급하여야 한다. 이러한 기능은 위상동기루프(212)를 적용한 본 발명의 광전송 유니트에 의해 달성된다.
그리고 마스터 클럭과 기준주파수는 동기를 맞추어 PLL 클럭을위상동기루프(212)로 입력하여야 한다. 이러한 기능은 제어부(211)에 구비된 적정의 제어로직으로 달성될 수 있다.
바람직하게는 발진부(220)는 오실레이터나 x-tal(crystal)로 구현하는데, 그 발진주파수는 10ppm 이내가 되도록 한다.
이상 설명한 본 발명의 동기식 전송시스템에서 이중화 유니트의 클럭인터페이스 장치에 따르면, 클럭생성 유니트를 주 유니트에서 예비 유니트로 절체하는 경우에 시스템내 클럭 부존재 상태가 유발되지 않고 프레임 유실이 방지되어 시스템의 신뢰성과 안정성을 향상시키는 효과가 있다.
또한, 클럭생성 유니트의 주 유니트 및 예비 유니트가 모두 페일상태일 때나 탈장상태일 때에도 시스템의 클럭신호 부존재를 방지할 수 있게 되는 효과를 갖는다.
이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위를 한정하는 것이 아니다.

Claims (2)

  1. 전송시스템의 광전송 유니트에 있어서, 클럭생성 유니트로부터 공급되는 마스터 클럭을 인가받아 상기 마스터 클럭에 위상동기된 PLL 클럭으로 위상동기루프를 구동시켜 마스터 클럭에 위상동기된 시스템 클럭과 프레임 클럭을 형성하여 계위단위 유니트와 예비 광전송 유니트로 인가하는 제어부와;
    상기 제어부에서 출력되는 PLL 클럭에 따라 구동되어 상기 PLL 클럭에 따라 시스템 클럭과 프레임 클럭을 생성하고 상기 생성된 프레임 클럭과 시스템 클럭을 상기 제어부로 인가하는 위상동기루프를 포함하는 것을 특징으로 하는 동기식 전송시스템에서 이중화 유니트의 클럭인터페이스 장치.
  2. 제 1항에 있어서,
    기준주파수로 발진되어 상기 발진된 기준주파수를 상기 제어부로 인가하여, 상기 제어부가 상기 기준주파수와 위상이 맞는 마스터 클럭으로 된 PLL 클럭을 상기 위상동기루프로 인가할 수 있도록 하는 발진부를 더 포함하여 이루어지는 것을 특징으로 하는 동기식 전송시스템에서 이중화 유니트의 클럭인터페이스 방법.
KR1020010007832A 2001-02-16 2001-02-16 동기식 전송시스템에서 이중화 유니트의 클럭인터페이스장치 KR20020067313A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010007832A KR20020067313A (ko) 2001-02-16 2001-02-16 동기식 전송시스템에서 이중화 유니트의 클럭인터페이스장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010007832A KR20020067313A (ko) 2001-02-16 2001-02-16 동기식 전송시스템에서 이중화 유니트의 클럭인터페이스장치

Publications (1)

Publication Number Publication Date
KR20020067313A true KR20020067313A (ko) 2002-08-22

Family

ID=27694631

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010007832A KR20020067313A (ko) 2001-02-16 2001-02-16 동기식 전송시스템에서 이중화 유니트의 클럭인터페이스장치

Country Status (1)

Country Link
KR (1) KR20020067313A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100959927B1 (ko) * 2008-05-19 2010-05-26 코위버(주) 주유니트와 예비 유니트를 구비하는 e1/t1 프레임 공급장치 및 그 운용방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100959927B1 (ko) * 2008-05-19 2010-05-26 코위버(주) 주유니트와 예비 유니트를 구비하는 e1/t1 프레임 공급장치 및 그 운용방법

Similar Documents

Publication Publication Date Title
JP3866826B2 (ja) デジタル電気通信伝送システム
US6078595A (en) Timing synchronization and switchover in a network switch
US7272739B1 (en) System and method for aligning data in a network environment
US6839858B1 (en) System for clock synchronization
EP1211834A2 (en) Improved interface system for synchronous hierarchy telecommunications networks
JPH02246442A (ja) 光中継器の位相補償方式
KR20020067313A (ko) 동기식 전송시스템에서 이중화 유니트의 클럭인터페이스장치
JP2002152164A (ja) 光通信信号の多重化/分離化のためのタイミング回路
JP4156529B2 (ja) 選択可能なクロッキング・アーキテクチャ
US7542483B1 (en) Recoverable reference clock architecture for SONET/SDH and ethernet mixed bidirectional applications
KR100328757B1 (ko) 전송시스템의 클럭신호 전환에 의한 오류방지 장치
EP0909491B1 (en) Device and method for maintaining synchronization and frequency stability in a wireless telecommunication system
KR20020005830A (ko) 동기전송모듈의 이중화된 인터페이스 카드간 클럭동기화장치
JP2002141893A (ja) クロック供給装置
KR100422138B1 (ko) 동기식 전송시스템의 패턴 발생기를 이용한 위상동기화장치 및 그 방법
KR960010575Y1 (ko) 교환 시스템의 인터페이스 오류 방지회로
KR100228379B1 (ko) 이중화된 시스템에서의 클럭 공급장치
KR100198418B1 (ko) 광대역 회선 분재 시스템에 적용되는 기준 동기원의 선택 제어 방법
JP2000151724A (ja) 位相同期制御装置及び位相同期制御方法
US7982545B2 (en) Transmission apparatus and method of switching phase lock reference frequency signal thereof
US20040184485A1 (en) Methods and devices for synchronizing the timing of logic cards in a packet switching system without data loss
JPS63228821A (ja) 位相同期ル−プの保護回路
KR100322344B1 (ko) 에이디에스엘의 디에스엘에이엠 동기 클럭 절체회로
KR20030026751A (ko) 전송시스템의 고속 위상동기회로 및 그 방법
Xiao et al. Design and implementation of aggregation platform for extended ethernet transport and services

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application