JPS63136741A - 位相同期用クロツク切替型位相同期発振回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数のデジタル伝送路からクロックを抽出し、
それらの中の何れかの１本のクロックに同期できるデジ
タル伝送装置のデジタル伝送路における伝送装置内のク
ロック発生系に係シ、特に複数の伝送路からクロックを
抽出し、それらのクロックからその位相に位相同期すべ
きクロックを１本選択し、その位相に同期した装置内所
要周波数のクロックを発生させる位相同期用クロック切
替型位相同期発振回路に関するものである。

〔従来の技術〕

従来のこの種の位相同期用クロック切替型位相同期発振
回路の一例を第３図に示し説明する。

位相合わせを行うための複数の異なる周波数のクロック
から基準となる１つのクロックを選択し、そのクロック
位相に同期したある所要の周波数のクロックを発生させ
る場合には、この第３図に示すように、位相合わせを行
うための複数の異なる周波数のクロックＣＬＫＩ　、Ｃ
ＬＫ２・・・を各クロック毎にそれぞれ独立に１／ｎ分
周器２１□、１／ｍ分周器２１２・・・　で分周し、位
相比較を行うためのある特定の統一された周波数に変換
してから、選択回路２２で位相比較の基準となる１つの
クロックを選択し、そのクロック位相に同期した所要の
クロックを位相同期発振回路２４で発生させるという構
成であった。

この従来回路の一例を示す第３図において、２３は選択
回路２２からの基準クロックと位相同期発振回路２４の
出力クロックから位相比較用に統一された周波数のクロ
ックを生成するしｐ分周器２５よシのクロックの位相を
比較する位相比較回路である。なお、ＣＬＫは位相同期
発振回路２４の出力クロックを示す。

〔発明が解決しようとする問題点〕

上述した従来の位相同期用クロック切替型位相同期発振
回路では、複数のクロックをそれぞれ分周し、位相比較
用に周波数の統一されたクロックの位相が各クロック毎
に異るため、クロック断等の障害によ逆位相比較の基準
とするためのクロックとして、選択されているクロック
から別のクロックへ切替えた瞬間、位相同期発振回路か
ら出力されるクロックの位相が乱れてしまうという問題
点があった。

〔問題点を解決するための手段〕

本発明の位相同期用クロック切替型位相同期発振回路は
、各伝送路から抽出した周波数の異なる複数のクロック
をそれぞれ位相比較用に統一された所定の周波数に分周
し、かつ同時に分周された各クロックパルスがいずれも
常に少なくとも１ビット幅以上となるようになしかつ位
相比較の際の比較点である立上υエツジの位相が整うよ
うに各分周器を制御しつつ位相比較用のクロックパルス
を生成する回路と、それら複数の位相比較用クロックパ
ルスの中から位相比較の基準とするための特定の１本を
選択する選択回路と、この選択回路からの基準クロック
を入力とする位相比較回路と、この位相比較回路によっ
て得られた位相に位相の合った所要の周波数のクロック
を発生する位相同期発振回路と、との位相同期発振回路
の出力クロックから位相比較用に統一された周波数のク
ロックを生成しこのクロックを上記位相比較回路に供給
する分周回路と、この分周回路の出力を微分する微分回
路とから構成され、上記位相比較の基準用として選択さ
れているクロックパルスを別のどのクロックパルスに切
替えた瞬間にも上記位相同期発振回路からの出力クロッ
クの位相に乱れを生じさせないようにしたものである。

〔作　用〕

本発明においては、位相合わせを行うための基本となる
異なる周波数のクロックが複数本有シ、その中から１本
を切替選択して位相比較のための基準として用いて、そ
の位相に、位相の合った所要の周波数のクロックを発生
させる位相同期発振回路において、選択されているクロ
ック以外のクロックの分周回路に対して選択されている
クロックの位相に合った位相比較用のクロックパルスを
発生させるよう、制御をかけ、更にその位相比較用のク
ロックパルスとして常に、少くとも１ビット幅以上のパ
ルスが得られるようにする。

〔実施例〕

以下、図面に基づき本発明の実施例を詳細に説明する。

第１図は本発明による位相同期用クロック切替型位相同
期発振回路の一実施例を示す構成図である。

図において、１ａ、　１ｂ　、　１ｃは、それぞれ周波
数の異なるクロック、１ｄ、１ｅ、１ｆはそれぞれ上記
クロック１ａｍ　１ｂ、１ｃ　から得られた周波数ｆＯ
の位相比較用クロック、１ｇはこの位相比較用クロック
１ｄ、１ｅ、１ｆ　のうち何れか１本を選択する選択信
号、１ｈは位相比較用の基本クロックとして選択された
クロックパルス（基準クロック）１ｋに位相の合った周
波数ｆ１のクロック、１ｊ、１ｉ　はこの周波数ｆｌの
クロックｈを分周して得ら九た周波数ｆｏのパルスおよ
びそれを微分して得られた周波数ｆｏのパルスである。

１１．１２．１３はそれぞれ各伝送路から抽出した周波
数の異なる複数のクロック１ａ　、１ｂｙ１ｃをそｎぞ
れ位相比較用に統一された周波数に分周し、かつ同時に
分周された各クロックパルスがいずれも常に少なくとも
１ビット幅以上となるように、またさらに、位相比較の
際の比較器である立上シエツジの位相が窒うように各分
周器を制御しつつ位相比較用のクロックパルス１ｄ、１
ｅ、１ｆを生成する回路で、この回路１１．１２．１３
はそｎぞれ周波数の異なるクロックａ　Ｈｂ　ｒ　ｅを
それぞれ入力とする１／ｎ分周器１１１　、　　’／ｍ
分周器１２１．　’／Ｌ分周器１３１とカウントＯデコ
ード回路１１２　、１２２　、１３２　およびカウント
ｎ−１デコード回路１１ｇ、カウントｍ−１デコード回
路１２３　、カウントｔ−１デコード回路１３３　なら
びにフリップフロップ１１４，１２４，１３４　とアン
トゲ）　１１ｇ　、１２ｇ−１３ｓによって構成されて
いる。

そして、それぞれアンドゲート１１ｓ＋１２ｓ＋１３ｓ
の各出力によって１／ｎ分周器１１ｔ　＋　”／ｍ分周
器１２１、”ｌｔ分周器１３１はリセットされ、カウン
トＯデコード回路１１２．１２２．１３２の各出力によ
ってフリップフロップ１１４．１２４．１３４はそれぞ
れセットされ、ｔた、この７リツプフロツプトｈ、１２
４，１３４　はそれぞれカウントｎ−１デコード回路１
１３．カウントｍｌデコード回路１２３゜カウントｔ−
１デコード回路１３１の各出力によってリセットされる
ように構成されている。

１４は複数の位相比較用のクロックパルス１ｄ。

１ｅ、ｉｆの中から位相比較の基準とするための特定の
１本を選択する選択回路、１５はこの選択回路１４から
の基準クロックを入力とする位相比較回路、１６はこの
位相比較回路１５によって得られた位相に、位相の合っ
た所要の周波数のクロック１ｈを発生する位相同期発振
回路、１７はこの位相同期発振回路１６の出力クロック
から位相比較用に統一された周波数のクロックを生成し
このクロックを上記位相比較回路１５に供給する分周回
路（１／ｐ分周器）、１８はこの分周回路１７の出力を
微分する微分回路である。なお、ＳＴはセットを示し、
ＲＴはリセットを示す。

そして、位相比較の基準用として選択されているクロッ
クパルスを別のどのクロックパルスに切替えた瞬間にも
位相同期発振回路１６からの出力クロックの位相に乱れ
を生じさせないように構成されている。

つぎにこの第１図に示す実施例の動作を第２図を参照し
て説明する。

第２図は第１図の動作説明に供する谷部の波形を示すタ
イムチャートで、（ａ）は回路１３における周波数ｆＯ
の位相比較用クロックパルス１ｆと周波数ｆｏのパルス
１ｊ　＋　Ｈを示したものであシ、（ｂ）は回路１１に
おけるクロック１ａとカウント値および周波数ｆｏの位
相比較用クロックパルス１ｄ。

（ｅ）は回路１２におけるクロック１ｂ　とカウント値
および周波数ｆｏの位相比較用クロックパルス１ｅを示
したものである。なお、Ｆ、ＦＳＴおよびＦ。

Ｆ　ＲＴはフリップフロップのセットおよびリセットを
示す。

まず、それぞれ周波数の異なるクロックｌａ。

１ｂ、１ｃはそれぞれ回路１１．１２．１３における”
／ｎ分周器１１１としｍ分周器１２１およびしｔ分周器
１３１で位相比較用の統一周波数ｆｏに分周され、位相
比較用のクロックパルス１ｄ、１ｅ、１ｆとして選択回
路１４に入り、選択信号１ｇによシ基準クロック１ｋが
１本選択され、位相同期発振回路’１６によシ、この位
相に位相の合った所要の周波数ｆ１のクロック１ｈが出
力される。

そして、位相比較回路１５はこのクロック１ｈを分周回
路（１／ｐ分周器）１７によシ位相比較用の統一周波数
ｆｏに分周しく１ｊ　Ｌ　　位相比較用の基準クロック
として選択されたクロックパルスである基準クロック１
にとの位相比較を行い、常にこの基準クロック１にの位
相に、位相の合った周波数ｆｏのクロック１ｈを得られ
よう位相同期発振回路１６を制御する。

また、分周回路（Ｖｐ分周器）１７によって分周された
周波数ｆｏのパルス１ｊは微分回路１８によシ微分され
、各回路１１．１２．１３におけるｌ／ｎ分周器１１ｔ
　＋　”／ｍ分周器１２１．１／ｚ分周器１３１をそれ
ぞれリセットｓＴシ、各分周器のカウント値を強制的に
、即時に零（０）に戻す。ただし、この場合、位相比較
用の基本クロックとして選択されたクロックパルス１に
として選択されているクロックを分周している分周器に
対してはリセットを行ってはいけないので、各回路１１
．１２．１３にはそれぞれアンドゲート１１ｓ、１２ｓ
、１３ｓを設け、選択信号１ｇとの論理積をとフ、選択
されていないクロックの分周器にのみ、リセットがかか
るようにする。

つぎに、第２図は第４図における位相比較用の基本クロ
ックとして選択されたクロックパルス（基準クロック）
Ｉｋ　として、周波数ｆｏの位相比較用クロックパルス
１ｆ、っまシ、クロック１ｃを分周したクロックパルス
を選択している場合の動作を示している。

周波数ｆＯのパルス１ｊ　は、位相比較回路１５および
位相同期発生回路１６によシ基準クロック１に、つまシ
周波数ｆｏの位相比較用クロックパルス１ｆの位相に位
相の合わされた周波数ｆｌのクロック１ｈを分周回路（
しｐ分周器）１７によシ位相比較用周波数ｆｏに分周さ
れたクロックパルスであり、したがって、周波数ｆ、の
パルス１ｊの位相と基準クロックＩｋ、つまシ、周波数
ｆＯの位相比較用クロックパルス１ｆの位相とは正しく
合っている。

この状態で、回路１１および回路１２における１／ｎ分
周器１１ｔ　、　　１／ｍ分周器１２ｔ　　は微分回路
１８によシ周波数ｆｏのパルス１ｊを微分した周波数ｆ
ｏのパルス１１によ、り”／ｆｏ　の周期でリセットさ
れ、リセットがかかると回路１１および回路１２のカウ
ント値は、微分して得られた周波数ｆｏのパルス１１の
立下りエツジで強制的に零（０）に戻される。そして、
回路１１および回路１２において、位相比較用の基準ク
ロックパルスを発生させる場合には、微分して得られた
周波数ｆＯのパルス１１とクロック１ａまたはクロック
１ｂの位相関係は不定であるため、位相比較回路１５に
おいて位相比較をするための立上シエツジを保Ｋｆる必
要性から、回路１１のしｎ分周器１１＋ではカウント値
（ｎ−１）および零（０）を、回路１２の”／ｍ分周器
１２１ではカウント値（ｍ−１）および零（０）をそれ
ぞれデコードし、それぞれフリップフロップ１１４，１
２４　　をセット、リセットするととによシ、少なくと
も１ビット幅以上の位相比較用クロックパルス（基準ク
ロックパルス）１ｄおよび１ｅ　を発生させている。

そして、この位相比較用クロックパルス１ｄおよび１ｅ
は、微分して得られた周波数ｆＯのパルス１１の立下シ
エツジで強制的にカウント値を零（０）に戻された時点
で立ち上がるため、分周して得られた周波数ｆｏのパル
ス１ｊ　　と周波数ｆＯの位相比較用クロックパルス１
ｄおよび１ｅの立上多位相はすべて整っていることにな
シ、位相比較用基準クロックとして、周波数ｆＯの位相
比較用クロックパルス１ｆからクロックパルス１ｄ　ま
たはクロックパルス１ｅに切替えた瞬間にも、位相比較
回路１５および位相同期発振回路１６から出力される周
波数ｆ１のクロック１ｈ　の位相に乱れを生じさせない
ですむ。

〔発明の効果〕

以上説明したように、本発明によれば、位相合わせを行
うための基本となる異なる周波数のクロックが複数本有
シ、その中から１本を切替選択して位相比較のための基
準として用いて、その位相に、位相の合った所要の周波
数のクロックを発生させる位相同期発振回路において、
選択されているクロック以外のクロックの分周回路に対
して選択されているクロックの位相に合った位相比較用
のクロックパルスを発生させるよう、制御をかけ、更に
その位相比較用のクロックパルスとして、常に少くとも
１ビット幅以上のパルスが得られるようにすることによ
シ、選択しているクロックから他のクロックに切シ替え
た瞬間に、位相同期発振回路からの出力クロックの位相
が乱れることを防ぐことができるので、実用上の効果は
極めて犬である。

【図面の簡単な説明】

第１図は本発明による位相同期用クロック切替型位相同
期発振回路の一実施例を示す構成図、第２図は第１図の
動作説明に供するタイムチャート、第３図は従来の位相
同期用クロック切替型位相同期発振回路の一例を示す構
成図である。 １１〜１３・・・・回路、１４・・・・選択回路、１５
・・争・位相比較回路、１６・・・・位相同期発振回路
、１７・・・・分周回路、１Ｂ・・・・微分回路。

Claims (1)

【特許請求の範囲】
1. 複数のデジタル伝送路からクロックを抽出し、それらの
   中のいずれかの１本のクロックに同期できるデジタル伝
   送装置において、各伝送路から抽出した周波数の異なる
   複数のクロックをそれぞれ位相比較用に統一された所定
   の周波数に分周し、かつ同時に分周された各クロックパ
   ルスがいずれも常に少なくとも１ビット幅以上となるよ
   うになしかつ位相比較の際の比較点である立上りエツジ
   の位相が整うように各分周器を制御しつつ位相比較用の
   クロックパルスを生成する回路と、それら複数の位相比
   較用クロックパルスの中から位相比較の基準とするため
   の特定の１本を選択する選択回路と、この選択回路から
   の基準クロックを入力とする位相比較回路と、この位相
   比較回路によつて得られた位相に位相の合つた所要の周
   波数のクロックを発生する位相同期発振回路と、この位
   相同期発振回路の出力クロックから位相比較用に統一さ
   れた周波数のクロックを生成し、このクロックを前記位
   相比較回路に供給する分周回路と、この分周回路の出力
   を微分する微分回路とから構成され、前記位相比較の基
   準用として選択されているクロックパルスを別のどのク
   ロックパルスに切替えた瞬間にも前記位相同期発振回路
   からの出力クロックの位相に乱れを生じさせないように
   したことを特徴とする位相同期用クロック切替型位相同
   期発振回路。