JP2012049754A - クロック発生回路 - Google Patents
クロック発生回路 Download PDFInfo
- Publication number
- JP2012049754A JP2012049754A JP2010189050A JP2010189050A JP2012049754A JP 2012049754 A JP2012049754 A JP 2012049754A JP 2010189050 A JP2010189050 A JP 2010189050A JP 2010189050 A JP2010189050 A JP 2010189050A JP 2012049754 A JP2012049754 A JP 2012049754A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- output
- frequency divider
- switching
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003111 delayed effect Effects 0.000 claims description 3
- 230000000630 rising effect Effects 0.000 description 51
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 31
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 31
- 238000001514 detection method Methods 0.000 description 24
- 101100328521 Schizosaccharomyces pombe (strain 972 / ATCC 24843) cnt6 gene Proteins 0.000 description 16
- 238000010586 diagram Methods 0.000 description 8
- 241001139947 Mida Species 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- BSFODEXXVBBYOC-UHFFFAOYSA-N 8-[4-(dimethylamino)butan-2-ylamino]quinolin-6-ol Chemical compound C1=CN=C2C(NC(CCN(C)C)C)=CC(O)=CC2=C1 BSFODEXXVBBYOC-UHFFFAOYSA-N 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【解決手段】 タイミング制御部8は、入力クロックを指定するクロック選択情報が切り替わった後、分周器1がリファレンスクロックCLKREFを出力するのに応じて、クロック選択指令SELCKを切り替える動作と、分周器1に1個のリファレンスクロックCLKREFを出力させるための入力クロックの個数Rと、分周器6に1個のフィードバッククロックCLKFBを出力させるための出力クロックCLKOの個数Fのうちの少なくとも一方の設定を切り替え、切り替え後の設定個数Rに対応した入力クロックの分周器1によるカウント動作および切り替え後の設定個数Fに対応した出力クロックの分周器6によるカウント動作の両方を開始させる。
【選択図】図1
Description
<第1実施形態>
図1はこの発明の第1実施形態であるクロック発生回路の構成を示すブロック図である。図1において、分周器1およびループ部2からなる部分の回路構成は、前掲図11に示されたものと基本的に同様である。
fi0/(RA+1)=fo/(FA+1) ……(1)
fi1/(RB+1)=fo/(FB+1) ……(2)
以上が本実施形態によるクロック発生回路の構成の詳細である。
図8はこの発明の第2実施形態であるクロック発生回路の構成を示す回路図である。また、図9は本実施形態の動作の概略を示すタイムチャートである。図10は本実施形態の各部の波形を示すタイムチャートである。上記第1実施形態では、クロック選択情報SELが切り替えられた場合に、その後、分周器1における入力クロックCLKIのカウント値CNT1が「0」となってリファレンスクロックCLKREFが出力されたとき、クロック選択指令SELCKをクロック選択情報SELに合わせて切り替えた。これに対し、本実施形態では、図9に示すように、例えば分周器1が分周比データRAに基づく分周動作を行っている期間にクロック選択情報SELが“0”から“1”に切り替えられた場合、そのクロック選択情報SELの切り替わり後、分周器1における入力クロックCLKIのカウント値CNT1が分周比データRAと「0」の中間の値の切り替え基準データMIDA(例えばMIDA=RA/2)になったのに応じて、クロック選択指令SELCKをクロック選択情報SELに合わせて切り替える。
他の動作は上記第1実施形態と同様である。
本実施形態においても上記第1実施形態と同様な効果が得られる。
以上、この発明の第1および第2実施形態を説明したが、この発明には、他にも各種の実施形態が考えられる。例えば次の通りである。
Claims (5)
- R個(Rは整数)の入力クロックをカウントする毎に、リファレンスクロックを出力する第1の分周器と、
F個(Fは整数)の出力クロックをカウントする毎に、フィードバッククロックを出力する第2の分周器を含み、前記リファレンスクロックと前記フィードバッククロックとの位相誤差に基づいて前記出力クロックの周波数を制御することにより、前記リファレンスクロックに位相同期し、かつ、前記リファレンスクロックのF倍の周波数を有する出力クロックを生成するループ部と、
複数種類の入力クロックの中からクロック選択指令により指定された1種類の入力クロックを選択して前記第1の分周器に供給するクロック切り替え部と、
入力クロックを指定するクロック選択情報が切り替わるのに応じて、前記クロック切り替え部に対する前記クロック選択指令を切り替えるとともに、前記第1の分周器に1個のリファレンスクロックを出力させるための入力クロックの個数Rと、前記第2の分周器に1個のフィードバッククロックを出力させるための出力クロックの個数Fのうちの少なくとも一方の設定を切り替え、切り替え後の設定個数Rに対応した入力クロックの前記第1の分周器によるカウント動作および切り替え後の設定個数Fに対応した出力クロックの前記第2の分周器によるカウント動作の両方を開始させるタイミング制御部と
を具備することを特徴とするクロック発生回路。 - 前記タイミング制御部は、前記クロック選択情報が切り替わった後、前記第1の分周器における入力クロックのカウント値または前記第2の分周器における出力クロックのカウント値が所定値になるのに応じて、前記クロック切り替え部に対する前記クロック選択指令を切り替え、前記クロック切り替え部が切り替え後のクロック選択指令により指定された入力クロックの出力を開始するのに合わせて、前記切り替え後の設定個数Rに対応した入力クロックのカウント動作および前記切り替え後の設定個数Fに対応した出力クロックのカウント動作を前記第1の分周器および前記第2の分周器に開始させることを特徴とする請求項1に記載のクロック発生回路。
- 前記クロック切り替え部は、前記クロック選択指令の切り替わりから遅れて切り替え後のクロック選択指令により指定された入力クロックを出力するものであり、
前記タイミング制御部は、前記クロック切り替え部に対する前記クロック選択指令を切り替えるのに応じて、前記第1の分周器および前記第2の分周器を停止させ、前記クロック切り替え部が切り替え後のクロック選択指令により指定された入力クロックの出力を開始するのに合わせて、前記切り替え後の設定個数Rに対応した入力クロックのカウント動作および前記切り替え後の設定個数Fに対応した出力クロックのカウント動作を前記第1の分周器および前記第2の分周器に開始させることを特徴とする請求項1または2に記載のクロック発生回路。 - 前記タイミング制御部は、前記クロック切り替え部に対する前記クロック選択指令を切り替えるのに応じて、前記第1の分周器を停止させた後、時間を空けて前記第2の分周器を停止させることを特徴とする請求項1〜3のいずれか1の請求項に記載のクロック発生回路。
- 前記タイミング制御部は、前記クロック選択情報の切り替わり後、前記第1の分周器がリファレンスクロックを出力するのに応じて、前記クロック切り替え部に対する前記クロック選択指令を切り替えることを特徴とする請求項1〜4のいずれか1の請求項に記載のクロック発生回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010189050A JP5598161B2 (ja) | 2010-08-26 | 2010-08-26 | クロック発生回路 |
US13/217,728 US8305119B2 (en) | 2010-08-26 | 2011-08-25 | Clock generation circuit |
CN201110251385.5A CN102386892B (zh) | 2010-08-26 | 2011-08-26 | 时钟生成电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010189050A JP5598161B2 (ja) | 2010-08-26 | 2010-08-26 | クロック発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012049754A true JP2012049754A (ja) | 2012-03-08 |
JP5598161B2 JP5598161B2 (ja) | 2014-10-01 |
Family
ID=45696328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010189050A Expired - Fee Related JP5598161B2 (ja) | 2010-08-26 | 2010-08-26 | クロック発生回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8305119B2 (ja) |
JP (1) | JP5598161B2 (ja) |
CN (1) | CN102386892B (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5598161B2 (ja) * | 2010-08-26 | 2014-10-01 | ヤマハ株式会社 | クロック発生回路 |
KR101883652B1 (ko) * | 2011-11-18 | 2018-08-02 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 구동방법 |
US9413295B1 (en) | 2013-03-15 | 2016-08-09 | Gsi Technology, Inc. | Systems and methods of phase frequency detection with clock edge overriding reset, extending detection range, improvement of cycle slipping and/or other features |
CN103684375B (zh) * | 2013-11-26 | 2016-11-09 | 深圳市芯海科技有限公司 | 一种时钟分频切换电路及时钟芯片 |
JP6268020B2 (ja) * | 2014-03-26 | 2018-01-24 | ラピスセミコンダクタ株式会社 | クロック生成方法および半導体装置 |
KR101650012B1 (ko) * | 2015-06-22 | 2016-08-22 | (주)엘센 | 센서 장치 및 센싱 방법 |
CN105515552B (zh) * | 2015-12-24 | 2018-09-11 | 上海华虹宏力半导体制造有限公司 | 时钟产生电路和双电源系统 |
US10725777B2 (en) | 2016-12-06 | 2020-07-28 | Gsi Technology, Inc. | Computational memory cell and processing array device using memory cells |
US10854284B1 (en) | 2016-12-06 | 2020-12-01 | Gsi Technology, Inc. | Computational memory cell and processing array device with ratioless write port |
US10860320B1 (en) | 2016-12-06 | 2020-12-08 | Gsi Technology, Inc. | Orthogonal data transposition system and method during data transfers to/from a processing array |
US10847212B1 (en) | 2016-12-06 | 2020-11-24 | Gsi Technology, Inc. | Read and write data processing circuits and methods associated with computational memory cells using two read multiplexers |
US10998040B2 (en) | 2016-12-06 | 2021-05-04 | Gsi Technology, Inc. | Computational memory cell and processing array device using the memory cells for XOR and XNOR computations |
US10847213B1 (en) | 2016-12-06 | 2020-11-24 | Gsi Technology, Inc. | Write data processing circuits and methods associated with computational memory cells |
US10943648B1 (en) | 2016-12-06 | 2021-03-09 | Gsi Technology, Inc. | Ultra low VDD memory cell with ratioless write port |
US10891076B1 (en) | 2016-12-06 | 2021-01-12 | Gsi Technology, Inc. | Results processing circuits and methods associated with computational memory cells |
US10777262B1 (en) | 2016-12-06 | 2020-09-15 | Gsi Technology, Inc. | Read data processing circuits and methods associated memory cells |
US10770133B1 (en) | 2016-12-06 | 2020-09-08 | Gsi Technology, Inc. | Read and write data processing circuits and methods associated with computational memory cells that provides write inhibits and read bit line pre-charge inhibits |
US11227653B1 (en) | 2016-12-06 | 2022-01-18 | Gsi Technology, Inc. | Storage array circuits and methods for computational memory cells |
CN107277914B (zh) * | 2017-06-15 | 2018-06-29 | 深圳市晟碟半导体有限公司 | 一种无线mesh网络内设备时间同步控制方法及系统 |
CN108039885B (zh) * | 2018-02-11 | 2023-08-25 | 深圳市卓越信息技术有限公司 | 一种高速分频方法及具有占空比调节功能的高速分频器 |
US10877731B1 (en) | 2019-06-18 | 2020-12-29 | Gsi Technology, Inc. | Processing array device that performs one cycle full adder operation and bit line read/write logic features |
US10930341B1 (en) | 2019-06-18 | 2021-02-23 | Gsi Technology, Inc. | Processing array device that performs one cycle full adder operation and bit line read/write logic features |
US10958272B2 (en) | 2019-06-18 | 2021-03-23 | Gsi Technology, Inc. | Computational memory cell and processing array device using complementary exclusive or memory cells |
US10965295B1 (en) * | 2020-05-07 | 2021-03-30 | Shenzhen GOODIX Technology Co., Ltd. | Integer boundary spur mitigation for fractional PLL frequency synthesizers |
CN114499508A (zh) * | 2020-11-13 | 2022-05-13 | 瑞昱半导体股份有限公司 | 操作时钟产生装置与参考时钟栅控电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63136741A (ja) * | 1986-11-28 | 1988-06-08 | Nec Corp | 位相同期用クロツク切替型位相同期発振回路 |
JPH05199107A (ja) * | 1992-01-17 | 1993-08-06 | Hitachi Ltd | システムクロックの位相制御方式 |
JPH09307432A (ja) * | 1996-05-16 | 1997-11-28 | Nec Eng Ltd | Pll回路 |
JP2001094420A (ja) * | 1999-09-24 | 2001-04-06 | Fujitsu Ltd | 位相ロック・ループ回路 |
JP2008060895A (ja) * | 2006-08-31 | 2008-03-13 | Nec Electronics Corp | 位相同期回路 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6067335A (en) * | 1996-08-02 | 2000-05-23 | Silicon Systems, Inc. | Read channel IC for dual PLL solution |
US6359945B1 (en) * | 1999-01-25 | 2002-03-19 | Sun Microsystems, Inc. | Phase locked loop and method that provide fail-over redundant clocking |
JP3848020B2 (ja) * | 1999-08-03 | 2006-11-22 | 三菱電機株式会社 | クロック無瞬断切替装置 |
JP4606533B2 (ja) | 1999-10-26 | 2011-01-05 | ヤマハ株式会社 | Pll回路 |
US6259328B1 (en) * | 1999-12-17 | 2001-07-10 | Network Equipment Technologies, Inc. | Method and system for managing reference signals for network clock synchronization |
JP2002252559A (ja) * | 2001-02-23 | 2002-09-06 | Rohm Co Ltd | 基準クロック生成システム |
DE60223555T2 (de) * | 2001-08-29 | 2009-06-10 | Mediatek Inc. | Verfahren und apparat zur takt- und leistungssteuerung in drahtlosen systemen |
JP4660076B2 (ja) * | 2003-06-23 | 2011-03-30 | ルネサスエレクトロニクス株式会社 | クロック発生回路 |
US6970030B1 (en) * | 2003-10-01 | 2005-11-29 | Silicon Laboratories, Inc. | Dual phased-locked loop structure having configurable intermediate frequency and reduced susceptibility to interference |
CN101572543A (zh) * | 2008-05-04 | 2009-11-04 | 华为技术有限公司 | 一种稳定时钟的方法和装置 |
US7800451B2 (en) * | 2008-08-20 | 2010-09-21 | Silicon Laboratories Inc. | Frequency adjustment for clock generator |
JP2011188077A (ja) * | 2010-03-05 | 2011-09-22 | Renesas Electronics Corp | 位相同期回路及びその制御方法 |
JP5598161B2 (ja) * | 2010-08-26 | 2014-10-01 | ヤマハ株式会社 | クロック発生回路 |
-
2010
- 2010-08-26 JP JP2010189050A patent/JP5598161B2/ja not_active Expired - Fee Related
-
2011
- 2011-08-25 US US13/217,728 patent/US8305119B2/en not_active Expired - Fee Related
- 2011-08-26 CN CN201110251385.5A patent/CN102386892B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63136741A (ja) * | 1986-11-28 | 1988-06-08 | Nec Corp | 位相同期用クロツク切替型位相同期発振回路 |
JPH05199107A (ja) * | 1992-01-17 | 1993-08-06 | Hitachi Ltd | システムクロックの位相制御方式 |
JPH09307432A (ja) * | 1996-05-16 | 1997-11-28 | Nec Eng Ltd | Pll回路 |
JP2001094420A (ja) * | 1999-09-24 | 2001-04-06 | Fujitsu Ltd | 位相ロック・ループ回路 |
JP2008060895A (ja) * | 2006-08-31 | 2008-03-13 | Nec Electronics Corp | 位相同期回路 |
Also Published As
Publication number | Publication date |
---|---|
CN102386892B (zh) | 2014-07-30 |
US20120049911A1 (en) | 2012-03-01 |
JP5598161B2 (ja) | 2014-10-01 |
CN102386892A (zh) | 2012-03-21 |
US8305119B2 (en) | 2012-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5598161B2 (ja) | クロック発生回路 | |
US7777534B2 (en) | Fraction-N frequency divider and method thereof | |
KR100975040B1 (ko) | 프로그램 가능한 주파수 분주기 및 분주 방법 | |
US20020047748A1 (en) | Clock control circuit | |
US9417655B2 (en) | Frequency division clock alignment | |
JP3848325B2 (ja) | 分数分周シンセサイザおよび出力位相の同期化方法 | |
EP2153523B1 (en) | Frequency synchronization | |
JP3566686B2 (ja) | 逓倍クロック生成回路 | |
JP7393079B2 (ja) | 半導体装置 | |
US20150091620A1 (en) | Reducing current variation when switching clocks | |
JP2013046268A (ja) | クロック分周装置 | |
JP4520380B2 (ja) | クロック生成回路 | |
JP2000244315A (ja) | ジッタを軽減した位相同期ループ回路 | |
US11967965B2 (en) | Generating divided signals from phase-locked loop (PLL) output when reference clock is unavailable | |
JP6401533B2 (ja) | クロック位相調整回路 | |
JP3132657B2 (ja) | クロック切替回路 | |
JP2013115529A (ja) | クロック分周装置 | |
KR102205037B1 (ko) | 글리치를 제거하기 위한 멀티 모듈러스 분주기 및 이를 포함하는 전자 장치 | |
JP2005191684A (ja) | クロック生成装置 | |
JPH07170584A (ja) | クロック切替回路 | |
JP2021048555A (ja) | 信号生成システム、及び、信号生成方法 | |
JP2001136060A (ja) | Pll回路 | |
JP2002043931A (ja) | クロック同期回路 | |
JP2000201068A (ja) | クロック同期回路およびプログラムを記憶した記憶媒体 | |
JP2004208118A (ja) | クロック供給回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130620 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140430 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140715 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140728 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5598161 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |