JP3848020B2 - クロック無瞬断切替装置 - Google Patents
クロック無瞬断切替装置 Download PDFInfo
- Publication number
- JP3848020B2 JP3848020B2 JP21966099A JP21966099A JP3848020B2 JP 3848020 B2 JP3848020 B2 JP 3848020B2 JP 21966099 A JP21966099 A JP 21966099A JP 21966099 A JP21966099 A JP 21966099A JP 3848020 B2 JP3848020 B2 JP 3848020B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- phase
- output
- outputs
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の属する技術分野】
本発明は、複数の同一周波数のクロックを入力して所定の選択論理に従い1つのクロックを選択し、選択されたクロックに位相が同期する内部クロックを生成して出力するクロック切替装置に関する。
【0002】
【従来の技術】
図10は、特許公報 特開平5−268197「クロック無瞬断切替制御方法」に示されているブロック図である。
【0003】
図10において、101は第1のセレクタ、102は位相比較部、103は位相遅延部、104は第2のセレクタである。
位相比較部102において受信する2つの位相差を比較し、第1のセレクタ101は位相が遅れているクロックS101、S102を選択し出力する。
位相比較部102は、位相が進んでいるクロックS101、S102を選択し出力すると共に、位相差分に相当する遅延量を位相遅延部103に対して遅延させるように制御し、制御を受けた位相遅延部103で位相比較部102から出力されたクロックS101、S102の位相を前記位相比較部102からの制御により所定量遅延させる。
【0004】
その結果、位相遅延部103の出力位相は第1のセレクタ101の出力位相と同じになり、第2のセレクタ104で第1のセレクタ101からの出力から位相比較部103の出力へ切り替えても、出力クロックの瞬断を生じることはない。
【0005】
【発明が解決しようとする課題】
従来のクロック無瞬断切替装置においては、切り替え前後の2つのクロックの位相差が所定の位相範囲内にあることが条件であり、この位相範囲を超えた位相のクロックに切り替えた場合はクロックの瞬断を生じることになる。
本発明は切り替えから一定時間の間、上記位相範囲を超えるクロックが入力される場合、または入力クロックが断などの異常な状態にあっても無瞬断でクロック切替が可能なクロック無瞬断切替装置を提供することを目的とする。
【0006】
【課題を解決するための手段】
第1の発明に係るクロック無瞬断切替装置は、複数の同一周波数のクロックを入力して所定の選択論理に従い1つのクロックを選択する第1の選択手段と、選択されたクロックに位相が同期する内部クロックを生成して出力する位相同期発振手段とを備えるクロック無瞬断切替装置において、
上記複数の入力クロックと同一周波数のクロックを出力する発振手段と、
上記複数の入力クロックの断を検出し、或いは上記複数の入力クロック周波数と上記発振手段より出力するクロック周波数を比較し、その周波数差が一定のしきい値を超えた場合に所定の選択論理に従い、上記複数のクロックのうちの1つを選択する選択制御信号を生成するクロック監視部と、
上記クロック監視部より出力される選択制御信号の変化した場合に有意となり、選択制御信号が変化しない場合に無意となる信号を出力するクロック切替判定手段と、
上記クロック監視部より出力される選択制御信号が変化した場合に有意となり、一定の時間になると無意となる信号を出力する切替時間計数手段と、
上記切替時間計数手段が有意の信号を出力する場合に上記位相同期発振手段から出力されるクロックを選択し、上記切替時間計数手段が無意の信号を出力する場合に上記第1の選択手段より出力されるクロックを選択する第2の選択手段と、上記第2の選択手段より出力されるクロックで動作し、分周クロックを位相同期発振手段へ出力する第1の分周カウンタと、
上記位相同期発振手段から出力されるクロックで動作し、分周クロックを位相同期発振手段へ出力する第2の分周カウンタと、
上記クロック切替判定手段が無意の信号を出力する場合に、上記第1、第2の分周カウンタより出力される第1、第2の分周クロックの位相差を上記位相同期発振手段から出力されるクロックで計数し、また同位相差を格納する位相差格納手段と、
上記クロック切替判定手段が有意の信号を出力する場合で、かつ、上記切替時間計数手段の出力が有意の信号を出力する場合に、第1、第2の分周クロックの位相差が上記位相差格納手段でラッチした位相差になるように上記第1の分周カウンタをリセットするリセット生成手段を有するものである。
【0007】
第2の発明に係るクロック無瞬断切替装置は、第1の発明のクロック無瞬断切替装置のうち、上記クロック監視部より出力される選択制御信号が変化した場合に有意となり、一定の時間になると無意となる信号を出力する第1の切替時間計数手段と、
上記クロック監視部より出力される選択制御信号が変化した場合に有意となり、第1の切替時間計数手段の出力する信号が無意となり、さらに第2の分周カウンタが出力する分周クロックの1サイクル分遅延した時間になると無意となる信号を出力する第2の切替時間計数手段と、
上記第2の切替時間計数手段が有意の信号を出力する場合に上記位相同期発振手段から出力されるクロックを選択し、上記第2の切替時間計数手段が無意の信号を出力する場合に上記第1の選択手段より出力されるクロックを選択する第2の選択手段を有するものである。
【0008】
第3の発明に係るクロック無瞬断切替装置は、第1、第2の発明のクロック無瞬断切替装置のうち、上記第1の分周カウンタから出力される分周クロックの立ち上がりエッジを検出するエッジ検出手段と、
上記エッジ検出手段より出力されるパルスが入力された場合に、第2の分周クロックの位相を上記位相同期発振手段から出力されるクロックで計数し、また上記位相を格納する位相差格納手段を有するものである。
【0009】
【発明の実施の形態】
実施の形態1.
図1は、実施の形態1によるクロック無瞬断切替回路の構成を例示したものである。
図1において、1はクロック源、2は第1セレクタ、S1−1〜nは第1セレクタに入力する同一周波数のクロック、S1−n+1はクロック源で生成される自走クロック、3はクロック監視部、4はクロック制御部である。5はPLLで位相比較手段、LPFおよびVCXOから構成される。
S2はクロック制御部4に入力するリファレンスクロック、S3はPLL5のVCXOから生成されるクロックである。
S4はクロック監視部3からのクロック選択制御信号で、所定の選択論理に従い、S1−1〜n+1のうちの1つのクロックを選択する。
【0010】
図2は、実施の形態1によるクロック無瞬断切替回路の構成のうち、クロック制御部4の内部の構成を例示したものである。
入力信号はリファレンスクロックS2、VCXOクロックS3及びクロック選択制御信号S4である。6は第2セレクタ、7は第2セレクタ6で選択されたクロックで動作するリファレンス分周カウンタ、8はVCXOクロックS3で動作するVCXO分周カウンタ、9はクロック選択制御信号S4の変化を検出するクロック切替判定部、10は保護区間カウンタ、11はリファレンス分周位相格納部、12はリセット生成部である。
【0011】
図1、2の動作について図3のタイムチャートを用いて説明する。
まず、クロック切替が行われる前の状態では、第2セレクタ6はリファレンスクロックS2を選択し、リファレンス分周カウンタ7はリファレンスクロックS2により動作する。
リファレンス分周カウンタ7はリファレンスクロックS2を所定の分周比で分周し、リファレンス分周クロックS5を出力する。
一方、VCXO分周カウンタ8はVCXOクロックS3により動作し、所定の分周比でVCXO分周クロックS6を出力する。また、リファレンス分周位相格納部11にVCXO分周クロックS6に対するリファレンス分周クロックS5の位相を格納する。
【0012】
次に、クロック切替が行われるとクロック選択制御信号S4が変化し、その変化はクロック切替判定部9においてクロック切替判定出力S9が有意となり、保護区間カウンタ10が動作を開始する。
保護区間カウンタ10が動作中は保護区間カウンタ出力S10が有意となる。
ここで、第2セレクタ6は、VCXOクロックS3を選択する。リファレンス分周カウンタ7はVCXOクロックS3を所定の分周比で分周し、リファレンス分周クロックS5を出力する。
また、保護区間カウンタ出力S10が有意になると、リファレンス分周位相格納部11はVCXO分周クロックS6に対するリファレンス分周クロックS5の位相を格納せず、リセット生成部12に格納した位相S11を送出し、リセット生成部12をイネーブルにする。
リセット生成部12は、保護区間カウンタ出力S10が有意である場合にVCXO分周カウント値S8がリファレンス分周位相格納部11に格納した位相S11に一致したところでリセットパルスS12を送出する。
以上により、リファレンス分周カウンタ7はリセットされる。本動作は保護区間カウンタ10が一定時間の後に停止し、保護区間カウンタ出力S10が無意になるまで継続する。
保護区間カウンタ出力S10が無意になると、第2セレクタ6はリファレンスクロックS2を選択し、リファレンス分周カウンタ7はリファレンスクロックS2により動作し、リファレンス分周位相格納部11はVCXO分周クロックS6に対するリファレンス分周クロックS5の位相を格納する。
【0013】
実施の形態2.
図4は、実施の形態2によるクロック無瞬断切替回路のうち、クロック制御部4の構成について例示したものである。
入力信号はリファレンスクロックS20、VCXOクロックS21及びクロック選択制御信号S22である。20は第2セレクタ、21は第2セレクタ20で選択されたクロックで動作するリファレンス分周カウンタ、22はVCXOクロックS21で動作するVCXO分周カウンタ、23はクロック選択制御信号S22の変化を検出するクロック切替判定部、24は保護区間カウンタ、25はリファレンス分周位相格納部、26はリセット生成部、27は第2セレクタ切替部である。
【0014】
図4の動作について、図5、図6のタイムチャートを用いて説明する。
クロック切替が行われる前の状態では、実施の形態1と同様である。
クロック切替が行われるとクロック選択制御信号S22が変化し、その変化はクロック切替判定部23においてクロック切替判定出力S27が有意となり、保護区間カウンタ24が動作を開始する。
保護区間カウンタ24が動作中は第2セレクタ切替部27の出力S31が有意となり、ここで、第2セレクタ20は、VCXOクロックS21を選択する。
リファレンス分周カウンタ21はVCXOクロックS21を所定の分周比で分周し、リファレンス分周クロックS23を出力する。
また同時に、保護区間カウンタ出力S28が有意となり、リファレンス分周位相格納部25はVCXO分周クロックS24に対するリファレンス分周クロックS23の位相を格納せず、リセット生成部26に格納した位相S29を送出し、リセット生成部26をイネーブルにする。
リセット生成部26は、保護区間カウンタ出力S28が有意である場合にVCXO分周カウント値S26がリファレンス分周位相格納部25に格納した位相S29に一致したところでリセットパルスS30を送出する。
以上により、リファレンス分周カウンタ21はリセットされる。
本動作は保護区間カウンタ24が一定時間の後に停止し、保護区間カウンタ出力S28が無意になるまで継続する。
第2セレクタ切替部27の出力S31が無意になると、第2セレクタ20はリファレンスクロックS20を選択し、リファレンス分周カウンタ21はリファレンスクロックS20により動作する。保護区間カウンタ出力S28が無意になると、リファレンス分周位相格納部25はVCXO分周クロックS24に対するリファレンス分周クロックS23の位相を格納する。
【0015】
実施の形態3.
図7は、実施の形態3によるクロック無瞬断切替回路のうち、クロック制御部4の構成について例示したものである。
クロック制御部4からの入力信号はリファレンスクロックS40、VCXOクロックS41及びクロック選択制御信号S42である。
30は第2セレクタ、31は第2セレクタ30で選択されたクロックで動作するリファレンス分周カウンタ、32はVCXOクロックS41で動作するVCXO分周カウンタ、33はクロック選択制御信号S42の変化を検出するクロック切替判定部、34は保護区間カウンタ、35はリファレンス分周位相格納部、36はリセット生成部、37は第2セレクタ切替部、38は立ち上がり検出部である。
【0016】
次に、図7の動作について、図8、図9のタイムチャートを用いて説明する。
クロック切替が行われる前の状態では、第2セレクタ30はリファレンスクロックS40を選択し、リファレンス分周カウンタ31はリファレンスクロックS40により動作する。リファレンス分周カウンタ31はリファレンスクロックS40を所定の分周比で分周し、リファレンス分周クロックS43を出力する。
一方、VCXO分周カウンタ32はVCXOクロックS41により動作し、所定の分周比でVCXO分周クロックS44を出力する。
また、立ち上がり検出部38は、リファレンス分周クロックS43の立ち上がりエッジを検出し、リファレンス分周位相格納部35に出力する。
リファレンス分周位相格納部35は、VCXO分周クロックS44に対するリファレンス分周クロックS43の位相を立ち上がり検出部出力S45が有意になったときのVCXO分周カウンタ値S46を参照して格納する。
【0017】
クロック切替が行われるとクロック選択制御信号S42が変化し、その変化はクロック切替判定部33においてクロック切替判定出力S47が有意となり、保護区間カウンタ34が動作を開始する。
保護区間カウンタ34が動作中は第2セレクタ切替部の出力S51が有意となり、ここで、第2セレクタ30は、VCXOクロックS41を選択する。
リファレンス分周カウンタ31は、VCXOクロックS41を所定の分周比で分周し、リファレンス分周クロックS43を出力する。
また同時に、保護区間カウンタ出力S48が有意となり、リファレンス分周位相格納部35は、VCXO分周クロックS44に対するリファレンス分周クロックS43の位相を格納せず、リセット生成部36に格納した位相S49を送出し、リセット生成部36をイネーブルにする。
リセット生成部36は、保護区間カウンタ出力S48が有意である場合にVCXO分周カウント値S46がリファレンス分周位相格納部35に格納した位相S49に一致したところでリセットパルスS50を送出する。
以上により、リファレンス分周カウンタ31はリセットされる。本動作は保護区間カウンタ34が一定時間の後に停止し、保護区間カウンタ出力S48が無意になるまで継続する。
第2セレクタ切替部37の出力S51が無意になると、第2セレクタ30はリファレンスクロックS40を選択し、リファレンス分周カウンタ31はリファレンスクロックS40により動作する。
保護区間カウンタ出力S48が無意になると、リファレンス分周位相格納部35は、VCXO分周クロックS44に対するリファレンス分周クロックS43の位相を立ち上がり検出部出力S45が有意になったときのVCXO分周カウンタ値S46を参照して格納する。
【0018】
【発明の効果】
以上により、第1の発明は、クロック切替が行われる前に、外部入力クロックの分周クロックと、位相同期発振器から出力されるクロックの分周クロックの位相差を位相差格納手段により格納し、クロック切替が行われると一定時間が経過するまで外部入力クロック分周カウンタが位相同期発振器から出力されるクロックで動作し、クロック切替前に格納した位相で外部入力クロックの分周クロックを送出することにより、切替時に起きやすい外部入力クロックの異常による位相同期発振器の擾乱を防止できる。
【0019】
第2の発明は、第1の発明の切替区間計数手段を2系統にし、第2セレクタ切替部において有意になる時間内は、位相同期発振器から出力されるクロックを選択し、保護区間カウンタにおいて有意になる時間内は、クロック切替前に格納した位相で外部入力クロックの分周クロックを送出することにより、切替時に起きやすい外部入力クロックの異常による位相同期発振器の擾乱を防止し、かつ、クロック切替前の位相を保つ位相同期発振器を構成できる。
【0020】
第3の発明は、第1、第2の発明の、リファレンス分周カウンタ値をリファレンス分周位相格納部に入力する代案として、リファレンス分周クロックの立ち上がりエッジを検出したときのVCXO分周カウンタ値を格納し、その位相で外部入力クロックの分周クロックを送出することにより、切替時に起きやすい外部入力クロックの異常による位相同期発振器の擾乱を防止できる。
【図面の簡単な説明】
【図1】 実施の形態1によるクロック無瞬断切替装置のブロック図である。
【図2】 実施の形態1によるクロック制御部のブロック図である。
【図3】 実施の形態1によるクロック制御部のタイムチャートである。
【図4】 実施の形態2によるクロック制御部のブロック図である。
【図5】 実施の形態2によるクロック制御部の第1のタイムチャートである。
【図6】 実施の形態2によるクロック制御部の第2のタイムチャートである。
【図7】 実施の形態3によるクロック制御部のブロック図である。
【図8】 実施の形態3によるクロック制御部の第1のタイムチャートである。
【図9】 実施の形態3によるクロック制御部の第2のタイムチャートである。
【図10】 従来のクロック無瞬断切替装置のブロック図である。
【符号の説明】
1 クロック源
2 第1セレクタ
3 クロック監視部
4 クロック制御部
5 PLL
6、20、30 第2セレクタ
7、21、31 リファレンス分周カウンタ
8、22、32 VCXO分周カウンタ
9、23、33 クロック切替判定部
10、24、34 保護区間カウンタ
11、25、35 リファレンス分周位相格納部
12、26、36 リセット生成部
27、37 第2セレクタ切替部
38 立ち上がり検出部
101、104 セレクタ
102 位相比較部
103 位相遅延部
S1−1〜n 外部入力クロック
S1−n+1 TCXOクロック
S2、S20、S40 リファレンスクロック
S3、S21、S41 VCXOクロック
S4、S22、S42 クロック選択制御信号
S5、S23、S43 リファレンス分周クロック
S6、S24、S44 VCXO分周クロック
S7、S25 リファレンス分周カウンタ値
S45 立ち上がり検出出力
S8、S26、S46 VCXO分周カウンタ値
S9、S27、S47 クロック切替判定部出力
S10、S28、S48 保護区間カウンタ出力
S11、S29、S49 リファレンス分周位相格納部位相出力
S12、S30、S50 リセット信号
S31、S51 第2セレクタ切替信号
Claims (3)
- 複数の同一周波数のクロックを入力して所定の選択論理に従い1つのクロックを選択する第1の選択手段と、選択されたクロックに位相が同期する内部クロックを生成して出力する位相同期発振手段とを備えるクロック無瞬断切替装置において、
上記複数の入力クロックと同一周波数のクロックを出力する発振手段と、
上記複数の入力クロックの断を検出し、或いは上記複数の入力クロック周波数と上記発振手段より出力するクロック周波数を比較し、その周波数差が一定のしきい値を超えた場合に所定の選択論理に従い、上記複数のクロックのうちの1つを選択する選択制御信号を生成するクロック監視部と、
上記クロック監視部より出力される選択制御信号の変化した場合に有意となり、選択制御信号が変化しない場合に無意となる信号を出力するクロック切替判定手段と、
上記クロック監視部より出力される選択制御信号が変化した場合に有意となり、一定の時間になると無意となる信号を出力する切替時間計数手段と、
上記切替時間計数手段が有意の信号を出力する場合に上記位相同期発振手段から出力されるクロックを選択し、上記切替時間計数手段が無意の信号を出力する場合に上記第1の選択手段より出力されるクロックを選択する第2の選択手段と、上記第2の選択手段より出力されるクロックで動作し、分周クロックを位相同期発振手段へ出力する第1の分周カウンタと、
上記位相同期発振手段から出力されるクロックで動作し、分周クロックを位相同期発振手段へ出力する第2の分周カウンタと、
上記クロック切替判定手段が無意の信号を出力する場合に、上記第1、第2の分周カウンタより出力される第1、第2の分周クロックの位相差を上記位相同期発振手段から出力されるクロックで計数し、また同位相差を格納する位相差格納手段と、
上記クロック切替判定手段が有意の信号を出力する場合で、かつ、上記切替時間計数手段の出力が有意の信号を出力する場合に、第1、第2の分周クロックの位相差が上記位相差格納手段でラッチした位相差になるように上記第1の分周カウンタをリセットするリセット生成手段とを有することを特徴とするクロック無瞬断切替装置。 - 上記クロック監視部より出力される選択制御信号が変化した場合に有意となり、一定の時間になると無意となる信号を出力する第1の切替時間計数手段と、
上記クロック監視部より出力される選択制御信号が変化した場合に有意となり、第1の切替時間計数手段の出力する信号が無意となり、さらに第2の分周カウンタが出力する分周クロックの1サイクル分遅延した時間になると無意となる信号を出力する第2の切替時間計数手段と、
上記第2の切替時間計数手段が有意の信号を出力する場合に上記位相同期発振手段から出力されるクロックを選択し、上記第2の切替時間計数手段が無意の信号を出力する場合に上記第1の選択手段より出力されるクロックを選択する第2の選択手段を有することを特徴とする請求項1に記載のクロック無瞬断切替装置。 - 上記第1の分周カウンタから出力される分周クロックの立ち上がりエッジを検出するエッジ検出手段と、
上記エッジ検出手段より出力されるパルスが入力された場合に、第2の分周クロックの位相を上記位相同期発振手段から出力されるクロックで計数し、また上記位相を格納する位相差格納手段を有することを特徴とする請求項1または請求項2記載のクロック無瞬断切替装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21966099A JP3848020B2 (ja) | 1999-08-03 | 1999-08-03 | クロック無瞬断切替装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21966099A JP3848020B2 (ja) | 1999-08-03 | 1999-08-03 | クロック無瞬断切替装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001044981A JP2001044981A (ja) | 2001-02-16 |
JP3848020B2 true JP3848020B2 (ja) | 2006-11-22 |
Family
ID=16738990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21966099A Expired - Lifetime JP3848020B2 (ja) | 1999-08-03 | 1999-08-03 | クロック無瞬断切替装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3848020B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4715080B2 (ja) * | 2003-07-23 | 2011-07-06 | ヤマハ株式会社 | 半導体装置 |
JP5598161B2 (ja) * | 2010-08-26 | 2014-10-01 | ヤマハ株式会社 | クロック発生回路 |
JP7083644B2 (ja) * | 2018-01-05 | 2022-06-13 | 日本電波工業株式会社 | クロック切替え装置 |
-
1999
- 1999-08-03 JP JP21966099A patent/JP3848020B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001044981A (ja) | 2001-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0177731B1 (ko) | 망동기용 디지탈 위상동기루프 제어방법 | |
JP2924773B2 (ja) | 位相同期システム | |
KR100307292B1 (ko) | 리셋신호발생회로 | |
US7609095B2 (en) | System and method for maintaining device operation during clock signal adjustments | |
JP3848020B2 (ja) | クロック無瞬断切替装置 | |
JP5795347B2 (ja) | デジタルpll回路及びクロック発生器 | |
US6150858A (en) | Phase compensation circuit of digital processing PLL | |
JP6036014B2 (ja) | クロック切替装置 | |
JP3369982B2 (ja) | クロック位相同期回路 | |
JP2013102253A (ja) | Pll回路 | |
JP3592291B2 (ja) | 基準クロック発生装置の周波数自動調整方法及び周波数自動調整装置 | |
JP4714041B2 (ja) | 位相同期ループ回路及びこの位相同期ループ回路の制御方法 | |
JP2500761B2 (ja) | リファレンスクロック切替回路 | |
JP3424662B2 (ja) | クロック同期回路 | |
JP2006157630A (ja) | Pll回路 | |
JP2004247820A (ja) | 周波数逓倍装置 | |
JP2006099312A (ja) | クロック発生装置 | |
JP3720552B2 (ja) | 二重化クロックの同期制御システム | |
JP2001244812A (ja) | クロック切替え方法及びクロック切替え装置 | |
JPH11298460A (ja) | クロック切替回路 | |
US7683721B2 (en) | PLL circuit | |
JP2008141583A (ja) | Pll回路とpll回路の電圧制御発振器に供給する制御電圧の制御方法およびプログラム | |
KR100346725B1 (ko) | 위상동기루우프회로 | |
JPH08148998A (ja) | Pll回路 | |
JP2005234962A (ja) | クロック切換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041012 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041012 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20041012 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041214 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041224 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050902 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060824 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3848020 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |