-
Die
Erfindung bezieht sich auf einen Frequenzsynthesizer, wie er in
dem Oberbegriff von Anspruch 1 definiert ist.
-
Die
Erfindung bezieht sich außerdem
auf einen Empfänger
mit einem solchen Frequenzsynthesizer.
-
Solche
Frequenzsynthesizer sind bekannt und können zur Abwärtsumsetzung
von HF-Signalen in einem digitalen oder analogen Satellitenempfänger, Autoradios,
digitalen oder analogen (Kabel-)TV-Empfängern, schnurlosen oder drahtlosen Telefonen
usw. verwendet werden.
-
Durch
Kombinieren des spannungsgesteuerten Oszillators (VCO) des Phasenregelkreis-Demodulators
mit dem spannungsgesteuerten Oszillator des Frequenzsynthesizers
kann in Systemen, in denen direkte Demodulation von HF-Signalen
eingesetzt wird, eine bedeutende Kostenreduktion erreicht werden.
-
Ein
solcher Empfänger,
in dem ein Phasenregelkreis für
die Verwendung als ein HF-Demodulator offenbart wird, ist beispielsweise
von US-A-5.446.411 bekannt. Der Frequenzsynthesizer wird hier verwendet,
um den Phasenregelkreis-Demodulator einzustellen, bei einer vorher
festgelegten Frequenz zu laufen. Ein Standard-PLL-Frequenzsynthesizer
ist nicht geeignet in Systemen, in denen der abstimmspannungsgesteuerte
Oszillator für
Demodulation verwendet wird.
-
Der
Grund ist, dass zwei PLLs, der Frequenzsynthesizer und der Demodulationskreis
(HF) oder der Synchronisationskreis (AM) versuchen werden, denselben
VCO auf verschiedene Frequenzen zu verriegeln (der erstere auf die
vervielfachte Kristall- und der letztere auf die Trägerfrequenz),
was zu einem nicht funktionierendem System führt. Um die eingangs genannten
Nachteile zu überwinden,
wird der Ausgang des Frequenzsynthesizers über Schaltmittel und einen
Widerstandsteiler an den Eingang des spannungsgesteuerten Oszillators
gekoppelt.
-
Nachteile
dieses Frequenzsynthesizers sind, dass die Schaltmittel an dem Ausgang
des Frequenzsynthesizers Einschwingvorgänge, Verlust der Verriegelung
und Spitzen während
des Schaltens verursachen können.
Außerdem
verursacht ein solcher Widerstandsteiler thermisches Rauschen. Der
Leistungsverbrauch ist auf Grund der Anwesenheit einer bei den höchsten Frequenzen
arbeitenden Frequenzmessanordnung hoch.
-
In
US-A-4.084.127, in einem Phasenregelkreistyp eines Abstimmsystems
für einen
Fernsehempfänger
mit Vorkehrungen zur Abstimmung des Empfängers auf Nicht-Standard Frequenzträger mit Frequenzen
beliebig nahe entsprechender Frequenzen der Standardübertragungsfrequenzen,
ist ein Frequenzabweichungsdetektor verschafft worden, um zu bestimmen,
ob die Frequenz mindestens eines von dem Abstimmungssystem entwickelten
variablen Frequenzsignals in dem vorher festgelegten Bereich seines
Nominalwertes liegt.
-
Eine
Aufgabe der Erfindung ist es, die Nachteile der Stand der Technik
zu überwinden
und außerdem
einen Frequenzsynthesizer mit niedrigeren Kosten, niedrigerem Leistungsverbrauch,
geringerem Rauschen und mit einer verbesserten Leistung und größerem Anwendungsbereich
zu schaffen.
-
Zu
diesem Zweck schafft ein erster Aspekt der Erfindung einen Frequenzsynthesizer
wie in Anspruch 1 definiert. Ein zweiter Aspekt der Erfindung schafft
einen Empfänger
wie in Anspruch 3 definiert.
-
Die
Erfindung basiert auf der Erkenntnis, dass durch das Verwenden eines
Frequenzfensterdetektors und von Schaltmitteln zwischen dem Komparator
und den Lademitteln der Frequenzsynthesizer abgeschaltet werden
kann. Es gibt zwei Wege, dies zu implementieren. Erstens ist dessen
Effekt Null, aber die Schaltung bleibt aktiv (Wachhundfunktion),
und zweitens totales „Abschalten" (niedriger Leistungsverbrauch).
Auf diese Weise ist der Einfluss des Frequenzsynthesizers im normalen
Betrieb, das ist innerhalb des Frequenzfensters, auf (fast) Null
reduziert, weil die Lademittel vor den Lademitteln abgeschaltet
werden, und in dem Moment, wo er inaktiv ist, keine Einschwingvorgänge oder
Spitzen am Ausgang des Frequenzsynthesizers auftreten können.
-
Ein
weiterer Vorteil des erfindungsgemäßen Frequenzsynthesizers ist,
dass die Genauigkeit der Frequenz des Ausgangssignals unabhängig von
der Genauigkeit der Referenzfrequenz ist.
-
Die
Empfängerstruktur
mit dem kombinierten Abstimmsystem ermöglicht die Verwendung von billigen
Quarzoszillatoren, weil der Frequenzsynthesizer abgeschaltet ist,
wenn der spannungsgesteuerte Oszillator „im Fenster" ist. Deshalb ist
die Genauigkeit der VCO-Frequenz nicht von der Genauigkeit der Quarzfrequenz
abhängig,
sondern vom AFC-Signal. Ein anderer Vorteil ist, dass der AFC die
Steuerung des VCO übernommen
hat, was eine wesentliche Menge an Leistungsverbrauch einspart,
wenn die Versorgung des Frequenzsynthesizers abgeschaltet wird.
-
Es
ist hier zu beachten, dass aus US-A-4.787.097 ein Phasenregelkreis
mit einem Phasendetektor und einem Frequenzdetektor mit zugehöriger Überwachungs-
und Wiederaufnahmeschaltung zur Daten- und Taktextraktion von NRZ-Datenströmen (NRZ
= Non Return to Zero, ohne Rückkehr
zu Null) bekannt ist. Nach dem Erkennen, dass der Phasenregelkreis
außerhalb
eines engen Frequenzfensters ist, wird der Phasendetektor abgeschaltet
und der Frequenzdetektor eingeschaltet. Nach dem Ermitteln, dass
der Phasenregelkreis (wieder) in dem engen Frequenzfenster ist,
wird der Phasendetektor eingeschaltet und der Frequenzdetektor wird
ausgeschaltet. Außerdem
umfasst dieser Phasenregelkreis ein XOR (exclusive OR) und analoge
Elemente, um ein erstes Eingangssignal für den Phasenfrequenzkomparator
zu erhalten.
-
Der
Frequenzsynthesizer der Erfindung enthält keine analogen Elemente
und ist deshalb robust in Bezug auf Alterung, Streuung von Bauteilewerten usw.
Der erfindungsgemäße Frequenzsynthesizer umfasst
außerdem
die Eigenschaften des kennzeichnenden Teils von Anspruch 1. Auf
dieses Weise wird ein sehr effektiver Weg erzielt, die Schaltsignale
für die
Schaltmittel zu bekommen.
-
Außerdem ist
zu beachten, dass Sumi Y. et al. „Fast settling PLL frequency
synthesizer utilizing the frequency detector method speedup circuit", IEEE Transactions
on Consumer, Band 43, Nr. 3, 1. August 1997, Seiten 550-557, einen
Frequenzdetektor offenbart. Aber dieser Frequenzdetektor ist nicht fähig, als
ein Frequenzfensterdetektor zu arbeiten.
-
Eine
weitere Ausführungsform
eines erfindungsgemäßen Frequenzsynthesizers
umfasst die Merkmale von Anspruch 2. Um das Schaltsignal weiter
zu verbessern, umfasst die Logikschaltung des Frequenzfensterdetektors
drei D-Flipflops, um mögliche
unerwünschte
(zusätzliche)
Schaltsignale zu bewältigen.
-
Die
Erfindung und zusätzliche
Eigenschaften, die optional verwendet können, um die Erfindung vorteilhaft
zu implementieren, werden deutlich aus und erklärt mit Bezug auf die unten
hiernach beschriebenen und in der Zeichnung dargestellten Beispiele.
-
Es
zeigen:
-
1 ein
Blockschaltbildbeispiel eines erfindungsgemäßen Frequenzsynthesizers;
-
2 ein
detaillierteres Blockschaltbildbeispiel eines erfindungsgemäßen Frequenzsynthesizers;
-
3 ein
Blockschaltbildbeispiel eines Empfängers mit einem erfindungsgemäßen Frequenzsynthesizer;
-
4 ein
Blockschaltbildbeispiel eines Empfängers mit einem erfindungsgemäßen Frequenzsynthesizer;
-
5 ein
Blockschaltbildbeispiel eines Empfängers mit einem erfindungsgemäßen Frequenzsynthesizer;
und
-
6 ein
Blockschaltbildbeispiel eines erfindungsgemäßen Frequenzfensterdetektors.
-
Überall in
der Beschreibung haben entsprechende Elemente entsprechende Bezugszeichen.
-
1 zeigt
ein Beispiel eines erfindungsgemäßen Frequenzsynthesizers
FS mit einem ersten Eingang I1 und einem zweiten Eingang I2 zum
Empfangen eines ersten Frequenzeingangssignals s1 beziehungsweise
eines zweiten Frequenzeingangssignals s2. Die Eingänge I1 und
I2 sind an einen Phasenfrequenzkomparator 1 gekoppelt,
um die zwei Frequenzeingangssignale zu vergleichen. Abhängig von
der Frequenzdifferenz zwischen den beiden Frequenzeingangssignalen
s1 und s2 liefert der Phasenfrequenzkomparator im Betrieb ein Signal
sc. Der Ausgang des Phasenfrequenzkomparators 1 ist über Schaltmittel 3 an
Lademittel 5 gekoppelt. Die Lademittel liefern zum Beispiel über ein
Schleifenfilter ein Ladesignal, um einen Phasenregelkreis (nicht
gezeigt) zu steuern. Die zwei Eingänge I1 und I2 sind auch an
einen Frequenzfensterdetektor 7 gekoppelt, um zu bestimmen,
ob die zwei Frequenzeingangssignale s1 und s2 innerhalb eines vorher
festgelegten Fensters liegen oder nicht. Abhängig von der Frequenzdifferenz
zwischen den zwei Frequenzeingangssignalen liefert der Frequenzfensterdetektor 7 ein
Steuersignal nw1 an die Schaltmittel zum Öffnen beziehungsweise Schließen des
Signalpfades zwischen dem Phasenfrequenzkomparator 3 und
den Lademitteln 5. Wenn die zwei Frequenzeingangssignale
innerhalb eines vorher festgelegten Frequenzfensters liegen, wird
der Signalpfad geöffnet,
was in keinem Ausgangssignal am Ausgang O resultiert.
-
2 zeigt
detaillierter ein Beispiel eines erfindungsgemäßen Frequenzsynthesizers FS2.
An dem Eingang I21 empfängt
der Frequenzsynthesizer das Frequenzeingangssignal s21, in diesem
Beispiel das VCO-Frequenzsignal. Nach dem Teilen dieses Eingangssignals
in einem Teiler D21 mit einem vorher festgelegten Faktor N wird
das Ausgangssignal fa des Teilers an den Phasenfrequenzkomparator 21 geliefert.
An dem Eingang I22 empfängt
der Frequenzsynthesizer ein Frequenzeingangssignal s22 von einem
Quarzoszillator Xtal. Nach dem Teilen dieses Eingangssignals in
einem Teiler D22 durch einen vorher festgelegten Faktor M wird das
Ausgangssignal fr des Teilers an den anderen Eingang des Phasenfrequenzkomparators 21 geliefert.
Die Ausgänge der
Teiler D21 beziehungsweise D22 sind auch an den Frequenzfensterdetektor 27 gekoppelt.
Der Frequenzfensterdetektor umfasst in diesem Beispiel ein D-Flipflop 271,
einen programmierbaren Teiler 273 und einen Frequenzphasendetektor 275.
Der programmierbare Teiler 273 empfängt abhängig von der geforderten Fenstergröße ein Signal
ws. Das D-Flipflop 271 liefert ein Frequenzsignal fd, das
gleich |fa-fr| ist. Der Teiler 273 liefert ein Signal fwb,
dessen Frequenz die Größe des Frequenzfensters
definiert. Diese zwei Signale werden an den Phasenfrequenzdetektor 275 geliefert,
um ein Freigabesignal nw an die Schaltmittel 23 zu liefern,
wenn die Frequenz des Signals fd größer als das Frequenzfenster
ist. In diesem Beispiel sind die Schaltmittel als zwei UND-Stufen
implementiert. An den anderen Eingängen empfangen die UND-Gatter
abhängig
von der Frequenz- oder Phasendifferenz zwischen den Signalen fa
und fr ein Signal UP beziehungsweise ein Signal DN von dem Phasenfrequenzkomparator 21.
Die Ausgänge der
UND-Gatter sind jeder an eine Stromquelle gekoppelt, die Teil der
Lademittel 25 sind und ein positives beziehungsweise negatives
Stromsignal lp2 am Ausgang O2 des Frequenzsynthesizers FS2 liefern.
-
3 zeigt
ein Beispiel eines Empfängers R3
mit einem erfindungsgemäßen Frequenzsynthesizer
FS3. An einem Empfängereingang
RI3 empfängt
der Empfänger
ein HF-Signal RFin. Dieses Signal wird an einen Eingangsverstärker IA3
geliefert, wobei der Verstärker
auch ein Steuerungssignal zur automatischen Verstärkung AGC
empfängt.
Das Ausgangssignal des Eingangsverstärkers wird an einen Mischer
M3 geliefert. An dem anderen Eingang empfängt der Mischer ein Signal
von einem spannungsgesteuerten Oszillator VCO3. Das Ausgangssignal
des Mischers wird über
ein Bandpassfilter BPF3, einen weiteren Verstärker A3, einen Frequenzdemodulator
FD3 und einen Ausgangsverstärker
OA3 geliefert, um ein Basisbandausgangssignal für weitere Verarbeitung zu liefern.
Das ist in der Technik wohl bekannt und bedarf keiner weiteren Erklärung.
-
Das
Eingangssignal des Ausgangsverstärkers
OA3 wird auch über
ein Tiefpassfilter LPF3 als ein automatisches Frequenzsteuerungssignal
AFC3 an einen Eingang einer aufsummierenden Anordnung SUM3 geliefert.
An dem anderen Eingang empfängt
die aufsummierende Anordnung über
ein Schleifenfilter LF3 das Ausgangssignal lp3 von dem Frequenzsynthesizer
FS3.
-
Der
Frequenzsynthesizer FS3 hat in diesem Beispiel dieselbe Struktur
wie in 2; alle Elemente haben entsprechende Bezugszeichen.
-
Diese
Empfängerstruktur
mit dem kombinierten Abstimmsystem ermöglicht die Verwendung von billigen
Quarzoszillatoren, weil der Frequenzsynthesizer abgeschaltet ist,
wenn der spannungsgesteuerte Oszillator „im Fenster" ist. Deshalb ist
die Genauigkeit der VCO-Frequenz nicht von der Genauigkeit der Quarzfrequenz
abhängig,
sondern von dem AFC-Signal. Ein anderer Vorteil ist, dass der AFC
die Steuerung des VCO übernommen
hat und einen wesentlichen Betrag an Leistungsverbrauch einspart, wenn
der Frequenzsynthesizer abgeschaltet ist.
-
4 zeigt
das Beispiel eines digitalen Satellitenempfängers R4. An dem Eingang RI4
empfängt
der Empfänger
das HF-Signal RFin. Dieses Signal wird an einen Eingangsverstärker IA4
geliefert, wobei der Verstärker
mit einem Steuerungssignal zur automatischen Verstärkung AGC
gesteuert wird. Das Ausgangssignal des Eingangsverstärkers wird
an einen ersten Mischer M41 und an einen zweiten Mischer M42 geliefert.
Der erste empfängt
ein I-Signal an dem anderen Eingang und liefert über einen Verstärker A41
und ein Tiefpassfilter F41 ein Basisband-I-Signal bbI. Der zweite
Mischer empfängt
an seinem zweiten Eingang ein Q-Signal und liefert über einen
Verstärker
A42 und ein Tiefpassfilter F42 ein Basisband-Q-Signal bbQ. Dies
ist in der Technik allgemein bekannt und bedarf keiner weiteren
Erklärung.
-
Das
Basisband-I-Signal und das Basisband-Q-Signal werden auch an einen
Frequenzdetektor FD4 geliefert. Der Ausgang des Frequenzdetektors
ist an ein Tiefpassfilter LPF41 gekoppelt und liefert ein analoges
Signal zur automatischen Frequenzsteuerung AFC. Dieses Signal zur
automatischen Frequenzsteuerung wird über ein Tiefpassfilter LPF42
an einen rauscharmen spannungsgesteuerten Oszillator VCO41 geliefert.
Das Ausgangssignal des spannungsgesteuerten Oszillators wird an
den Eingang des Frequenzsynthesizers FS4 geliefert. An dem Eingang
I42 empfängt
der Frequenzsynthesizer über
einen programmierbaren Teiler PD41 das Frequenzsignal von dem Quarzoszillator
Xtal4. Der Ausgang O4 des Frequenzsynthesizers ist an den Eingang
des Tiefpassfilters LPF42 gekoppelt.
-
Ein
spannungsgesteuerter Oszillator VCO42 liefert das I-Signal und das
Q-Signal an den
ersten Mischer M41 beziehungsweise an den zweiten Mischer M42. Das
Q-Signal wird auch
an einen programmierbaren Teiler PD42 geliefert. Das Ausgangssignal
des programmierbaren Teilers PD42 wird an einen Phasefrequenzdetektor
PFD4 geliefert. An dem anderen Eingang empfängt der Phasenfrequenzdetektor
das Ausgangssignal des spannungsgesteuerten Oszillators VCO41. Das
Ausgangssignal des Phasenfrequenzdetektors wird über ein Tiefpassfilter LPF43
an den Eingang des spannungsgesteuerten Oszillators VCO42 geliefert.
Auf diese Weise wird eine Breitbandschleife WBL erzeugt, Reduktion
von Phasenrauschen des integrierten Quadraturoszillators VCO42.
Die Verwendung der AFC-Funktion ermöglicht es, Frequenzverschiebungen
des LNB (nicht gezeigt) in einer leichten und kontinuierlichen Weise
zu kompensieren, wobei Taktverschiebungen vermieden werden. In der
Standardweise muss die Teilungsrate des Teilers D41 (diskontinuierlich)
geschaltet werden. Der Frequenzsynthesizer FS4 hat in diesem Beispiel
dieselbe Struktur wie in 2 und bedarf hier keiner weiteren
Erklärung.
-
5 zeigt
ein Beispiel eines Empfängers RS
mit einem Demodulator-Phasenregelkreis
DPLLS und einem Frequenzsynthesizer FSS zur Verwendung in einem
analogen Direktumwandlungs-Satellitenempfänger. In dieser Abbildung ist
ein Beispiel eines analogen Direktumwandlungs-Satellitenempfängers gezeigt.
An dem Eingang RI5 empfängt
der Empfänger
das HF-Eingangssignal RFin. Der Eingang RI5 ist an den Eingangsverstärker IA5
gekoppelt, wobei der Verstärker
durch eine automatische Verstärkungsregelung
AGC gesteuert wird. Der Ausgang des Eingangsverstärkers ist
an einen Mischer M5 gekoppelt, um dieses Signal mit einem Signal
von einem spannungsgesteuerten Oszillator VCOS zu mischen. Der Ausgang
des Mischers ist über
einen Ausgangsverstärker
OA5, der auch durch die automatische Verstärkungsregelung AGC gesteuert
wird, an Lademittel CP5 gekoppelt. Die Lademittel CP5 sind an einen
Eingang von aufsummierenden Mitteln SUM5 gekoppelt, um einen Strom
Icp5 zu liefern. An dem anderen Eingang empfangen die aufsummierenden
Mittel das Ausgangssignal von dem Frequenzsynthesizer FS5. Der Ausgang
der aufsummierenden Mittel SUM5 ist über ein Schleifenfilter LF5
an den Eingang des spannungsgesteuerten Oszillator VCO5 gekoppelt.
Der Frequenzsynthesizer entspricht den vorher beschriebenen Beispielen.
Wegen der Schaltmittel des erfindungsgemäßen Frequenzsynthesizers ist
einen direkte Umwandlung möglich.
-
6 zeigt
ein Beispiel eines Frequenzfensterdetektors 67, in dem
das D-Flipflop 571 (siehe 5)
durch eine Logikschaltung 671 mit drei D-Flipflops DFF61,
DFF62 und DFF63, einem Multiplexer MUX6, einem ODER-Gatter OR6 und
einem XOR-Gatter
EXOR6 ersetzt wurde.
-
Das
Signal fa von dem Teiler D61 wird an einen ersten Eingang des D-Flipflops DFF61 geliefert und
das Signal von dem Teiler D62 wird an den anderen Eingang von DFF61
geliefert. In 5 wird das Ausgangssignal dieses
D-Flipflops (571 in 5) an den
Phasenfrequenzdetektor 675 (575 in 5). Hier
wird das Ausgangssignal von D-Flipflop
DFF61 an den Multiplexer MUX6 geliefert. Das Ausgangssignal des
Multiplexers wird an das D-Flipflop DFF63 geliefert, das an dem
anderen Eingang das Signal fr von dem Teiler D62 empfängt. Das
Ausgangssignal von D-Flipflop DFF63 wird an den Phasenfrequenzdetektor 675 geliefert
und auch an den anderen Eingang des Multiplexers MUX6 zurückgekoppelt.
Der Multiplexer hat außerdem
einen Auswahleingang, der ein Signal von dem XOR-Gatter EXOR6 empfängt.
-
Das
Taktsignal fx von dem Quarzoszillator Xtal6 wird an einen Eingang
des ODER-Gatters OR6 geliefert. An dem anderen Eingang empfängt das ODER-Gatter
das Signal fr von dem Teiler D62. Das Ausgangssignal des ODER-Gatters
wird an das D-Flipflop
DFF62 geliefert. An dem D-Eingang empfängt dieses D-Flipflop das Signal
fa von dem Teiler D61.
-
Das
Ausgangssignal von dem D-Flipflop DFF62 wird an den anderen Eingang
des XOR-Gatters EXOR6 geliefert.
-
Durch
Austauschen des D-Flipflops (571, 5) durch
die Logikschaltung 671 wird die Ermittlung von „Außerhalb
des Fensters" weiter
verbessert. Um (zusätzliche) Übergänge des
Signals fa, die innerhalb eines gegebenen Abstands von dem Abtastmoment
liegen und „falsche" Entscheidungen verursachen
könnten,
festzustellen, werden diese Übergänge dann
ignoriert.
-
Das
Sicherheitsfenster wird durch die Verwendung des D-Flipflops DFF62,
welches das Signal fa mit einer höheren Frequenz fx abtastet,
erreicht. Das ODER-Gatter OR6 läßt das D-Flipflop
DFF62 mit dem Signal fx takten, wenn das Signal fr „Low" ist. Die ansteigende
Flanke des Signals fr taktet, fa abtastend, nicht nur das D-Flipflop
DFF61, sondern friert auch den Status des D-Flipflops DFF62 ein.
Um einen „gefährlichen" Übergang in dem Signal fa einzuschätzen, werden
die Ausgangssignale der D-Flipflops DFF61 und DFF62 in dem XOR-Gatter
EXOR6 kombiniert. Wenn der Status der zwei D-Flipflops DFF61 und
DFF62 nicht derselbe ist, bedeutet das, dass in dem Signal fa ein Übergang
zwischen den Abtastmomenten der D-Flipflops DFF61 und DFF62 auftrat.
Das macht das Ausgangssignal des XOR-Gatters EXOR6 zu einem „High"-Signal, welches
wiederum den Multiplexer MUX6 zwingt, den Ausgang des D-Flipflops
DFF63 auf seinen Eingang umzuleiten und auf diese Weise den Übergang
in dem Signal fa zu ignorieren. Wenn zum Beispiel der Ausgang des
XOR-Gatters „Low" ist, wird das Signal an
Eingang b an den Ausgang geliefert und wenn der Ausgang des XOR-Gatters „High" ist, wird das Signal am
Eingang a an den Ausgang geliefert. Das D-Flipflop DFF63 wird dann
an der abfallenden Flanke des Signals fr getaktet. Für korrekten
Betrieb wird bevorzugt, dass das Signal fx seine ansteigende Flanke vor
der ansteigenden Flanke des Signals fr haben muss.
-
Es
ist zu beachten, dass oben die Erfindung auf der Basis von einigen
Beispielen beschrieben wurde. Fachleute werden sich wohl einer Menge
Varianten, die in den Rahmen der vorliegenden Erfindung fallen,
bewusst sein.
-
Außerdem kann
der erfindungsgemäße Frequenzsynthesizer
für Beispiele
in allen Arten von Empfängern,
Anrufmeldern und Mobiltelefonen verwendet werden.
-
Inschrift
der Zeichnung:
-
6:
window = Fenster