DE602004011277T2

DE602004011277T2 - Typ II komplett digitaler Phasenregelkreis

Info

Publication number: DE602004011277T2
Application number: DE602004011277T
Authority: DE
Inventors: Robert B. 75044 Staszewski; Dirk 75025 Leipold; Khurram Muhammad
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 2003-01-17
Filing date: 2004-01-15
Publication date: 2009-01-29
Anticipated expiration: 2024-01-16
Also published as: EP1443653A1; US7382200B2; DE602004011277D1; TWI360949B; US20060290435A1; TW200428782A; EP1443653B1; US20050212606A1; US7463873B2; US20030234693A1; US7145399B2

Description

Die vorliegende Erfindung bezieht sich im Allgemeinen auf Phasenverriegelungsschleifen-Schaltungen (PLL-Schaltungen) und insbesondere auf digitale PLLs des Typs II (und höherer Ordnung), die eine Betriebsart der schnellen Signalerfassung verlangen.
HINTERGRUND
Eine rein digitale Phasenverriegelungsschleife (ADPLL) ist eine digitale Schaltung mit einem digitalen gesteuerten Oszillator (DCO), der periodisch eingestellt werden kann, so dass die Ausgangsphase des DCO die Phase (und folglich die Frequenz) eines Referenzsignals verfolgt.
Die Ordnung einer PLL kann eine Wirkung auf die Rauschfilterungsfähigkeiten der PLL besitzen. Eine PLL des Typs I (bei der sich ein Pol beim Gleichstrom befindet und auf Grund des Frequenz-Phasen-Umsetzungsmechanismus) kann z. B. eine –20 dB/Dekade-Filterung des DCO (oder des spannungsgesteuerten Oszillators (VCO)), des Referenzsignals und des Zeit-Digital-Umsetzer-Phasenrauschens (TDC-Phasenrauschens) bereitstellen. Eine PLL des Typs II (bei der sich zwei Pole beim Gleichstrom befinden) kann andererseits in der Lage sein, unter speziellen Bedingungen eine –40 dB/Dekade-Filterung desselben zu schaffen. Außerdem besteht die Tendenz, dass in Bezug auf den DCO die PLLs des Typs I das 1/ω²-Phasenrauschen abflachen, während die PLLs des Typs II eine Fähigkeit besitzen, das 1/ω²-Phasenrauschen um 20 dB/Dekade zu dämpfen. Deshalb kann die Verwendung der PLLs des Typs II (und höherer Ordnung) auf Grund ihrer verbesserten Rauschfilterungsfähigkeiten bevorzugt sein.
Es besteht jedoch die Tendenz, dass die PLLs des Typs II lange Übergangs-Einschwingzeiten (im Vergleich zu den PLLs des Typs I) besitzen. Die lange Übergangs-Einschwingzeit bedeutet, dass eine PLL des Typs II typischerweise länger als eine PLL des Typs I benötigt, um ein Signal zu erfassen, und dass mehr Zeit notwendig ist, damit die Anfangsbedingungen aus der PLL eliminiert werden. Die größeren Erfassungs- und Einschwingzeiten können der Frequenz des Signals, das durch die PLL verfolgt wird, eine Grenze setzen.
Eine Lösung kombiniert den Typ-I- und den Typ-II-Betrieb und verwendet eine PLL des Typs I für eine anfängliche Signalerfassungsphase und schaltet dann während einer Signalverfolgungsphase zu einer PLL des Typs II. Die Verwendung der PLL des Typs I erlaubt eine schnelle Verriegelung auf dem gewünschten Signal, während die PLL des Typs II die Rauschfilterungsvorteile der PLL des Typs II bietet.
Ein Nachteil des Standes der Technik ist, dass die Verwendung einer PLL des Typs II zu einer langsamen Signalerfassung und zu einem langsamen Einschwingen führen kann. Dies kann teilweise auf die längeren Übergangsvorgänge einer PLL des Typs II zurückzuführen sein. Die kleine Schleifenbandbreite kann die Zeitdauer vergrößern, die erforderlich ist, damit die Signale erfasst werden und die Anfangsbedingungen einschwingen.
Ein zweiter Nachteil des Standes der Technik ist, dass von der Verwendung der PLL des Typs I in der anfänglichen Signalerfassungsbetriebsart im Phasenfehler ein Offset vorhanden ist. Dieser Offset kann die Zeitdauer vergrößern, die die PLL des Typs II erfordert, bevor sie das gewünschte Signal völlig verfolgen kann. Dies kann auf die vergrößerten Übergangsvorgänge der PLL des Typs II zurückzuführen sein. Abermals kann dies eine Wirkung darauf besitzen, wie bald die PLL auf dem gewünschten Signal verriegeln kann.
US-Patentanmeldung Nr. 2001/005164 beschreibt ein System zum Steuern der Schwingungstaktfrequenz eines Oszillators mit variabler Frequenz unter Verwendung der Ergebnisse der Addition einer Ausgabe aus einem konstanten Multiplizierer und der Ausgabe aus einem Akkumulator, die ein Ergebnis der Akkumulation der Ausgaben von einem weiteren konstanten Multiplizierer ist, basierend auf einem Phasenfehlersignal durch das Setzen der Ausgabe von einem freigabe-bereitgestellten Signalspeicher auf 0 während einer Frequenz-Ansprechoperation (frequency pull-in operation). US-Patent Nr. 6018556 beschreibt ein digitales Schleifenfilter in einer Trägerrückgewinnungs-Schleife eines digitalen Kommunikationsempfängers. Die Rückgewinnungsschleife ist eine PLL, die den Empfängeroszillator mit der Trägerwelle verriegelt hält, wobei das Schleifenfilter durch das Aufbereiten eines Fehlersignals, das zum Empfängeroszillator rückgekoppelt wird, die Steuerung über den Frequenzgang der PLL schafft. Das europäische Patent Nr. 0590323 beschreibt ein System zum Vergrößern oder Verkleinern der Bandbreite einer Steuerschleife durch das wahlweise Ändern der Verstärkungsfaktoren von Verstärkungseinheiten eines Filters, das in der Steuerschleife vorhanden ist. Die Steuerschleife ist eine Phasenverriegelungsschleife, in der die Bandbreite umzuschalten ist, ohne dass die Spitzenwertbildung im Frequenzgang der geschlossenen Steuerschleife signifikant verändert wird. Das europäische Patent Nr. 1217745 beschreibt einen PLL-Synthetisierer, der ein Übersetzungsverschiebungsschema (Gear-Shifting-Schema) der Konstante alpha der Schleifenverstärkung der PLL enthält.
ZUSAMMENFASSUNG DER ERFINDUNG
Die vorliegende Erfindung schafft eine Vorrichtung und ein Verfahren, wie sie in den Ansprüchen dargelegt sind.
KURZBESCHREIBUNG DER ZEICHNUNG
Für ein vollständigeres Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die folgenden Beschreibungen zusammengenommen mit der beigefügten Zeichnung Bezug genommen, worin:
1 ein Blockschaltplan einer Ansicht im Phasenbereich eines Synthetisierers mit rein digitaler Phasenverriegelungsschleife (ADPLL) des Standes der Technik ist;
2 eine alternative Ansicht im Phasenbereich der ADPLL des Standes der Technik ist;
3a und 3b graphische Darstellungen eines Abschnitts einer ADPLL des Typs I und einer ADPLL höherer Ordnung sind;
3c und 3d ausführlichere graphische Darstellungen eines Schleifenfilters für eine ADPLL höherer Ordnung gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung sind;
4a eine graphische Darstellung eines Abschnitts einer ADPLL mit der Fähigkeit, eine Einstellung an der Schleifenstärkung vorzunehmen, gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist;
4b eine graphische Darstellung eines Abschnitts einer ADPLL mit der Fähigkeit, zwei Einstellungen an der Schleifenverstärkung vorzunehmen, gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist;
5a eine graphische Darstellung eines Abschnitts einer ADPLL mit der Fähigkeit, Feineinstellungen an der Schleifenverstärkung vorzunehmen, gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist;
5b eine graphische Darstellung einer Einheit für normierte Abstimmwörter gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist;
6 eine graphische Darstellung eines Abschnitts einer ADPLL, die N Einstellungen an der Schleifenverstärkung vornehmen kann, gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist;
7 ein Taktdiagramm ist, das den Betrieb eines Abschnitts einer ADPLL gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
8 ein Ablaufplan ist, der einen Algorithmus, der die Einstellung der Schleifenverstärkung einer ADPLL steuern kann und bei dem eine Leistungsmetrik verwendet werden kann, um einen Haltepunkt für die Einstellungen der Schleifenverstärkung zu bestimmen, gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
9a bis 9c graphische Darstellungen der Daten sind, die die Leistung einer ADPLL des Typs I mit einer einzigen und einer doppelten Übersetzungsverschiebung gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung zeigen;
10 eine graphische Darstellung einer schaltbaren Proportional-Schleifenverstärkung und/oder eines IIR-Filters für die Verwendung in einer ADPLL gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist;
11 eine graphische Darstellung einer ADPLL des Typs II mit einer möglichen anfänglichen Signalerfassungsbetriebsart einer ADPLL des Typs I gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist;
12 eine graphische Darstellung eines Schleifenfilters des Typs II für eine ADPLL des Typs II gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist;
13 ein Taktdiagramm ist, das den Betrieb einer ADPLL des Typs II gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung veranschaulicht;
14 ein Ablaufplan ist, der den Betrieb einer ADPLL des Typs II gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung veranschaulicht; und
15 eine graphische Darstellung einer drahtlosen Kommunikationsvorrichtung, die eine ADPLL enthält, gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist.
AUSFÜHRLICHE BESCHREIBUNG DER VERANSCHAULICHENDEN AUSFÜHRUNGSFORMEN
Die Herstellung und die Verwendung der gegenwärtig bevorzugten Ausführungsformen sind im Folgenden ausführlich erörtert. Es sollte jedoch klar sein, dass die vorliegende Erfindung viele anwendbare Konzepte der Erfindung schafft, die in einer umfassenden Vielfalt von spezifischen Kontexten verkörpert sein können. Die erörterten spezifischen Ausführungsformen veranschaulichen lediglich spezifische Arten, die Erfindung herzustellen und zu verwenden, wobei sie den Umfang der Erfindung nicht einschränken.
Die vorliegende Erfindung wird in Bezug auf die bevorzugten Ausführungsformen in einem spezifischen Kontext beschrieben, nämlich in Bezug auf einen Synthetisierer mit rein digitaler Phasenverriegelungsschleife für die Verwendung in einer bluetooth-konformen drahtlosen Vorrichtung. Die Erfindung kann jedoch außerdem auf andere Anwendungen angewendet werden, in denen ein Synthetisierer mit rein digitaler Phasenverriegelungsschleife verwendet werden kann, wie z. B. in verdrahteten und drahtlosen Vorrichtungen, in denen die schnelle Signalerfassung erforderlich sein kann, während gleichzeitig eine höherer Ordnung der Rauschfilterung erwünscht ist.
In 1 ist ein Blockschaltplan gezeigt, der eine Ansicht im Phasenbereich eines Synthetisierers 100 mit rein digitaler Phasenverriegelungsschleife (ADPLL) gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung veranschaulicht. Wie vorher erörtert worden ist, ist es der Zweck der ADPLL 100, eine Phasendifferenz zwischen einem Referenzsignal FREF (wie z. B. von einem Referenztakt) und einem variablen Signal (wie z. B. der Ausgabe aus einem digital gesteuerten Oszillator (DCO)) zu messen und diese Differenz zu verwenden, um eine Frequenzeinstellung am variablen Signal vorzunehmen. In einer drahtlosen Vorrichtung, die in einem Bluetooth-Kommunikationsnetz arbeitet, würde das variable Signal z. B. im 2,4-GHz-Band liegen, während das Referenzsignal bei 13 MHz liegt.
Die Differenz zwischen der Referenzphase und der variablen Phase kann als ein Phasenfehler ϕ_E(k) bezeichnet werden und kann in einem Phasendetektor 120 der ADPLL 100 berechnet werden. Der Phasendetektor 120 kann drei Eingaben besitzen. Eine erste Eingabe in den Phasendetektor 120 kann durch einen Referenzphasenakkumulator 105 bereitgestellt werden, der verwendet werden kann, um eine Akkumulation eines Frequenzsteuerworts (FCW) für das Referenzsignal zu berechnen. Das akkumulierte FCW ist R_R(k). Die Akkumulation kann bei jeder Anstiegsflanke des neu zeitlich gesteuerten FREF-Taktes ausgeführt werden. Das FCW kann als ein Verhältnis einer erwarteten variablen Frequenz zur Frequenz des Referenzsignals definiert sein.
Eine zweite Eingabe in den Phasendetektor 120 kann eine Akkumulation der Flankentaktübergänge für das variable Signal sein. Die Akkumulation der Flankentaktübergänge für das variable Signal R_V(k) kann in einer Inkrementiereinrichtung 150 berechnet und anschließend in einen getakteten Signalspeicher 155 abgetastet werden. Eine dritte Eingabe in den Phasendetektor 120 kann ein durch die Einheit 110 für die gebrochene Fehlerkorrektur berechneter gebrochener Fehlerkorrekturwert ε(k) sein. Die Einheit 110 für die gebrochene Fehlerkorrektur kann verwendet werden, um eine gebrochene Fehlerkorrektur zu berechnen, die eine Differenz zwischen der Referenztaktflanke und der Flanke des variablen Takts ist. Die gebrochene Fehlerkorrektur kann berechnet werden, indem die obige Differenz (die Differenz zwischen der Referenztaktflanke und der Flanke des variablen Takts) aus einem Zeitbereich (über einen Zeit-Digital-Um setzer 114) in einen digitalen Bereich umgesetzt wird und dann der digitale Wert (über einen Multiplizierer 116) mit einer inversen Periode multipliziert wird.
Eine Proportional-Schleifenverstärkung α (oder einfach Schleifenverstärkung) wird dann auf den Phasenfehler ϕ_E(k) angewendet (Block 125). Die Schleifenverstärkung α stellt den Betrag der Dämpfung dar, der vor der Beeinflussung der DCO-Frequenz auf den Phasenfehler angewendet wird. Im Frequenzbereich betrachtet steuert α den Bruchteil der in Reaktion auf die an einem Eingang in den DCO geänderte Frequenz erfassten Frequenz. Bei Betrachtung im Zeitbereich steuert α, wieviel Taktdämpfung in einem Referenztaktzyklus in Reaktion auf eine im vorhergehenden Taktzyklus gesehene beobachtete Änderung des DCO-Eingangs am Eingang in den DCO gesehen werden sollte.
Schließlich wird die DCO-Abstimmung (das zum Einstellen der DCO-Frequenz verwendete Signal) in Bezug auf die DCO-Verstärkung (das Verhältnis der Frequenzabweichung je einem Schritt (das niedrigstwertige Bit) des DCO-Abstimmworts) normiert und durch einen getakteten Signalspeicher 135 abgetastet, bevor sie an den DCO 140 angelegt wird. Die Ausgabe des DCO 140 ist ein Signal mit variabler Phase und kann durch einen Leistungsverstärker 145 gepuffert und verstärkt werden, um ein Hochfrequenz-Ausgangssignal zu erzeugen. 2 stellt eine alternative Ansicht der ADPLL im Phasenbereich bereit, wobei die Betonung auf die Funktionen der verschiedenen Komponenten der ADPLL gelegt ist.
In den 3a und 3b sind graphische Darstellungen gezeigt, die einen Abschnitt einer ADPLL (3a) und einer ADPLL höherer Ordnung (3b) veranschaulichen, die verwendet werden können, um eine Technik zu schaffen, die verwendet werden kann, um eine Einstellung an der Schleifenverstärkung vorzunehmen, die eine Änderung in einer Betriebsart für die ADPLLs erlaubt. Es wird angegeben, dass die 3a und 3b einen Abschnitt der ADPLLs veranschaulichen, nachdem die Phasenerfassung ausgeführt worden ist, z. B. rechts vom Phasendetektor 120 (1). Außerdem sind andere Abschnitte der ADPLL, wie z. B. die Rückkopplungsschleife, nicht gezeigt, um die Konzentration auf die Unterstützung für die Schleifenverstärkungs-Einstell-Hardware zu erlauben.
Die Technik zum Einstellen der Schleifenverstärkung ist eine Zwei-Schritt-Technik. Der erste Schritt besteht aus dem Hinzufügen eines Gleichstrom-Offsets zum Signal, das verwendet wird, um den DCO einzustellen, während ein zweiter Schritt den Wert der Schleifenverstärkung α ändert. Eine Berechnungseinheit 305, die an den Ausgang eines Phasendetektors gekoppelt ist, kann verwendet werden, um eine Größe des Gleichstrom-Offsets zu bestimmen, der zum DCO-Abstimmsignal hinzuzufügen ist. Die Größe des Gleichstrom-Offsets kann eine Funktion der Schleifenverstärkungen α1 und α2 sein. Ein Flipflop 310 kann verwendet werden, um den Wert des Gleichstrom-Offsets zu speichern und um den gespeicherten Wert einem Addierer 315 bereitzustellen, der ein Phasenfehler-Einstellsignal mit dem Gleichstrom-Offset kombiniert. In der Praxis kann das Flipflop 320 als eine Zustandsmaschine mit einem synchronen Rücksetzen implementiert sein, die beim Übergang vom Erfassungsintervall zum Verfolgungsintervall eine neue Phasenfehlereinstellung in einem gelöschten Register speichert.
Ein Multiplexer 320, der durch ein Verfolgungssignal "TRK" gesteuert wird, kann verwendet werden, um eine der zwei Schleifenverstärkungen α1 oder α2 auszuwählen. Der ausgewählte Schleifenverstärkungswert kann dann über die Verwendung eines Multiplizierers 325 mit dem DCO-Einstellsignal multipliziert werden. Das DCO-Abstimmsignal mit eingestellter Verstärkung kann dann einem DCO 330 bereitgestellt werden. Es wird angegeben, dass der Wert des Verfolgungssignals "TRK" bestimmt, wann die ADPLL die Intervalle des Betriebs umschaltet. 3b fügt ein Schleifenfilter 355 hinzu, das die notwendige Filterung bereitstellt, um die ADPLL zu einer PLL höherer Ordnung zu machen.
Eine Verringerung der Schleifenverstärkung α führt zu einer entsprechenden und proportionalen Verringerung des Betrags des Rauschens im Phasenfehler. Wenn die Schleifenverstärkung halbiert wird, dann gibt es deshalb eine proportionale Abnahme des Betrags des Rauschens im Phasenfehler. Eine plötzliche und drastische Abnahme der Schleifenverstärkung führt wahrscheinlich zur Erzeugung eines Übergangsvorgangs im Phasenfehler. Dem Übergangsvorgang ist Zeit zum Einschwingen zu geben. Leider kann bei der Abnahme der Schleifenverstärkung (und der entsprechenden Abnahme der Schleifenbandbreite) der Übergangsvorgang eine ausgedehnte Zeitdauer zum Einschwingen erfordern. Dies kann die Gesamtleistung der ADPLL verringern.
In 3c ist eine graphische Darstellung gezeigt, die eine Ansicht auf hoher Ebene des Schleifenfilters 355 für eine ADPLL höherer Ordnung gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung veranschaulicht. Wie in 3c gezeigt ist, kann das Schleifenfilter 355 (3b) aus einer Kaskade mehrerer einpoliger IIR-Filter (wie z. B. der IIR-Filter 360, 361, 362 und 363) implementiert sein. Die vier IIR-Filter 360–363 im Schleifenfilter 355 können eine ADPLL bis zu fünfter Ordnung bereitstellen. Es wird angegeben, dass mehr (oder weniger) IIR-Filter im Schleifenfilter 355 verwendet werden können und dass die vier IIR-Filter 360–363 nur zum Zweck der Veranschaulichung verwendet werden. Außerdem könnte das Schleifenfilter 355 ebenso in der ADPLL höherer Ordnung nach der Berechnung des eingestellten Phasenfehlers angeordnet sein.
In 3d ist eine graphische Darstellung gezeigt, die eine ausführliche Ansicht des IIR-Filters 360 veranschaulicht, das im Schleifenfilter 355 einer ADPLL höherer Ordnung gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung verwendbar ist. Es wird angegeben, dass das IIR 360 in jedem der vier IIR-Filter (360–363) verwendet werden kann, die in 3c gezeigt sind. Wie in 3d gezeigt ist, besitzt das IIR-Filter 360 eine Übertragungsfunktion im z-Bereich, die als
ausgedrückt werden kann, wobei λ ein positiver Dämpfungsfaktor ist, dessen Größe kleiner als eins ist. Weil die Werte in der ADPLL als binäre Werte ausgedrückt sind, ist es möglich, die Dämpfung λ über eine Rechts-Bitverschiebungsoperation (die Bitverschiebungseinheiten 370 und 371) auszuführen, wobei die Verschiebungen gleich Log(λ) sind, wobei Log() eine Operation zur Basis 2 ist. Eine Arithmetikeinheit (ein Addierer) 375 ist zusammen mit einem Flipflop 382 und einem Summierungspunkt 385 kombiniert, um die Übertragungsfunktion zu implementieren. Ein UND-Gatter 380, von dem ein Eingang mit einem synchronen Rücksetzen gekoppelt ist, kann verwendet werden, um den Zustand des IIR-Filters 360 zu löschen.
Das IIR-Filter 360 besitzt außerdem ein Umgehungsmerkmal, das über einen (durch ein Freigabesignal gesteuerten) Multiplexer 390 implementiert ist. Falls z. B. die Freigabe eingeschaltet ist, wird das IIR-Filter 360 verwendet, um eine ein einpolige Filterung bereitzustellen, während, falls die Freigabe ausgeschaltet ist, der Multiplexer 390 die Eingabe, die direkt an den Eingang des IIR-Filters 360 gekoppelt ist, an seinen Ausgang legen kann. Deshalb kann in Abhängigkeit vom Wert des Freigabesignals das Eingangssignal gefiltert oder ungefiltert an den Ausgang des IIR-Filters 360 gelegt werden. Es wird jedoch angegeben, dass, selbst wenn das IIR-Filter 360 umgangen wird, die Filterung dennoch stattfindet, wobei deshalb, sollte es erwünscht sein, die Filterung des IIR-Filters 360 freizugeben, das gefilterte Eingangssignal für den Ausgang des IIR-Filters 360 mit wenig oder keiner Verzögerung ausgewählt werden kann, d. h. die durch das IIR-Filter 360 gebotene schaltbare Filterung ist stoßfrei.
In 3c ist es, wenn jedes der IIR-Filter 360–363 so implementiert ist, wie in 3d veranschaulicht ist, möglich, die Ordnung des Schleifenfilters 355 zu ändern, indem einige, alle oder keines der IIR-Filter dynamisch freigegeben werden. Wenn es z. B. erwünscht ist, ein Schleifenfilter 355 erster Ordnung zu besitzen, dann kann nur eines der IIR-Filter (z. B. das IIR-Filter 360) freigegeben sein, während die verbleibenden IIR-Filter gesperrt sind.
In 4a ist eine graphische Darstellung gezeigt, die einen Abschnitt einer ADPLL 400 mit der Fähigkeit, eine Einstellung an der Schleifenverstärkung vorzunehmen, gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung veranschaulicht. Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung wird die Schleifenverstärkung α von einem Anfangswert α1 zu einem Endwert α2 eingestellt. Um dies auszuführen, kann die ADPLL 400 von zwei Verstärkungseinstelleinrichtungen, einer ersten Verstärkungseinstelleinrichtung 405 und einer zweiten Verstärkungseinstelleinrichtung 406, Gebrauch machen. Weil die ADPLL binäre Werte verwendet, können die Verstärkungseinstelleinrichtungen die Schleifenverstärkung modifizieren, indem sie einfach eine binäre Verschiebung des Phasenfehlers ausführen. Weil außerdem die Tendenz besteht, dass die Verstärkungseinstellungen die Schleifenverstärkung verringern, können die durch die ersten und zweiten Verstärkungseinstelleinrichtungen 405 und 406 ausgeführten binären Verstärkungseinstellungen als Rechtsverschiebungen implementiert sein. Die erste Verstärkungseinstelleinrichtung 405 kann jeden Phasenfehlerwert um Log(α1) verschieben, wobei Log() eine Operation zur Basis 2 ist. Dies schafft einen anfänglichen Schleifenverstärkungswert von α1 für die Verwendung, während die ADPLL in einem Signalerfassungsintervall arbeitet. Die zweite Verstärkungseinstelleinrichtung 406 führt eine Verschiebung aus, die gleich Log(α2 – α1) sein kann. Dies schafft die Schleifenverstärkung α2 für die Verwendung, wenn die ADPLL in einem Signalverfolgungsintervall arbeitet.
Die Einstellungen können an den DCO-Abstimmwörtern vorgenommen werden, wenn die Schleifenverstärkung von α1 zu α2 geändert wird, was ein normiertes Abstimmwort erzeugt. Die Einstellungen können unter Verwendung von zwei Summierungspunkten 410 und 415 und eines Signalspeichers 420 ausgeführt werden. Diese Schaltung kann als eine Einheit 422 für normierte Abstimmwörter bezeichnet werden. Der erste Summierungspunkt 410 subtrahiert (α₂·Phasenfehler) von (α₁·Phasenfehler). Das Ergebnis der Subtraktion kann dann im Signalspeicher 420 gespeichert werden, wenn der Signalspeicher 420 freigegeben wird (wie z. B. wenn ein Signal "TRK" von tief zu hoch übergeht). Das Ergebnis der Subtraktion kann dann im zweiten Summierungspunkt 415 mit (α₂·Phasenfehler) kombiniert werden, was das eingestellte normierte Abstimmwort erzeugt. Ein Multiplexer 425 kann verwendet werden, um die Abstimmwörter für den Fall auszuwählen, wenn die Schleifenverstärkung α1 ist oder wenn die Schleifenverstärkung α2 ist. Die Ausgabe vom Multiplexer 425 kann dann dem DCO bereitgestellt werden.
In 4b ist ein Abschnitt einer ADPLL 450 mit der Fähigkeit, zwei Einstellungen an der Schleifenverstärkung vorzunehmen, gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung gezeigt. Der in 4b veranschaulichte Abschnitt der ADPLL 450 ist zum in 4a veranschaulichten Abschnitt der ADPLL 400 ähnlich, wobei eine zusätzliche Verstärkungseinstelleinrichtung (die Verstärkungseinstelleinrichtung 457) hinzugefügt ist, um die notwendige Verstärkungseinstellung bereitzustellen, um die Schleifenverstärkung von α2 zu α3 zu ändern. Außerdem kann, um normierte Abstimmwörter zu erzeugen, wenn die Schleifenverstärkung α3 ist, eine zweite Einheit 487 für normierte Abstimmwörter hinzugefügt sein, um neben einer ersten Einheit 472 für normierte Abstimmwörter zu arbeiten. Es kann ein Multiplexer 490 verwendet werden, um die Abstimmwörter für die verschiedenen Werte der Schleifenverstärkungen (α1, α2 und α3) auszuwählen.
Ein Paar von Verfolgungssignalen "TRK1" und "TRK2" kann verwendet werden, um den Betrieb sowohl eines Paars von Signalspeichern 470 und 485 als auch des Multiplexers 490 zu steuern. Wenn ein Verfolgungssignal zu einem aktiven Pegel wechselt, erfasst (tastet) gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung der Signalspeicher, an den es gekoppelt ist, den Wert (ab) und hält ihn. Es ist außerdem bevorzugt, dass nur eines der Verfolgungssignale auf einmal in den aktiven Pegel übergeht. Wenn z. B. das Verfolgungssignal "TRK1" in den aktiven Pegel übergeht, dann sollte das Verfolgungssignal "TRK2" im inaktiven Pegel verbleiben. Nachdem das Verfolgungssignal "TRK2" in den aktiven Pegel wechselt, ist es nicht länger von Bedeutung, was das Verfolgungssignal "TRK1" macht, wobei es im aktiven Pegel verbleiben kann oder zum inaktiven Pegel zurückkehren kann. Mit anderen Worten, sobald das Verfolgungssignal "TRK2" in den aktiven Pegel eintritt, wird das Verfolgungssignal "TRK1" "bedeutungslos".
In 5a ist eine graphische Darstellung gezeigt, die einen Abschnitt einer ADPLL 500 mit der Fähigkeit, Feineinstellungen an der Schleifenverstärkung vorzunehmen, gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung veranschaulicht. Wie in den 3a und 3b ist in 5a nur der Abschnitt der ADPLL 500 bezüglich der Einstellung der Schleifenverstärkung gezeigt, wobei die verbleibenden Abschnitte der ADPLL 500 weggelassen sind, um die Betonung auf die Schaltungsanordnung für die Schleifenverstärkungseinstellung zu legen. Während die 3a und 3b ADPLLs mit der Fähigkeit veranschaulichen, die Schleifenverstärkung von einem ersten Wert zu einem zweiten Wert einzustellen, kann die in 5a gezeigte ADPLL 500 die Schleifenverstärkung von einem ersten Wert zu einem zweiten Wert und dann schließlich zu einem dritten Wert und schließlich zu einem vierten Wert einstellen.
Die Einstellungen an der Schleifenverstärkung α werden in einer Verstärkungseinstelleinrichtung (z. B. der Verstärkungseinstelleinrichtung 505) ausgeführt. Weil die ADPLL 500 eine rein digitale PLL ist, kann die Schleifenverstärkung α als ein binärer Wert gespeichert sein. Für beliebige Verringerungen der Schleifenverstärkung kann die Verstärkungseinstelleinrichtung 505 einen arithmetischen Multipliziereralgorithmus implementieren, um die Schleifenverstärkung um den gewünschten Betrag zu verringern. Wenn jedoch die Verringerung der Schleifenverstärkung auf Potenzen von zwei eingeschränkt wäre, dann kann die Verstärkungseinstelleinrichtung 505 die Verringerungen der Schleifenverstärkung als eine ganze Zahl von binären Verschiebungen implementieren. Wenn z. B. eine Schleifenverstärkung um einen Faktor von vier zu verringern wäre, dann kann die Verringerung so leicht wie eine Zwei-Bit-Rechtsverschiebung implementiert sein. Wenn die Schleifenverstärkungswerte so gespeichert sind, dass das Bit am weitesten links das höchstwertige Bit ist, dann würde die Verstärkungseinstelleinrichtung 505 Rechtsverschiebungen ausführen.
Wie oben erörtert worden ist, kann es bevorzugt sein, dass die Einstellungen an der Schleifenverstärkung anstatt in einem einzigen großen Sprung in mehreren kleinen Inkrementen ausgeführt werden. Deshalb kann es bevorzugt sein, dass jede Verstärkungseinstelleinrichtung die Schleifenverstärkung halbiert (oder viertelt), was durch eine einzige Ein-Bit-Verschiebung (oder eine Zwei-Bit-Verschiebung) implementiert ist. Folglich kann, wie in 5a gezeigt ist, die Einstellung der Gesamtschleifenverstärkung 1/2·1/2·1/2 der ursprünglichen Schleifenverstärkung sein, mit anderen Worten, die endgültige Schleifenverstärkung beträgt 1/8-tel der Größe der ursprünglichen Schleifenverstärkung. Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann eine praktische obere Grenze der Anzahl der Verstärkungseinstelleinrichtungen etwa sechzehn (16) betragen. Obwohl es keine physikalischen Grenzen für die Anzahl der Verstärkungseinstelleinrichtungen gibt, die in einer ADPLL verwendet werden.
Zusätzlich zum Einstellen der Schleifenverstärkung erzeugt die ADPLL 500 ein neues normiertes Abstimmwort (NTW), das verwendet werden kann, um den DCO einzustellen. Die normierten Abstimmwörter können in einer Einheit für normierte Abstimmwörter (z. B. der Einheit 510 für normierte Abstimmwörter) erzeugt werden. Die Ausgabe der Einheit 510 für normierte Abstimmwörter kann z. B. ΔNTW₁ = α₁ϕ₁ – α₂ϕ₁ sein, während die Ausgabe einer Einheit 511 für normierte Abstimmwörter ΔNTW₂ = (ΔNTW₁ + α₂ϕ₂) – α₃ϕ₂ sein kann. Die Einzelheiten der Konstruktion einer Einheit für normierte Abstimmwörter werden im Folgenden bereitgestellt.
Die Einheit 510 für normierte Abstimmwörter kann durch ein Verfolgungssignal "TRK1" gesteuert werden. Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung wird, wenn das Verfolgungssignal aktiv wird, die Einheit 510 für normierte Abstimmwörter, an die es gekoppelt ist, eingeschaltet. Die Ausgabe von den mehreren Einheiten für normierte Abstimmwörter kann zusätz lich zur Ausgabe der Verstärkungseinstelleinrichtung 505 einem Multiplexer 515 bereitgestellt werden, der durch die Verfolgungssignale gesteuert werden kann, vorzugsweise durch dieselben Verfolgungssignale, die verwendet werden, um die Einheiten für normierte Abstimmwörter einzuschalten. In Abhängigkeit von dem Pegel der Verfolgungssignale kann eine der Eingaben in den Multiplexer 515 dem Ausgang des Multiplexers 515 bereitgestellt werden, wo sie verwendet werden kann, um den DCO abzustimmen. Wie vorher erörtert worden ist, werden, sobald ein Verfolgungssignal in den aktiven Pegel übergeht, die Verfolgungssignale unter ihm "bedeutungslos". Sobald z. B. das Verfolgungssignal "TRK3" aktiv wird, werden dann die Verfolgungssignale "TRK2" und "TRK1" "bedeutungslos".
In 5b ist eine graphische Darstellung gezeigt, die eine ausführliche Ansicht einer Einheit 540 für normierte Abstimmwörter gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung veranschaulicht. Die Einheit 540 für normierte Abstimmwörter kann in jeder der Einheiten 510, 511 oder 512 für normierte Abstimmwörter nach 5a verwendet werden. Die Einheit 540 für normierte Abstimmwörter kann unter Verwendung von zwei Summierungspunkten 550 und 555 und eines Signalspeichers 560 erzeugt werden. Der erste Summierungspunkt 550 subtrahiert ϕ_E·α_N, wobei ϕ_E·α_N die Ausgabe einer entsprechenden Verstärkungseinstelleinrichtung ist, von ϕ_E·α_N-1 (falls die Einheit 540 für normierte Abstimmwörter eine erste Einheit für normierte Abstimmwörter ist) oder von der Ausgabe einer vorhergehenden Einheit für normierte Abstimmwörter (falls die Einheit 540 für normierte Abstimmwörter nicht eine erste Einheit für normierte Abstimmwörter ist). Das Ergebnis der Subtraktion kann dann im Signalspeicher 560 gespeichert werden, wenn der Signalspeicher 560 freigegeben wird (wenn ein Signal "TRK" von tief zu hoch übergeht). Das Ergebnis der Subtraktion kann dann im zweiten Summierungspunkt 555 mit ϕ_E·α_N kombiniert werden, was eine Ausgabe der Einheit 540 für normierte Abstimmwörter erzeugt.
In 6 ist eine graphische Darstellung gezeigt, die eine Ansicht eines Abschnitts einer ADPLL 600, die N Einstellungen an der Schleifenverstärkung vornehmen kann, wobei N eine positive ganze Zahl ist, gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung veranschaulicht. 6 veranschaulicht eine Erweiterung der ADPLL 500 (5a), bei der die ADPLL 600 N + 1 Verstärkungseinstelleinrichtungen (die als 605 bis 608 veranschaulicht sind) und N Einheiten für normierte Abstimmwörter (610 bis 614), wobei jede Einheit für normierte Abstimmwörter durch eines von N Verfolgungssignalen gesteuert wird, aufweist. Ein (N + 1)-zu-1-Multiplexer 520, der durch die N Verfolgungssignale gesteuert wird, kann verwendet werden, um einen der N + 1 verschiedenen Werte der Schleifenverstärkung auszuwählen.
In 7 ist ein Taktdiagramm gezeigt, das mehrere Signalspuren veranschaulicht, die die Verfolgungssignale darstellen, die verwendet werden können, um die Einstellung der Schleifenverstärkung einer ADPLL gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung zu steuern. Wie früher erörtert worden ist, können die Verfolgungssignale (wie z. B. "TRK 1", "TRK 2" usw.) verwendet werden, um die Anwendung der Schleifenverstärkungseinstellungen zu steuern. In Abhängigkeit vom Zustand der Verfolgungssignale können z. B. geeignet eingestellte Abstimmwörter dem DCO der ADPLL bereitgestellt werden.
Eine Folge von Taktspuren (705 bis 720) veranschaulicht eine beispielhafte Folge von möglichen Zuständen, die durch die N Verfolgungssignale angenommen werden. Eine erste Taktspur 705 kann das Verhalten des Verfolgungssignals "TRK 1" veranschaulichen, eine zweite Taktspur 710 kann das Verhalten des Verfolgungssignals "TRK 2" veranschaulichen, eine dritte Taktspur 715 kann das Verhalten des Verfolgungssignals "TRK 3" veranschaulichen, während eine vierte Taktspur 720 das Verhalten des Verfolgungssignals "TRK N" veranschaulichen kann.
Während eines ersten Zeitintervalls (das als die Hervorhebung 730 veranschaulicht ist), vielleicht nach einem anfänglichen Rücksetzen der ADPLL, gefolgt von einer Erfassung, befinden sich alle Verfolgungssignale auf tiefen Pegeln. In 6 kann, wenn sich alle Verfolgungssignale in einem tiefen Zustand befinden, die Schleifenverstärkung der ADPLL auf α₁ gesetzt sein. Dann geht in einem zweiten Zeitintervall (das als die Hervorhebung 735 veranschaulicht ist) das Verfolgungssignal "TRK 1" (die erste Taktspur 705) in einen hohen Zustand über. Abermals kann in 6, wenn das Verfolgungssignal "TRK 1" hoch ist, dann die Schleifenverstärkung der ADPLL einer Verstärkungseinstellung unterzogen worden sein und nun gleich α₂ sein. Ähnlich kann in einem dritten Zeitintervall (das als die Hervorhebung 740 veranschaulicht ist) das Verfolgungssignal "TRK 1" in einen tiefen Zustand zurückkehren, während das Verfolgungssignal "TRK 2" einen hohen Zustand annehmen kann. Die resultierende ADPLL-Schleife kann nun α₃ sein. Dies kann fortgesetzt werden, bis das Verfolgungssignal "TRK N" aktiv wird (ein (N + 1)-tes Zeitintervall 750). Es wird angegeben, dass, während das erste, das zweite, das dritte und die nachfolgenden Zeitintervalle eine endliche Dauer besitzen können, das (N + 1)-te Zeitintervall 650 solange dauern kann, wie die ADPLL arbeitet, bis zum Ende eines Pakets, das von der ADPLL verfolgt wird, dauern kann, solange dauern kann, bis die ADPLL zurückgesetzt wird, oder solange dauern kann, bis die ADPLL nicht länger wünscht, bei ihrer minimalen Bandbreite zu arbeiten.
Es wird angegeben, dass, während die verschiedenen Verfolgungssignale (wie z. B. das "TRK 1" und das "TRK 2" usw.) als von einem inaktiven Pegel zu einem aktiven Pegel und dann zurück zu einem inaktiven Pegel übergehend gezeigt sind, es möglich ist, dass es nicht von Bedeutung ist, was nach dem anfänglichen Übergang geschieht, nachdem ein Verfolgungssignal seinen anfänglichen Übergang von einem inaktiven Pegel zu einem aktiven Pegel ausgeführt hat. Wenn z. B. das Verfolgungssignal "TRK 1" in einem Intervall, das als die Hervorhebung 735 gezeigt ist, von einem inaktiven Pegel zu einem aktiven Pegel übergeht, dann geht am Ende des Intervalls das Verfolgungssignal "TRK 1" zurück zu einem inaktiven Pegel über. Das Verfolgungssignal "TRK 1" kann jedoch am Ende des Intervalls ohne nachteilige Wirkung auf den Betrieb der vorliegenden Erfindung auf dem aktiven Pegel verbleiben.
Es wird angegeben, dass, wie in 7 gezeigt ist, das zweite, das dritte und ein viertes Zeitintervall 735, 740 und 745 die gleiche Dauer besitzen. Es ist jedoch möglich, dass jedes Zeitintervall (die Zeiten, in denen sich die Verfolgungssignale "TRK 1" bis "TRK N – 1" in einem hohen Zustand befinden) sich unterscheidende Dauern besitzen oder dass einige der Intervalle eine gleiche Dauer besitzen und einige andere verschieden sein können. Außerdem kann die Dauer des ersten Zeitintervalls 730 gleich den anderen Zeitintervallen sein oder nicht. Im Allgemeinen ist es typisch, dass sich die Zeitdauern mit dem Schleifenverstärkungswert ändern. Bei kleinen Werten der Schleifenverstärkung kann es normal sein, längere Zeitdauern zu besitzen, während es bei großen Werten der Schleifenverstärkung normal sein kann, kürzere Zeitdauern zu besitzen. Dies kann ein Ergebnis dessen sein, dass die PLL eine große Schleifenbandbreite besitzt, wenn der Schleifenverstärkungswert groß ist, und eine kleine Schleifenbandbreite besitzt, wenn der Schleifenverstärkungswert klein ist.
Der Betrieb der Schleifenverstärkungseinstellung in der ADPLL, wie er in der Erörterung der 7 beschrieben ist, ist deterministisch, was bedeutet, dass im Voraus bekannt ist, dass nach einer bestimmten Zeitdauer (nach der Initialisierung oder dem Rücksetzen der ADPLL) die ADPLL in ihrer Einstellung mit minimaler Schleifenverstärkung arbeitet. Es kann jedoch vorteilhaft sein, das Ausführen der Einstellungen an der Schleifenverstärkung früher anhalten zu können, falls die Leistung der ADPLL ausreichend ist.
In 8 ist ein Ablaufplan gezeigt, der einen Algorithmus 800 veranschaulicht, der verwendet werden kann, um die Einstellung der Schleifenverstärkung einer ADPLL zu steuern, wobei der Algorithmus 800 gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung von Leistungsmetriken Gebrauch machen kann, um zu bestimmen, wann das Vornehmen von Einstellungen an der Schleifenverstärkung anzuhalten ist. Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann der Algorithmus 800 in einer (nicht gezeigten) Steuereinheit für die ADPLL ausgeführt werden, wobei die Steuereinheit ein Verarbeitungselement, eine Zustandsmaschine, ein digitaler Signalprozessor, ein universeller Mikroprozessor, ein Mikrocontroller usw. sein kann. Alternativ kann der Algorithmus 800 in einer kundenspezifisch konstruierten integrierten Schaltung speziell implementiert sein, die spezifisch konstruiert ist, um die Funktion der ADPLL zu steuern.
Die Steuereinheit kann durch das Rücksetzen des ADPLL beginnen (Block 805). Die ADPLL kann beim Einschalten zurückgesetzt werden oder sie kann zurückgesetzt werden, nachdem ein Empfänger, in dem sie sich befindet, den Empfang einer Übertragung abgeschlossen hat, oder sie kann zurückgesetzt werden, nachdem ein vorher empfangenes Paket abgeschlossen ist. Das Rücksetzen der ADPLL kann verwendet werden, um die Register und andere Speicherelemente in einen Anfangszustand zurückzuführen usw. Nach dem Rücksetzen der ADPLL kann die Steuereinheit eine anfängliche Einstellung der Schleifenverstärkung ausführen (Block 810). Diese anfängliche Einstellung kann sofort nach dem Rücksetzen auftreten, um die Schleifenverstärkung auf irgendeinen Anfangswert zu setzen.
Nach dem Setzen der Schleifenverstärkung (Block 810) und nachdem ausreichend Zeit gewährt worden ist, damit das Einschwingen stattfindet, kann die Steuereinrichtung die Leistung der ADPLL messen (Block 815). Ein Beispiel einer Leistungsmetrik kann ein Einschwingkriterium der ADPLL sein, wie z. B. die Flachheit der Steigung des laufenden Mittelwerts des Phasenfehlers. In einer digitalen PLL sind die Abtastwerte des Phasenfehlers (oder des Abstimmworts) digitale Werte, die digital verarbeitet werden können. Die digitale Verarbeitung kann die Flachheit der Steigung des Phasenfehlers leicht bestimmen. Deshalb kann eine digitale Verarbeitung verwendet werden, um verschiedene qualitative Messungen bezüglich dessen zu messen, wie eingeschwungen die ADPLL geworden ist.
Nach dem Messen der Leistungsmetrik kann die Steuereinheit bestimmen, ob die Leistung der ADPLL einem vorgegebenen Wert entsprochen hat (Block 820). Dies kann ein einfacher Vergleich der gemessenen Leistungsmetrik mit dem vorgegebenen Wert sein. Wenn die Leistungsmetrik z. B. eine Steigung des laufenden Mittelwerts ist, dann könnte ein einfacher Vergleich mit einem vorgegebenen Wert Informationen darüber bereitstellen, wie eingeschwungen die ADPLL geworden ist. Alternativ kann die digitale Verarbeitung verwendet werden, um einen Effektivwert (RMS) oder einen mittleren quadratischen Wert (MS-Wert) des Rauschens oder einen Spitzenwert des Rauschens oder einen Mittelwert eines Absolutwerts des Phasenfehlers zu bestimmen. Das Rauschen kann auf Grund der Tatsache, dass ein Wert für die Schleifenverstärkung ein Kompromiss zwischen verschiedenen Rauschquellen sein kann, eine gute Leistungsmetrik sein. Wenn die Schleifenverstärkung verringert wird, wird der Rauschbeitrag des DCO vergrößert, wobei aber der Referenzrauschbeitrag und der Rauschbeitrag des Zeit-Digital-Umsetzers verringert werden.
Wenn die Leistung der ADPLL einem vorgegebenen Wert entspricht, dann kann die Steuereinheit das Einstellen der Schleifenverstärkung anhalten, wobei der Algorithmus 800 enden kann. Wenn die Leistung der ADPLL dem vorgegebenen Wert nicht entspricht, dann kann die Steuereinheit versuchen, die Schleifenverstärkung weiter einzustellen. Die Steuereinheit kann jedoch bestimmen müssen, ob weitere Einstellungen an der Schleifenverstärkung möglich sind (Block 825). Es kann z. B. einfach keine weiteren Verstärkungseinstelleinrichtungen geben. Wenn die Steuereinheit die Schleifenverstärkung immer noch einstellen kann, dann kann die Steuereinheit zum Block 810 zurückkehren, um die Schleifenverstärkung weiter einzustellen. Falls die Steuereinheit die Schleifenverstärkung nicht länger einstellen kann, kann die Steuereinheit die Leistung der ADPLL akzeptieren müssen, wobei der Algorithmus 800 enden kann.
Es wird angegeben, dass, während die obige Erörterung des Algorithmus 800 auf das Einstellen der Schleifenverstärkung α durch die Verwendung einer Leistungsmetrik gerichtet ist, der Algorithmus 800 außerdem verwendet werden kann, um Einstellungen an einem Dämpfungsfaktor λ vorzunehmen. Basierend auf einer gemessenen Leistungsmetrik können z. B. weitere IIR-Filter (wie z. B. die IIR-Filter 360–363 (3c)) freigegeben werden, um den Dämpfungsfaktor λ einzustellen. Außerdem kann der Algorithmus 800 verwendet werden, um Einstellungen sowohl an der Schleifenverstärkung α als auch am Dämpfungsfaktor λ vorzunehmen.
In den 9a und 9b sind graphische Darstellungen der Daten, die die Leistungsunterschiede zwischen einer einzelnen Übersetzungsverschiebung (eine Verschiebung zwischen einem anfänglichen Schleifenverstärkungswert und einem endgültigen Schleifenverstärkungswert) und einer doppelten Übersetzungsverschiebung (zwei Verschiebungen zwischen einem anfänglichen Schleifenverstärkungswert und einem endgültigen Schleifenverstärkungswert) gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung veranschaulichen. Eine einzelne Übersetzungsverschiebung umfasst z. B. ein Verschieben des Schleifenverstärkungswerts von einem anfänglichen α von
zu einem endgültigen α von
während bei der doppelten Übersetzungsverschiebung α zu einem Zwischenwert von
verschoben wird, bevor es zum endgültigen Wert von
verschoben wird.
9a veranschaulicht einen Phasenfehler der Verfolgung (phe) gegen die Taktzyklen (die obere graphische Darstellung) und die Oszillator-Abstimmwörter (tune) gegen die Taktzyklen (die untere graphische Darstellung) für eine ADPLL mit einzelner Übersetzungsverschiebung. 9b veranschaulicht die selben graphischen Darstellungen gegen die Taktzyklen für eine ADPLL mit doppelter Übersetzungsverschiebung. Die graphischen Darstellungen des Phasenfehlers gegen den Taktzyklus (die oberen graphischen Darstellungen beider 9a und 9b) zeigen, dass es im Fall einer einzelnen Übersetzungsverschiebung einen signifikant größeren Übergangsvorgang gibt. Der Übergangsvorgang muss dann in einer ADPLL mit einer relativ kleinen Bandbreite stabilisiert werden.
Die unteren graphischen Darstellungen der 9a und 9b veranschaulichen das Abstimmwort gegen die Taktzyklen für die einzelne Übersetzungsverschiebung (9a) und die doppelte Übersetzungsverschiebung (9b) für die mehreren Betriebsphasen einer ADPLL. Abermals kann eine Leistungsverbesserung bei der doppelten Übersetzungsverschiebung gesehen werden, indem die erste Abstimmwort-Kurve 910 (die einzelne Übersetzungsverschiebung) und die zweite Abstimmwort-Kurve 920 (die doppelte Übersetzungsverschiebung) verglichen werden, wobei die Steigung der zweiten Abstimmwort-Kurve 920 während etwa 900 Taktzyklen relativ flach ist, während die Steigung der ersten Abstimmwort-Kurve 910 nach 1200 Taktzyklen immer noch einen ausgeprägten negativen Wert besitzt. Es wird außerdem das Vorhandensein eines Übergangs von einem relativ verrauschten ersten Abschnitt (dem Abschnitt 930) der zweiten Abstimmwort-Kurve 920 in einen zweiten Abschnitt (den Abschnitt 935) mit weniger Rauschen und dann schließlich in einen dritten Abschnitt (den Abschnitt 940) mit relativ wenig Rauschen angegeben. Die erste Abstimmwort-Kurve 910 zeigt zwei derartige Abschnitte (die Abschnitte sind nicht hervorgehoben). Dies veranschaulicht die Verschiebung der Schleifenverstärkungswerte. Es wird angegeben, dass, während die in den 9a und 9b gezeigten graphischen Darstellungen der Daten für ADPLLs mit einzelner und doppelter Übersetzungsverschiebung gelten, ein ähnliches Verhalten in der graphischen Darstellung der Daten für die dreifache (und darüber) Übersetzungsverschiebung gesehen werden kann.
In 9c ist eine graphische Darstellung der Daten gezeigt, die den Phasenfehler gegen die Zeit für eine ADPLL mit doppelter Übersetzungsverschiebung gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung veranschaulicht. Eine erste Kurve 955 veranschaulicht das Verhalten des Phasenfehlers gegen die Zeit für eine ADPLL mit doppelter Übersetzungsverschiebung. Eine zweite Kurve 960 (die die erste Kurve 955 umgibt) zeigt eine maximale und eine minimale Grenze einer Rausch-Enveloppe für die erste Kurve 955 an. Eine erste Diskontinuität 965 veranschaulicht einen in der Schleife durch ein erstes Ändern der Schleifenverstärkung eingeführten Übergangsvorgang, während eine zweite Diskontinuität 966 einen durch ein zweites Ändern der Schleifenverstärkung eingeführten weiteren Übergangsvorgang veranschaulicht. Es wird angegeben, dass, wie die Schleifenverstärkung verringert wird, die maximale und die minimale Grenze für die erste Kurve 955 außerdem verringert werden.
Es kann eine Erweiterung an der Übersetzungsverschiebung vorgenommen werden, indem ein IIR-Filter in die Schleife eingefügt wird. Zusätzlich zum Ändern der Schleifenbandbreite durch das Ändern des Schleifenverstärkungswerts ist es außerdem möglich, die Schleifenbandbreite durch das Ändern des Ortes eines Pols eines IIR-Filters ändern. Durch die Verwendung des Dämpfungsfaktors λ ist es möglich, den Ort des Pols des IIR-Filters zu bewegen und folglich die Bandbreite der Schleife zu verringern.
In 10 ist eine graphische Darstellung gezeigt, die einen Abschnitt einer ADPLL mit einer schaltbaren Proportional-Schleifenverstärkung 1005 und/oder einem IIR-Filter 360 gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung veranschaulicht. Die schaltbare Proportional-Schleifenverstärkung 1005 ist im Wesentlichen zu einer in 4a gezeigten ähnlich, mit Ausnahme, dass eine Berechnungseinheit 1015 nun die zum Erzeugen des normierten Abstimmworts notwendige Berechnung umfasst. Die schaltbare Proportional-Schleifenverstärkung 1005, wie sie in 10 veranschaulicht ist, kann die Schleifenverstärkung um einen Faktor α einstellen. Das IIR-Filter 360 ist so, wie es in 3d beschrieben ist.
Es wird angegeben, dass es möglich sein kann, die Bandbreite des IIR-Filters 360 umzuschalten (und folglich die Schleifenbandbreite durch das Bewegen des Ortes des Pols des IIR-Filters einzustellen), ohne den Grundlinien-Treffer der Ausgabe zu erleiden. Folglich ist keine zusätzliche Einstellung notwendig, wie sie erforderlich ist, wenn die Einstellungen an der Schleifenbandbreite durch das Ändern der Proportional-Schleifenverstärkung ausgeführt werden. Weil außerdem das IIR-Filter 360 immer die Filterung (ungeachtet des Wertes des Freigabesignals) ausführt, besitzt das Freigeben der Filterung eine geringe oder keine Wirkung auf die Schleife.
Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung können die schaltbare Proportional-Schleifenverstärkung 1005 und/oder das IIR-Filter 360 als eine einfache Proportional-Schleifenverstärkung arbeiten, indem das IIR-Filter 360 (über die Freigabeleitung für den Multiplexer 390) nicht freigegeben wird. Alternativ können die schaltbare Proportional-Schleifenverstärkung 1005 und/oder das IIR-Filter 360 so arbeiten, dass sowohl die Proportional-Schleifenverstärkung als auch das IIR-Filter die Schleifenbandbreite beeinflussen. Schließlich kann es unter bestimmten Umständen möglich sein, den Proportional-Schleifenverstärkungsabschnitt der schaltbaren Proportional-Schleifenverstärkung 1005 und/oder des IIR-Filters 360 zu sperren und nur das IIR-Filter 360 zu verwenden, um die Schleifenbandbreite zu beeinflussen. Gemäß einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung kann es möglich sein, mehrere Blöcke der schaltbaren Proportional-Schleifenverstärkung 1005 und/oder des IIR-Filters 360, wie in 10 veranschaulicht ist, in Kaskade in einer Weise, die zu der oben erörterten feinkörnigen Übersetzungsverschiebung ähnlich ist, zusammen anzuordnen. Indem mehrere dieser Blöcke zusammen in Kaskade angeordnet werden, ist es möglich, anstatt einer einzigen großen Änderung mehrere kleine Änderungen an der Schleifenverstärkung vorzunehmen.
Die PLLs des Typs II und höherer Ordnung bieten einen Vorteil gegenüber den PLLs des Typs I, weil sie einen höheren Grad der Rauschfilterung (–40 dB/Dekade für den Typ II im Gegensatz zu –20 dB/Dekade für den Typ I) bieten. Außerdem stellen die PLLs des Typs II unter speziellen Bedingungen eine Dämpfung von 1/ω² im Vergleich zu den PLLs des Typs I bereit (eine Dämpfung von 20 dB/Dekade für den Typ II im Gegensatz zu einer einfachen Abflachung für den Typ I). Deshalb können die PLLs des Typs II und höherer Ordnung in Situationen, in denen das Rauschen kritisch ist, gegenüber den PLLs des Typs I bevorzugt sein.
Leider besitzen die PLLs des Typs II und höherer Ortung größere Übergangsvorgänge, wobei deshalb die Erfassung länger dauern kann. Im Fall einer ADPLL kann es jedoch möglich sein, das Typ-II-Verhalten der ADPLL zu verzögern, bis die ADPLL in eine Signalverfolgungsphase eingetreten ist, in der die Typ-II-Rauschfilterungs- und Dämpfungseigenschaften die Leistung verbessern können. Während einer Signalerfassungsphase kann die ADPLL mit dem Typ-I-Verhalten arbeiten, das eine größere Gesamtbandbreite und folglich eine bessere Signalerfassung bieten kann.
In 11 ist eine graphische Darstellung gezeigt, die eine ADPLL 1110 mit eingebauter Unterstützung für das Umschalten vom Typ-I-Betrieb in der Signalerfassungsbetriebsart zum Typ-II-Betrieb in der Signalverfolgungsbetriebsart gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung veranschaulicht. Die ADPLL 1100, wie sie in 11 gezeigt ist, ist zur ADPLL 100 (1) ähnlich, mit Ausnahme eines Schleifenfilterblocks 1110 (der in 1 als der Schleifenverstärkungsblock 125 bezeichnet ist). Auf Grund ihrer Ähnlichkeit mit der ADPLL 100 werden die verbleibenden Abschnitte der ADPLL 1100 hierin nicht erörtert.
Der Schleifenfilterblock 1110 der ADPLL 1100 kann einen Proportional-Schleifenverstärkungsblock 1115 und einen Integral-Schleifenverstärkungsblock 1120 enthalten, die einen gemeinsamen Eingang teilen und die über einen Summierungspunkt 1125 miteinander kombiniert werden können. Der Proportional-Schleifenverstärkungsblock 1115 kann eine Verstärkung von α besitzen und kann zum Schleifenverstärkungsblock 125 (1) ähnlich sein. Es wird angegeben, dass, obwohl der Proportional-Schleifenverstärkungsblock als eine einzige Verstärkungseinstelleinheit gezeigt sein kann, der Proportional-Schleifenverstärkungsblock unter Verwendung mehrerer Verstärkungseinstelleinheiten, wie z. B. jener, die oben beschrieben worden sind, als eine Einheit für die feinkörnige Übersetzungsverschiebung implementiert sein kann. Der Integral-Schleifenverstärkungsblock 1120 kann verwendet werden, um einen zusätzlichen Pol bei der Frequenz null hinzuzufügen und folglich eine ADPLL des Typs II zu verursachen. Im Phasenbereich kann das Verhalten des Integral-Schleifenverstärkungsblocks 1120 als
ausgedrückt werden, wobei z^–1 ein Verzögerungselement ist.
Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist es bevorzugt, dass der Integral-Schleifenverstärkungsblock 1120 inaktiv ist, bis die ADPLL 1100 in die Frequenz-/Phasenverfolgungsbetriebsart eintritt. Dies impliziert, dass während der Signalerfassungsbetriebsart nur der Proportional-Schleifenverstärkungsblock 1115 aktiv ist. Wenn die ADPLL 1100 die größte Schleifenband breite erfordert, arbeitet deshalb die ADPLL 1100 wie eine ADPLL des Typs I. Nachdem die Frequenz-/Phasenerfassungsbetriebsart abgeschlossen ist, kann die Proportional-Schleifenverstärkung (wie z. B. oben über die Übersetzungsverschiebung) gedämpft werden, wobei zu irgendeinem möglichen späteren Zeitpunkt der Integral-Schleifenverstärkungsblock 1120 aktiviert werden kann, wobei der Summierungspunkt 1125 die Ausgaben der zwei Verstärkungsblöcke miteinander kombiniert.
Wie vorher beschrieben worden ist, kann während der Signalerfassungsbetriebsart im Phasenfehler oder im DCO-Abstimmwort ein Gleichstrom-Offset vorhanden sein. In einer ADPLL des Typs I ist der Phasenfehler proportional zum Frequenz-Offset. In einer ADPLL des Typs II kann der Gleichstrom-Offset jedoch als eine unerwünschte Phasenfehler-Vorspannung betrachtet werden, die eine lange Zeit benötigen kann, um in der ADPLL 110 einzuschwingen. Eine Lösung würde sein, diesen Gleichstrom-Offset vom Phasenfehler zu subtrahieren.
In 12 ist ein Blockschaltplan gezeigt, der einen Schleifenfilterblock des Typs II für eine ADPLL gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung veranschaulicht. Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann der in 12 gezeigte Schleifenfilterblock des Typs II eine mögliche Implementierung für den in 11 gezeigten Schleifenfilterblock 1110 des Typs II sein. Der Schleifenfilterblock 1110 des Typs II weist zwei Signalflusswege auf. Ein erster Signalflussweg kann verwendet werden, um einen Proportional-Schleifenverstärkungsblock (wie z. B. den Proportional-Schleifenverstärkungsblock 1115 (11)) zu implementieren, während ein zweiter Signalflussweg verwendet werden kann, um einen Integral-Schleifenverstärkungsblock (wie z. B. den Integral-Schleifenverstärkungsblock 1120 (11)) zu implementieren. Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann der Proportional-Schleifenverstärkungsblock 1115 mit einer binären Schiebeeinrichtung implementiert sein, wie z. B. vorher beschrieben worden ist. Schließlich kann ein Summierungspunkt (wie z. B. der Summierungspunkt 1125 (11)) verwendet werden, um die Ausgaben der Proportional- und Integral-Schleifenverstärkungsblöcke zu kombinieren.
Der Integral-Schleifenverstärkungsblock 1120 kann einen Rest-Signalspeicher 1205 enthalten, der verwendet werden kann, um eine Kompensation des Gleichstrom-Offsets durch das Abtasten eines Phasenfehlers im Anfangsintervall des Typ-II-Schleifenbetriebs zu schaffen, wobei er einen eingestellten Phasenfehler (aktueller Phasenfehler – abgetasteter Phasenfehler) ausgeben kann. Der eingestellte Phasenfehler kann dann in einem Integral-Akkumulator 1215 akkumuliert werden. Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann der Rest-Signalspeicher 1205 einen Multiplexer 1207 enthalten, der durch ein Folgensteuersignal "SEQ_T2" und den Phasenfehler als eine Eingabe und den abgetasteten Phasenfehler als eine weitere Eingabe gesteuert werden kann. Die Ausgabe des Multiplexers 1207 kann eine Eingabe in ein UND-Gatter 1209 sein. Das UND-Gatter 1209 kann verwendet werden, um den abgetasteten Phasenfehler zu löschen, der in einem Flipflop 1211 gespeichert sein kann. Das Löschen des Flipflops 1211 kann durch ein synchrones Rücksetzsignal "SRST" ausgeführt werden. Schließlich kann ein Summierungspunkt 1213 verwendet werden, um den abgetasteten Phasenfehler mit dem aktuellen Phasenfehler zu kombinieren, um den oben erörterten eingestellten Phasenfehler zu erzeugen.
Der Integral-Akkumulator 1215 kann eine Arithmetikeinheit (einen Addierer) 1217 enthalten, die die Ausgabe des Rest-Signalspeichers 1205 als eine Eingabe besitzen kann und den Integral-Akkumulator als eine weitere Eingabe abtastet. Die Ausgabe der Arithmetikeinheit 1217 kann durch einen Multiplexer 1219 wahlweise an ein UND-Gatter 1221 gekoppelt werden. Der Multiplexer 1219 kann durch ein Folgensteuersignal "SEQ_T2" gesteuert werden, dasselbe Signal, das verwendet werden kann, um den Multiplexer 1207 im Rest-Signalspeicher 1205 zu steuern. Der Multiplexer 1219 kann entweder die Ausgabe des Addierers 1217 oder die Abtastwerte des Integral-Akkumulators wahlweise an das UND-Gatter 1221 koppeln. Das UND-Gatter 1221 kann verwendet werden, um durch die Verwendung des "SRST"-Signals die Inhalte eines Flipflops 1223 synchron zurückzusetzen. Schließlich kann die Verstärkung des Ausgangs des Integral-Akkumulators 1215 durch eine Verstärkungseinstelleinrichtung 1225, die den Integralterm steuert, eingestellt werden. Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann die Verstärkungseinstelleinrichtung 1225 Einstellungen in Potenzen von 2 am Ausgang des Integral-Akkumulators 1215 durch das Ausführen binärer Verschiebungen vornehmen.
In 13 ist ein Taktdiagramm gezeigt, das den Betrieb einer ADPLL des Typs II gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung veranschaulicht. Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann das in 13 veranschaulichte Taktdiagramm die Signalwerte repräsentieren, die verwendet werden können, um den Betrieb einer ADPLL des Typs II zu steuern, wie z. B. einer, die in 11 veranschaulicht ist. Eine erste Kurve 1305 veranschaulicht die Leitung "SRST" des synchronen Rücksetzsignals, das verwendet werden kann, um die ADPLL des Typs II zurückzusetzen. In 12 kann ein Signal "SRST" verwendet werden, um die Inhalte der Flipflops 1211 und 1223 synchron zurückzusetzen. Eine zweite Kurve 1310 veranschaulicht eine Leitung "SEQ_TA" des Folgensteuersignals, das verwendet werden kann, um eine Betriebsart der schnellen Verfolgung (unter Verwendung eines Erfassungsbetriebsart-Verstärkungsfaktors α) für die ADPLL des Typs II ein- und auszuschalten. Wie vorher erörtert worden ist, kann die Signalerfassungsbetriebsart der ADPLL des Typs II umfassen, dass die ADPLL tatsächlich als eine ADPLL des Typs I mit einer relativ großen Schleifenbandbreite arbeitet, um die schnelle Erfassung eines Signals zu erlauben.
Eine dritte Kurve 1315 veranschaulicht eine Leitung "SEQ_TT" des Folgensteuersignals, das verwendet werden kann, um eine Betriebsart der wahren Signalverfolgung für die ADPLL des Typs II ein- und auszuschalten. Die Signalverfolgungsbetriebsart besitzt eine kleinere Schleifenbandbreite, so dass die ADPLL ein niedrigeres Gesamtrauschen besitzen kann. Es wird angegeben, dass die "SEQ_TA"- und "SEQ_TT"-Signalleitungen nicht gleichzeitig aktiv sein sollten. Deshalb wird eine kleine Zeitdauer, nachdem die Signalleitung "SEQ_TA" inaktiv wird, die Signalleitung "SEQ_TT" aktiv und schaltet die Signalverfolgungsbetriebsart der ADPLL ein. Eine erste gestrichelte vertikale Linie 1312 repräsentiert den Zeitpunkt, zu dem die Signalleitung "SEQ_TT" aktiv wird. Eine kleine Zeitdauer, nachdem die Signalleitung "SEQ_TT" aktiv wird, wird der im Phasenfehler vorhandene Gleichstrom-Offset abgetastet. Der Zeitpunkt ist als eine zweite gestrichelte vertikale Linie 1317 gezeigt. Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung wird der Gleichstrom-Offset durch einen Rest-Signalspeicher (wie z. B. den Rest-Signalspeicher 1205 (12)) abgetastet.
Eine vierte Kurve 1320 veranschaulicht eine Leitung "SEQ_T2" des Folgensteuersignals, das verwendet werden kann, um die ADPLL in eine Schleife des Typs II umzuwandeln. Dies kann ausgeführt werden, indem ein Rest-Signalspeicher (wie z. B. der Rest-Signalspeicher 1205 (12)) und ein Integral-Akkumulator (wie z. B. der Integral-Akkumulator 1215 (12)) eingeschaltet werden. Eine fünfte Spur veranschaulicht die Wirkung des Gleichstrom-Offsets auf den Phasenfehler, wobei die Kurve 1325 den Phasenfehler mit Rest veranschaulicht und die Kurve 1330 den Phasenfehler ohne Rest veranschaulicht.
In 14 ist Ablaufplan 1400 gezeigt, der den Betrieb einer ADPLL des Typs II mit Phasenfehlerrest gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung veranschaulicht. Der Ablaufplan 1400 stellt eine alternative Ansicht des Betriebs der ADPLL dar, wie sie durch ihre verschiedenen Betriebsarten wechselt. Ein erster Block 1405 des Ablaufplans 1400 veranschaulicht eine erste Betriebsart der ADPLL, in der sie sich in einer Betriebsart der groben Frequenzerfassung befindet. In der Betriebsart der groben Frequenzerfassung verriegelt die ADPLL grob (oder rauh) auf der Anfangsfrequenz unter Verwendung der Betriebsart der PVT-Eichung (Prozess-, Spannungs- und Temperatureichung). Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung führt die ADPLL eine grobe Frequenzerfassung aus, nachdem sie eingeschaltet oder zurückgesetzt worden ist.
Nach der groben Frequenzerfassung tritt die AD PLL in eine Betriebsart der schnellen Verfolgung ein (wie durch ein Folgensteuersignal "SEQ_TA" gesteuert wird) (Block 1410). In der Betriebsart der schnellen Verfolgung kann die Schleifenverstärkung α relativ groß sein, wobei folglich die ADPLL eine große Schleifenbandbreite besitzt. Die große Schleifenbandbreite erlaubt der ADPLL, das Signal, das von ihr verfolgt wird, schnell zu erfassen. Während sich die ADPLL in der Betriebsart der schnellen Verfolgung befindet, kann sie nur vom Proportional-Schleifenverstärkungsabschnitt 1120 (11) ihres Schleifenfilterblocks (wie z. B. des Schleifenfilterblocks 1110 (11)) Gebrauch machen. Nachdem die Betriebsart der schnellen Verfolgung (Block 1410) abgeschlossen ist, kann die ADPLL in eine als die Betriebsart der normalen Verfolgung (oder Betriebsart der wahren Verfolgung) bezeichnete Betriebsart eintreten (Block 1415). In der Betriebsart der normalen Verfolgung kann die Proportional-Schleifenverstärkung verringert werden, um die Gesamtschleifenbandbreite zu verringern. Durch das Verringern der Schleifenbandbreite kann das Gesamtrauschen in der ADPLL verringert werden.
Nachdem die ADPLL in die Betriebsart der normalen Verfolgung eingetreten ist, kann durch einen Rest-Signalspeicher (wie z. B. den Rest-Signalspeicher 1205 (12)) ein Abtastwert des Phasenfehlers aufgenommen werden (Block 1420). Schließlich kann die ADPLL in eine Typ-II-Betriebsart eintreten (Block 1425), indem sie ihren Integral-Akkumulatorblock (wie z. B. den Integral-Akkumulator 1215 (12)) freigibt. Die ADPLL kann vom abgetasteten Phasenfehler (der im Block 1420 ermittelt wird) Gebrauch machen, um eine Kompensation eines Gleichstrom-Offsets zu schaffen, der im Phasenfehler vorhanden ist. Es wird angegeben, dass es möglich ist, dass die ADPLL das Vorhandensein des Gleichstrom-Offsets ignoriert, indem sie einfach den abgetasteten Phasenfehler auf null setzt. Die ADPLL kann dann in der Typ-II-Betriebsart fortfahren, bis sie ihre Aufgabe abgeschlossen hat oder zurückgesetzt wird.
In 15 ist eine graphische Darstellung gezeigt, die eine drahtlose Kommunikationsvorrichtung 1500, die eine rein digitale Phasenverriegelungsschleife (ADPLL) enthält, gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung veranschaulicht. Die ADPLL kann in einem HF-Sender/Empfänger 1510 enthalten sein, der an eine Antenne 1520 gekoppelt ist. Die ADPLL kann als ein Lokaloszillator sowohl für einen Sender als auch für einen Empfänger verwendet werden, die sich in der drahtlosen Kommunikationsvorrichtung 1500 befinden. Die Antenne 1520 ist dafür verantwortlich, analoge HF-Signale zu empfangen, die über die Luft übertragen werden. Außerdem kann die Antenne 1520 verwendet werden, um analoge HF-Signale zu senden, die von der drahtlosen Vorrichtung 1500 ausgehen. Der HF-Sender/Empfänger 1510 ist dafür verantwortlich, die von der Antenne 1520 empfangenen analogen HF-Signale anzunehmen und sie in einen digitalen Datenstrom umzusetzen, der durch den Rest der drahtlosen Vorrichtung 1500 verwendbar ist. In der drahtlosen Kommunikationsvorrichtung 1500 kann außerdem ein Rückweg vorhanden sein, in dem ein digitaler Datenstrom in ein analoges HF-Signal umgesetzt wird, das durch die Antenne 1520 gesendet werden kann, wenn die drahtlose Kommunikationsvorrichtung als ein Sender arbeitet.
Nachdem der HF-Sender/Empfänger 1510 das analoge HF-Signal empfangen und es dann in einen digitalen Datenstrom umgesetzt hat, wird der digitale Datenstrom zu einer digitalen Basisband-Steuereinheit (DBB-Steuereinheit) 1530 übertragen. Die DBB-Steuereinheit 1530 ist dafür verantwortlich, den digitalen Datenstrom anzunehmen, wobei sie jede notwendige digitale Signalverarbeitung an ihm ausführt, um den digitalen Datenstrom in einen Strom von durch den Anwender verwendbaren Daten umzusetzen. Beispiele der durch die DBB-Steuereinheit 1530 ausgeführten Verarbeitung können die digitale Filterung, die Datencodierung und -decodierung, die Fehlererfassung und -korrektur und Software-Stapel und -Anwendungen des Kommunikationsprotokolls enthalten, sind aber nicht darauf eingeschränkt. Die DBB-Steuereinheit 1530 ist an einen Speicher 1540 gekoppelt, der einen Festwertspeicher (ROM), einen Schreib-Lese-Speicher (RAM), einen programmierbaren Flash-Speicher usw. enthalten kann. Der Speicher 1540 kann verwendet werden, um notwendige Unterprogramme, die in der DBB-Steuereinheit 1530 verwendet werden, Konfigurationsdaten, Notizbuchspeicher usw. zu speichern.
Die DBB-Steuereinheit 1530 kann über eine Host-Schnittstelle an irgendeine andere digitale Vorrichtung gekoppelt sein. Die Host-Schnittstelle kann eine proprietäre Schnittstelle sein, oder sie kann mit einem Zusammenschaltungsstandard, wie z. B. RS-232, universeller serieller Bus, Firewire, IEEE 802.11, PCcard usw., verbunden sein. Die Host-Schnittstelle erlaubt die Verbindung einer digitalen Vorrichtung über die DBB-Steuereinheit 1530 mit der drahtlosen Vorrichtung 1500. Beispiele der digitalen Vorrichtungen enthalten Computer, persönliche digitale Assistenten, Multimediavorrichtungen, Internetanwendungen, Speichervorrichtungen usw.
Obwohl die vorliegende Erfindung und ihre Vorteile ausführlich beschrieben worden sind, sollte es selbstverständlich sein, dass verschiedene Änderungen, Ersetzungen und Umbauten daran vorgenommen werden können, ohne vom Umfang der Erfindung abzuweichen, wie er durch die beigefügten Ansprüche definiert ist.
Außerdem ist nicht vorgesehen, dass der Umfang der vorliegenden Anmeldung auf die besonderen Ausführungsformen des Prozesses, der Maschine, der Herstellung, der Stoffzusammensetzung, der Mittel, der Verfahren und der Schritte, die in der Beschreibung beschrieben sind, eingeschränkt ist. Wie ein Durchschnittsfachmann auf dem Gebiet aus der Offenbarung der vorliegenden Erfindung leicht erkennt, können die Prozesse, die Maschinen, die Herstellung, die Stoffzusammensetzungen, die Mittel, die Verfahren oder die Schritte, die gegenwärtig vorhanden sind oder später entwickelt werden und die im Wesentlichen die gleiche Funktion wie die hierin beschriebenen entsprechenden Ausführungsformen ausführen oder im Wesentlichen das gleiche Ergebnis wie die hierin beschriebenen entsprechenden Ausführungsformen erreichen, gemäß der vorliegenden Erfindung verwendet werden. Demgemäß ist vorgesehen, dass die beigefügten Ansprüche in ihrem Umfang derartige Prozesse, Maschinen, eine derartige Herstellung, derartige Stoffzusammensetzungen, Mittel, Verfahren oder Schritte enthalten

Claims

Verfahren zum Verbessern der Signalerfassungsleistung in einer Phasenverriegelungsschleife PLL (100, 1100), das umfasst: Erzeugen eines Phasenfehlersignals, das einen Phasenfehler in dem Ausgang der Phasenverriegelungsschleife angibt; Eingeben des Phasenfehlersignals in eine Proportional-Schleifenverstärkungsschaltung (1115, 325, 370, 405/406, 455/456/457, 505–508, 605–608, 1010), um ein skaliertes Proportional-Phasenfehlersignal zu erzeugen; Abtasten eines Offsets in dem Phasenfehlersignal (1205); wobei das Verfahren gekennzeichnet ist durch Aktivieren eines Integral-Blocks (1215), um ein eingestelltes Phasenfehlersignal zu akkumulieren; wobei das eingestellte Phasenfehlersignal der Phasenfehler mit dem beseitigten abgetasteten Offset ist; und Kombinieren (1125) des akkumulierten eingestellten Phasenfehlersignals mit dem skalierten proportionalen Phasenfehlersignal, um ein Oszillatorabstimmsignal zu erzeugen.
Verfahren nach Anspruch 1, bei dem der Aktivierungsschritt ferner das Einstellen (1225) einer Größe des akkumulierten eingestellten Phasenfehlersignals umfasst.
Verfahren nach Anspruch 1 oder 2, bei dem die Proportional-Schleifenverstärkungsschaltung (1115) die Größe des Proportional-Phasenfehlersignals in mehreren Schritten einstellt (1417).
Schleifenfilterschaltung (1110), mit: einer Proportional-Schleifenverstärkungsschaltung (1115), die mit einem Phasenfehlersignal gekoppelt ist, wobei die Proportional-Schleifenverstärkungsschaltung eine Schaltungsanordnung (1115) zum Skalieren des Phasenfehlersignals mit einer ersten Konstante enthält; gekennzeichnet durch: einen Integral-Schleifenverstärkungsblock (1120), der mit dem Phasenfehlersignal gekoppelt ist, wobei der Integral-Schleifenverstärkungsblock eine Schaltungsanordnung enthält, die einen Rest-Signalspeicher (1205) umfasst, der mit dem Phasenfehlersignal gekoppelt ist, wobei der Rest-Signalspeicher eine Schaltungsanordnung enthält, um einen in dem Phasenfehlersignal vorhandenen Offset abzutasten und um ein eingestelltes Phasenfehlersignal zu erzeugen, wobei das eingestellte Phasenfehlersignal das Phasenfehlersignal mit beseitigtem abgetasteten Offset ist; einen Integral-Block (1215), der mit dem Rest-Signalspeicher gekoppelt ist, wobei der Integral-Block eine Schaltungsanordnung, um das eingestellte Phasenfehlersignal, das durch den Rest-Signalspeicher erzeugt wird, zu akkumulieren, und eine Schleifenverstärkungs-Einstelleinrichtung (1225), die mit dem Integral-Block gekoppelt ist, enthält, wobei die Schleifenverstärkungs-Einstelleinrichtung eine Schaltungsanordnung enthält, um das akkumulierte eingestellte Phasenfehlersignal mit einer zweiten Konstante zu skalieren; und einen Summierungspunkt (1125), um das skalierte Phasenfehlersignal, das durch die Proportional-Schleifenverstärkungsschaltung (1115) erzeugt wird, und das skalierte akkumulierte eingestellte Phasenfehlersignal des Integral-Schleifenverstärkungsblocks zu kombinieren.
Schleifenfilterschaltung nach Anspruch 4, bei der das Phasenfehlersignal digital dargestellt wird und bei der die Proportional-Schleifenverstärkungsschaltung eine Schleifenverstärkungs-Einstelleinrichtung (1115) umfasst, die eine Schaltungsanordnung (405–406, 455–457, 505–508, 605–608) enthält, um das Phasenfehlersignal um einen durch die erste Konstante spezifizierten Betrag zu verschieben.
Schleifenfilterschaltung nach Anspruch 4 oder 5, wobei der Rest-Signalspeicher (1205) umfasst: einen Signalspeicher (1211), der mit dem Phasenfehlereingang gekoppelt ist, wobei der Signalspeicher den Phasenfehlereingang abtastet, um den Offset zu speichern; einen Multiplexer (1207) mit einem ersten Eingang, der mit dem Phasenfehlereingang gekoppelt ist, und einem zweiten Eingang, der mit dem Signalspeicher gekoppelt ist, wobei der Multiplexer seine Eingänge wahlweise mit einem Eingang des Signalspeichers koppelt; und einen Summierungspunkt (1213), der mit dem Signalspeicher und dem Phasenfehlereingang gekoppelt ist, wobei der Summierungspunkt das eingestellte Phasenfehlersignal berechnet.
Schleifenfilterschaltung nach Anspruch 4, 5 oder 6, wobei der Integral-Block (1215) umfasst: einen Addierer (1217), der mit dem Rest-Signalspeicher (1205) gekoppelt ist, wobei der Addierer eine Schaltungsanordnung enthält, um das eingestellte Phasenfehlersignal, das durch den Rest-Signalspeicher bereitgestellt wird, zu akkumulieren; und einen Signalspeicher (1223), der mit dem Rest-Signalspeicher gekoppelt ist, wobei der Signalspeicher das akkumulierte eingestellte Phasenfehlersignal, das durch den Addierer bereitgestellt wird, zwischenspeichert.
Schleifenfilterschaltung nach einem der Ansprüche 4–7, bei der das akkumulierte Phasenfehlersignal digital repräsentiert wird und bei der der Integral-Schleifenverstärkungsblock eine Schaltungsanordnung (1225) umfasst, um das akkumulierte eingestellte Phasenfehlersignal um einen durch die zweite Konstante spezifizierten Betrag zu verschieben.
Verfahren nach einem der Ansprüche 4–8, wobei die Proportional-Schleifenverstärkungsschaltung (1115) so beschaffen ist, dass sie die Größe des Phasenfehlersignals in mehreren Schritten einstellt.
Synthetisierer mit Phasenverriegelungsschleife PLL (100, 1100), der eine Schleifenfilterschaltung nach einem der Ansprüche 4–9 umfasst.
Drahtlose Kommunikationsvorrichtung (1500), die einen Synthetisierer mit Phasenverriegelungsschleife PLL (100, 1100) nach Anspruch 10 enthält.