JP2015008408A - Pllシンセサイザ、それを用いた信号分析装置及び信号発生装置、並びに校正方法 - Google Patents
Pllシンセサイザ、それを用いた信号分析装置及び信号発生装置、並びに校正方法 Download PDFInfo
- Publication number
- JP2015008408A JP2015008408A JP2013132903A JP2013132903A JP2015008408A JP 2015008408 A JP2015008408 A JP 2015008408A JP 2013132903 A JP2013132903 A JP 2013132903A JP 2013132903 A JP2013132903 A JP 2013132903A JP 2015008408 A JP2015008408 A JP 2015008408A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- unit
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】基準信号とVCO13の出力信号との位相差に応じた信号を出力するPLL−IC21と、PLL−IC21の出力側とループフィルタ20の入力側が接続された状態で、出力信号の周波数が目標周波数になるためにVCO13に与えるべきVCOチューン電圧を測定するADC24と、VCOチューン電圧の変化に対する周波数の変化率を算出する感度算出部27と、目標周波数における変化率に応じて、ループフィルタ20のゲインや位相比較器19のチャージポンプ電流を調整するループゲイン調整部28と、位相比較器19の出力側とループフィルタ20の入力側が接続された状態で、VCOチューン電圧をVCO13に出力するDAC25とを備える。
【選択図】図1
Description
まず、本発明の第1の実施形態としてのPLLシンセサイザ1の構成について説明する。
図3は、VCO感度測定モードにおける処理を示すフローチャートである。図3のフローチャートの処理は、調整電圧測定ステップ(ステップS1〜S8)及び感度算出ステップ(ステップS9)の処理に相当する。
本実施形態における粗調整ループ10を動作させる場合、制御部26によりVCO13の発振周波数fvが設定される。この発振周波数fvの設定に応じて、主PLL回路のフィードバック経路中にあるループ内分周器17の分周比が決まる。
図5は、粗調整ループモードにおけるプリチューン実行モードの処理を示すフローチャートである。図5のフローチャートの処理は、調整電圧出力ステップの処理に相当する。ここで、プリチューンとは、目標周波数ftでVCO13を動作させるためのVCOチューン電圧VをDAC25から出力して、このDAC25の出力電圧とループフィルタ20の出力電圧とが加算された電圧をVCO13に印加する動作である。
続いて、本発明の第2の実施形態としてのPLLシンセサイザ2について図面を参照しながら説明する。なお、第1の実施形態と同様の構成及び動作については適宜説明を省略する。
まず、図3のフローチャートのステップS1では、制御部26は、VCO13の出力側とループ内分周器17の入力側をミキサ15を介さずに接続する方向にスイッチ29,30をオンとして、制御モードをVCO感度測定モードに切り換える。
図4のフローチャートのステップS11では、制御部26は、VCO13の出力側とミキサ15の入力側を接続するとともに、ローパスフィルタ16の出力側とループ内分周器17の入力側を接続する方向にスイッチ29,30をオンとして、制御モードを粗調整ループモードに切り換える。
図5は、粗調整ループモードにおけるプリチューン実行モードの処理を示すフローチャートである。ステップS21〜S25の処理の説明は、第1の実施形態と同様であるので省略する。
続いて、本発明の第3の実施形態としての信号分析装置50について図面を参照しながら説明する。なお、第1及び第2の実施形態と同様の構成及び動作については適宜説明を省略する。
FL−FIF=FIN
の関係が成り立つ。
続いて、本発明の第4の実施形態としての信号発生装置60について図面を参照しながら説明する。なお、第1及び第2の実施形態と同様の構成及び動作については適宜説明を省略する。
10,40 粗調整ループ
11 微調整ループ
12 合成ループ
13 VCO(電圧制御発振部)
14 ローカル発振器(周波数変換部)
15 ミキサ(周波数変換部)
16 ローパスフィルタ(周波数変換部)
17 ループ内分周器(ループ内分周部)
18 基準分周器(基準分周部)
19 位相比較器(位相比較部)
20 ループフィルタ
21 PLL−IC
22,23,29,30 スイッチ(切換部)
24 ADC(調整電圧測定部)
25 DAC(調整電圧出力部)
26 制御部
27 感度算出部
28 ループゲイン調整部
50 信号分析装置
51 周波数変換部
52 ミキサ
53 フィルタ
54 掃引制御部
55 A/D変換器
56 信号解析部
57 表示部
60 信号発生装置
61 波形データ記憶部(ベースバンド信号出力手段)
64 直交変調器(無線周波数信号生成手段)
65 ALC(信号レベル設定手段)
68 ステップアッテネータ(ステップATT)
Claims (7)
- 入力信号の電圧に応じて出力信号の周波数を制御する電圧制御発振部(13)と、前記出力信号に基づく信号を1/N分周するループ内分周部(17)と、基準信号を1/R分周する基準分周部(18)と、前記ループ内分周部の出力と前記基準分周部の出力との位相差に応じた信号を出力する位相比較部(19)と、入力される信号の低周波成分を通過させて前記電圧制御発振部に与えるループフィルタ(20)とを備えるPLLシンセサイザ(1)において、
前記基準信号と前記電圧制御発振部の前記出力信号が入力され、当該基準信号と当該出力信号との位相差に応じた信号を出力するPLL−IC(21)と、
前記位相比較部の出力または前記PLL−ICの出力を前記ループフィルタに与える切換部(22)と、
前記切換部により前記PLL−ICの出力側と前記ループフィルタの入力側が接続された状態で、前記出力信号の周波数が目標周波数になるために前記電圧制御発振部に与えるべき調整電圧を測定する調整電圧測定部(24)と、
前記調整電圧の変化に対する前記周波数の変化率を算出する感度算出部(27)と、
前記目標周波数における前記変化率に応じて、前記ループフィルタのゲインと前記位相比較部のチャージポンプ電流の少なくともいずれかを調整するループゲイン調整部(28)と、
前記切換部により前記位相比較部の出力側と前記ループフィルタの入力側が接続された状態で、前記調整電圧を前記電圧制御発振部に出力する調整電圧出力部(25)とを備えることを特徴とするPLLシンセサイザ。 - 前記出力信号の周波数を変換して、当該周波数が変換された信号を前記ループ内分周部に出力する周波数変換部(14〜16)をさらに備えることを特徴とする請求項1に記載のPLLシンセサイザ。
- 入力信号の電圧に応じて出力信号の周波数を制御する電圧制御発振部(13)と、前記出力信号に基づく信号を1/N分周するループ内分周部(17)と、基準信号を1/R分周する基準分周部(18)と、前記ループ内分周部の出力と前記基準分周部の出力との位相差に応じた信号を出力する位相比較部(19)と、前記位相比較部からの出力の低周波成分を通過させて前記電圧制御発振部に与えるループフィルタ(20)と、前記出力信号の周波数を変換して、当該周波数が変換された信号を前記ループ内分周部に出力する周波数変換部(14〜16)とを備えるPLLシンセサイザ(2)において、
前記電圧制御発振部の前記出力信号を前記周波数変換部を介して、あるいは、前記周波数変換部を介さずに前記ループ内分周部に与える切換部(29,30)と、
前記切換部により前記電圧制御発振部の出力側と前記ループ内分周部の入力側が前記周波数変換部を介さずに接続された状態で、前記出力信号の周波数が目標周波数になるために前記電圧制御発振部に与えるべき調整電圧を測定する調整電圧測定部(24)と、
前記調整電圧の変化に対する前記周波数の変化率を算出する感度算出部(27)と、
前記目標周波数における前記変化率に応じて、前記ループフィルタのゲインと前記位相比較部のチャージポンプ電流の少なくともいずれかを調整するループゲイン調整部(28)と、
前記切換部により前記電圧制御発振部の出力側と前記ループ内分周部の入力側が前記周波数変換部を介して接続された状態で、前記調整電圧を前記電圧制御発振部に出力する調整電圧出力部(25)とを備えることを特徴とするPLLシンセサイザ。 - 周波数掃引が可能なローカル信号をローカル信号発生器(1,2)により生成して入力信号とともにミキサ(52)に与え、当該ミキサの出力から所定の中間周波数帯の信号をフィルタ(53)で抽出する周波数変換部(51)と、
前記入力信号のうち、指定された観測帯域の信号成分が前記周波数変換部の前記フィルタから時系列に出力されるように、前記ローカル信号発生器のローカル信号の周波数掃引制御を行う掃引制御部(54)と、
前記周波数変換部の出力信号をサンプリングしてデジタルの信号列に変換するA/D変換器(55)と、
前記ローカル信号の掃引中に前記A/D変換器から出力される信号列を記憶し、周波数対信号強度のスペクトラム特性を求める信号解析部(56)と、
前記信号解析部で得られたスペクトラム特性を波形表示する表示部(57)とを備え、
前記ローカル信号発生器が、請求項1から請求項3のいずれか一項に記載のPLLシンセサイザ(1,2)を含むことを特徴とする信号分析装置。 - ベースバンド信号を出力するベースバンド信号出力手段(61)と、
予め定められた局部発振周波数の局部発振信号を生成する局部発振信号生成手段(1,2)と、
前記ベースバンド信号と前記局部発振信号とを乗算して直交変調及び周波数変換を行うことにより無線周波数信号を生成する無線周波数信号生成手段(64)と、
前記無線周波数信号の信号レベルを所定信号レベルに設定して出力する信号レベル設定手段(65)と、
前記所定信号レベルに設定された無線周波数信号を所定の減衰値で減衰して出力するステップアッテネータ(68)とを備え、
前記局部発振信号生成手段が、請求項1から請求項3のいずれか一項に記載のPLLシンセサイザ(1,2)を含むことを特徴とする信号発生装置。 - 入力信号の電圧に応じて出力信号の周波数を制御する電圧制御発振部(13)と、前記出力信号に基づく信号を1/N分周するループ内分周部(17)と、基準信号を1/R分周する基準分周部(18)と、前記ループ内分周部の出力と前記基準分周部の出力との位相差に応じた信号を出力する位相比較部(19)と、入力される信号の低周波成分を通過させて前記電圧制御発振部に与えるループフィルタ(20)とを備えるPLLシンセサイザ(1)の校正方法であって、
前記基準信号と前記電圧制御発振部の前記出力信号が入力され、当該基準信号と当該出力信号との位相差に応じた信号を出力するPLL−IC(21)と、
前記位相比較部の出力または前記PLL−ICの出力を前記ループフィルタに与える切換部(22)とを備え、さらに、
前記切換部により前記PLL−ICの出力側と前記ループフィルタの入力側が接続された状態で、前記出力信号の周波数が目標周波数になるために前記電圧制御発振部に与えるべき調整電圧を測定する調整電圧測定ステップと、
前記調整電圧の変化に対する前記周波数の変化率を算出する感度算出ステップと、
前記目標周波数における前記変化率に応じて、前記ループフィルタのゲインと前記位相比較部のチャージポンプ電流の少なくともいずれかを調整するループゲイン調整ステップと、
前記切換部により前記位相比較部の出力側と前記ループフィルタの入力側が接続された状態で、前記調整電圧を前記電圧制御発振部に出力する調整電圧出力ステップとを含むことを特徴とする校正方法。 - 入力信号の電圧に応じて出力信号の周波数を制御する電圧制御発振部(13)と、前記出力信号に基づく信号を1/N分周するループ内分周部(17)と、基準信号を1/R分周する基準分周部(18)と、前記ループ内分周部の出力と前記基準分周部の出力との位相差に応じた信号を出力する位相比較部(19)と、前記位相比較部からの出力の低周波成分を通過させて前記電圧制御発振部に与えるループフィルタ(20)と、前記出力信号の周波数を変換して、当該周波数が変換された信号を前記ループ内分周部に出力する周波数変換部(14〜16)とを備えるPLLシンセサイザ(2)の校正方法であって、
前記電圧制御発振部の前記出力信号を前記周波数変換部を介して、あるいは、前記周波数変換部を介さずに前記ループ内分周部に与える切換部(29,30)とを備え、さらに、
前記切換部により前記電圧制御発振部の出力側と前記ループ内分周部の入力側が前記周波数変換部を介さずに接続された状態で、前記出力信号の周波数が目標周波数になるために前記電圧制御発振部に与えるべき調整電圧を測定する調整電圧測定ステップと、
前記調整電圧の変化に対する前記周波数の変化率を算出する感度算出ステップと、
前記目標周波数における前記変化率に応じて、前記ループフィルタのゲインと前記位相比較部のチャージポンプ電流の少なくともいずれかを調整するループゲイン調整ステップと、
前記切換部により前記電圧制御発振部の出力側と前記ループ内分周部の入力側が前記周波数変換部を介して接続された状態で、前記調整電圧を前記電圧制御発振部に出力する調整電圧出力ステップとを含むことを特徴とする校正方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013132903A JP5956383B2 (ja) | 2013-06-25 | 2013-06-25 | Pllシンセサイザ、それを用いた信号分析装置及び信号発生装置、並びに校正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013132903A JP5956383B2 (ja) | 2013-06-25 | 2013-06-25 | Pllシンセサイザ、それを用いた信号分析装置及び信号発生装置、並びに校正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015008408A true JP2015008408A (ja) | 2015-01-15 |
JP5956383B2 JP5956383B2 (ja) | 2016-07-27 |
Family
ID=52338425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013132903A Active JP5956383B2 (ja) | 2013-06-25 | 2013-06-25 | Pllシンセサイザ、それを用いた信号分析装置及び信号発生装置、並びに校正方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5956383B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017175260A (ja) * | 2016-03-22 | 2017-09-28 | アンリツ株式会社 | 発振回路及び発振方法 |
US9832047B2 (en) | 2016-03-09 | 2017-11-28 | Anritsu Corporation | Phase noise optimization device and phase noise optimization method |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02112030U (ja) * | 1989-02-23 | 1990-09-07 | ||
JPH03252221A (ja) * | 1990-02-28 | 1991-11-11 | Yokogawa Hewlett Packard Ltd | 周波数シンセサイザ装置 |
JPH10154934A (ja) * | 1996-11-21 | 1998-06-09 | Fujitsu Ltd | 高安定化されたpll周波数シンセサイザ回路 |
JP2001249149A (ja) * | 2000-03-03 | 2001-09-14 | Anritsu Corp | 信号分析装置 |
JP2006203558A (ja) * | 2005-01-20 | 2006-08-03 | Advantest Corp | 信号処理装置 |
JP2009296571A (ja) * | 2008-06-08 | 2009-12-17 | Advantest Corp | 発振器および位相同期回路のループ帯域補正方法 |
JP2010081247A (ja) * | 2008-09-25 | 2010-04-08 | Panasonic Corp | 周波数シンセサイザ及び無線送信装置 |
JP2013017126A (ja) * | 2011-07-06 | 2013-01-24 | Anritsu Corp | 信号発生装置及び信号発生方法 |
-
2013
- 2013-06-25 JP JP2013132903A patent/JP5956383B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02112030U (ja) * | 1989-02-23 | 1990-09-07 | ||
JPH03252221A (ja) * | 1990-02-28 | 1991-11-11 | Yokogawa Hewlett Packard Ltd | 周波数シンセサイザ装置 |
JPH10154934A (ja) * | 1996-11-21 | 1998-06-09 | Fujitsu Ltd | 高安定化されたpll周波数シンセサイザ回路 |
JP2001249149A (ja) * | 2000-03-03 | 2001-09-14 | Anritsu Corp | 信号分析装置 |
JP2006203558A (ja) * | 2005-01-20 | 2006-08-03 | Advantest Corp | 信号処理装置 |
JP2009296571A (ja) * | 2008-06-08 | 2009-12-17 | Advantest Corp | 発振器および位相同期回路のループ帯域補正方法 |
JP2010081247A (ja) * | 2008-09-25 | 2010-04-08 | Panasonic Corp | 周波数シンセサイザ及び無線送信装置 |
JP2013017126A (ja) * | 2011-07-06 | 2013-01-24 | Anritsu Corp | 信号発生装置及び信号発生方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9832047B2 (en) | 2016-03-09 | 2017-11-28 | Anritsu Corporation | Phase noise optimization device and phase noise optimization method |
JP2017175260A (ja) * | 2016-03-22 | 2017-09-28 | アンリツ株式会社 | 発振回路及び発振方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5956383B2 (ja) | 2016-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101466655B1 (ko) | 비용 효과적인 저 노이즈 단일 루프 신시사이저 | |
KR101180144B1 (ko) | 위상고정루프 기반 주파수 합성기를 위한 자동주파수보정 장치 및 방법 | |
US11041884B2 (en) | Calibration for test and measurement instrument including asynchronous time-interleaved digitizer using harmonic mixing | |
JP2005204304A (ja) | 広帯域の信号発生器、測定装置、信号発生の方法、及び信号解析の方法 | |
Staszewski et al. | RF built-in self test of a wireless transmitter | |
US11626882B1 (en) | Dual-structure acquisition circuit for frequency synthesis | |
US8509296B2 (en) | Spectrum analyzer and spectrum analysis method | |
US9810726B2 (en) | Method and system for calibrating phases of comb teeth in comb signal with pilot tone and using calibrated comb teeth phases to measure a device under test | |
US7155190B2 (en) | DDS-PLL method for frequency sweep | |
JP5148581B2 (ja) | スペクトラムアナライザ | |
JP5956383B2 (ja) | Pllシンセサイザ、それを用いた信号分析装置及び信号発生装置、並びに校正方法 | |
JP2003149279A (ja) | ネットワーク・アナライザ及びrf測定方法 | |
Mallach et al. | A broadband frequency ramp generator for very fast network analysis based on a fractional-N phase locked loop | |
JP6034850B2 (ja) | 電圧設定装置、それを備えたpllシンセサイザ、信号分析装置及び信号発生装置並びに電圧設定方法 | |
EP2638407B1 (en) | Methods and systems for production testing of dco capacitors | |
JP5973949B2 (ja) | 磁気同調デバイス駆動装置及びそれを用いた信号分析装置並びに磁気同調デバイス駆動方法 | |
JP2019047424A (ja) | Pll回路及びそれを備えた測定装置並びにpll回路の制御方法 | |
JP2020094931A (ja) | 周波数特性補正装置及び周波数特性補正方法 | |
JP5514240B2 (ja) | 信号分析装置及び信号分析方法 | |
JP2019050499A (ja) | 発振回路、それを用いた信号発生装置及び信号分析装置、並びに電圧測定方法 | |
JP2019057772A (ja) | Pll回路及びそれを備えた測定装置並びにpll回路の制御方法 | |
JP2019047471A (ja) | Pllロック検出回路、それを備えたpll回路及び測定装置並びにpllロック検出方法 | |
JP2020043427A (ja) | 発振回路、それを用いた信号発生装置及び信号分析装置、並びに内部周波数設定方法 | |
JP2019087910A (ja) | Pll回路及びそれを備えた測定装置並びにpll回路の制御方法 | |
JP2019087772A (ja) | 発振回路、それを用いた信号発生装置及び信号分析装置、並びにテーブル更新方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150803 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160531 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160616 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5956383 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |