JP2006005523A - フラクショナル・スプリアスの低減方法、フラクショナル・スプリアスの発生を低減したフラクショナルｎ−ｐｌｌ発振器 - Google Patents

Abstract

【課題】フラクショナルＮ−ＰＬＬにおけるフラクショナル・スプリアスの低減
【解決手段】非線形素子を有する位相比較器と位相比較器の出力信号の低周波成分に応答する可変周波数発振器とを備え、位相比較器には可変周波数発振器の出力信号を分周した信号と基準信号とが入力されるフラクショナルＮ−ＰＬＬ発振器において、フラクショナル・スプリアスを低減する方法であって、前記位相比較器に入力される前記信号から、前記可変周波数発振器の発振周波数成分を除去し、それによりフラクショナル・スプリアスを低減する。図においては、ゲートを用いて、可変周波数発振器の発振周波数成分を除去する。
【選択図】 図４

Description

本発明は、ＰＬＬ回路に用いられる位相比較器に係り、特に、フラクショナルＮ−ＰＬＬ回路に用いられる位相比較器に関する。

位相比較器は、位相ロックループ（ＰＬＬ）に不可欠な構成要素の１つである。位相比較器は、ＰＬＬにおいて、スプリアスを発生させ、それにより出力信号のＳ／Ｎ比を低下させる要因の１つである。従来より、位相比較器に起因するスプリアスを低減するための試みが為されている（例えば、特許文献１を参照。）。

ＰＬＬの一種に、フラクショナルＮ―ＰＬＬというものがある。ここで、フラクショナルＮ―ＰＬＬ発振器の概略構成を示すブロック図を図１に示す。図において、フラクショナルＮ―ＰＬＬ発振器１００は、基準信号源１１０と、位相比較器１２０と、低域濾波器１３０と、電圧制御発振器１４０と、フラクショナルＮ分周器１５０とを備える。以下、電圧制御発振器を「ＶＣＯ」と称する。また、低域濾波器を「ＬＰＦ」と称する。位相比較器１２０は、基準信号源１１０の出力信号とフラクショナルＮ分周器１５０の出力信号との位相差を検出し出力する。ＬＰＦ１３０は、位相比較器１２０の出力信号を濾波してＶＣＯ１４０に出力する。ＶＣＯ１４０は、ＬＰＦ１３０の出力信号に応じて出力信号の周波数を変化させる。フラクショナルＮ分周器１５０は、ＶＣＯ１４０の出力信号を所望の分周比で分周して位相比較器１２０に出力する。

特開平１１−７４７３４号公報（第３頁、図３）

上記の様に構成されるフラクショナルＮ―ＰＬＬでは、固有のスプリアスが発生する。本明細書において、その固有のスプリアスを、フラクショナル・スプリアスと称する。フラクショナル・スプリアスは、スペクトラムとして見ると、ＶＣＯ１４０の出力信号の両側に出現するスプリアスであって、ＶＣＯ１４０の出力信号の周波数に対するオフセット周波数は、ＶＣＯ１４０の出力信号の周波数と、基準信号源１１０の出力信号の高調波周波数であってＶＣＯ１４０の出力信号の周波数に最も近い周波数との差に等しい。

このフラクショナル・スプリアスは、従来のスプリアス対応技術を用いても、低減することができない。そこで、本発明は、フラクショナル・スプリアスを低減する位相比較器を提供することを目的とする。

このフラクショナル・スプリアスは、意図しない経路を介して位相比較器および位相比較器の周辺に結合するＶＣＯ出力信号と、位相比較器に入力される信号とが位相比較器の内部で相互変調することにより生じる歪み成分に起因することが分かった。本発明は、フラクショナル・スプリアスを低減するために、位相比較器へ入力される信号からＶＣＯ出力信号成分を除去し、これにより、位相比較器内で生じる、ＶＣＯ出力信号と位相比較器に入力される信号との相互変調歪みを低減または除去する。

すなわち、本第一の発明は、非線形素子を有する位相比較器と位相比較器の出力信号の低周波成分に応答する可変周波数発振器とを備え、位相比較器には可変周波数発振器の出力信号を分周した信号と基準信号とが入力されるフラクショナルＮ−ＰＬＬ発振器において、フラクショナル・スプリアスを低減する方法であって、前記位相比較器に入力される前記信号から、前記可変周波数発振器の発振周波数成分を除去するステップを含むことを特徴とするものである。

また、本第二の発明は、非線形素子を有する位相比較器と位相比較器の出力信号の低周波成分に応答する可変周波数発振器とを備え、位相比較器には可変周波数発振器の出力信号を分周した信号と基準信号とが入力されるフラクショナルＮ−ＰＬＬ発振器において、前記可変周波数発振器の発振周波数成分を除去する手段を前記位相比較器の入力前段に備え、それによりフラクショナル・スプリアスを低減するようにしたことを特徴とするものである。

さらに、本第三の発明は、本第二の発明において、前記除去手段が低域濾波器であることを特徴とするものである。

またさらに、本第四の発明は、本第三の発明において、前記除去手段が入力信号に応答して２値の信号を出力するゲートであることを特徴とするものである。

また、本第五の発明は、本第四の発明において、前記ゲートは、前記可変周波数発振器の発振周波数成分が除去または低減された電源が与えられることを特徴とするものである。

さらに、本第六の発明は、本第三の発明ないし本第五の発明のいずれかにおいて、前記位相比較器と前記除去手段との間の信号経路が、前記可変周波数発振器の発振周波数成分の混入を抑制するような構造を有することを特徴とするものである。

またさらに、本第七の発明は、本第六の発明において、前記位相比較器がデュアル・フリップフロップ型の位相比較器であることを特徴とするものである。

本発明によれば、フラクショナルＮ−ＰＬＬにおけるフラクショナル・スプリアスを従来に比べて低減できる位相比較器が提供される。本発明によれば、フラクショナル・スプリアスを低減するための追加回路領域が小さい。

以下、本発明の好適実施形態を、添付の図面を適宜参照しながら、以下に説明する。本発明の第一の実施形態は、フラクショナルＮ―ＰＬＬ発振器２００である。ここで、フラクショナルＮ―ＰＬＬ発振器２００の概略構成を示すブロック図を図２に示す。図において、フラクショナルＮ―ＰＬＬ発振器２００は、基準信号源２１０と、濾波器２２０と、位相比較器２３０と、ＬＰＦ２４０と、ＶＣＯ２５０と、フラクショナルＮ分周器２６０と、濾波器２７０とを備える。基準信号源２１０の出力信号は、濾波器２２０を介して、位相比較器２３０に入力される。フラクショナルＮ分周器２６０の出力信号は、濾波器２７０を介して、位相比較器２３０に入力される。位相比較器２３０は、それら２つの入力信号間の位相差を検出する。位相比較器２３０の出力信号は、ＬＰＦ２４０を介してＶＣＯ２５０に入力される。ＶＣＯ２５０は、入力信号に応じて発振周波数を変化させる発振器である。つまり、ＶＣＯ２５０は、位相比較器２３０の出力信号に応答して発振周波数を変化させる。フラクショナルＮ分周器２６０は、ＶＣＯ２５０の出力信号を所望の分周比Ｍで分周する。

ここで、位相比較器２３０について、さらに詳細に説明する。ここで、位相比較器２３０の概略構成を示すブロック図を図３に示す。図において、位相比較器２３０は、第一の入力端子２３１と、第二の入力端子２３２と、Ｄフリップフロップ２３３と、Ｄフリップフロップ２３４と、ＮＡＮＤゲート２３５と、第一の出力端子２３６と、第二の出力端子２３７とを備える。

第一の入力端子２３１で受信される信号は、Ｄフリップフロップ２３３のクロック入力端子Ｋ_１に与えられる。第二の入力端子２３２で受信される信号は、Ｄフリップフロップ２３４のクロック入力端子Ｋ_２に与えられる。Ｄフリップフロップ２３３のデータ入力端子Ｄ_１およびＤフリップフロップ２３４のデータ入力端子Ｄ_２は、論理レベル ロー（Ｌｏｗ）が与えられる。Ｄフリップフロップ２３３の反転データ出力端子Ｑ_１およびＤフリップフロップ２３４の反転データ出力端子Ｑ_２のそれぞれは、ＮＡＮＤゲート２３５の入力端子Ａおよび入力端子Ｂのそれぞれに接続される。また、Ｄフリップフロップ２３３の反転データ出力端子Ｑ_１は、出力端子２３６に接続される。Ｄフリップフロップ２３４の反転データ出力端子Ｑ_２は、出力端子２３７に接続される。ＮＡＮＤゲート２３５の出力端子Ｃは、Ｄフリップフロップ２３３のセット端子Ｓ_１およびＤフリップフロップ２３４のセット端子Ｓ_２に接続される。位相比較器２３０は、いわゆるデュアルフリップ型の位相検出部であって、Ｄフリップフロップ２３３および２３４は、ＪＫフリップフロップなど他のフリップフロップに代えることができる。また、セット端子Ｓ_１およびＳ_２をの代わりにリセット端子を用いることもできる。その場合、反転データ出力端子を非反転データ出力に代えるなどの変更が必要であるが、そのような変更は当業者であれば容易に想像できるであろう。

Ｄフリップフロップ２３３および２３４やＮＡＮＤゲート２３５は、トランジスタなどの非線形素子により構成されている。理想的には、トランジスタは飽和領域で動作し、線形素子と近似できるが、実際には非線形性が残留している。従って、所望しない周波数成分がこれらの論理回路内に存在する場合、その成分がたとえ微弱であって、相互変調歪みを生じさせてしまう。また、その成分が、論路回路としての動作に何ら影響を及ぼさない程度に小さいものであっても、位相比較器の出力信号に対して歪み成分の影響が現れるのである。

そこで、濾波器２２０および濾波器２７０は、ＶＣＯ２５０の出力信号が位相比較器２３０内に入らないように、基準信号源２１０の出力信号およびフラクショナルＮ分周器２６０の出力信号から、ＶＣＯ２５０の発振周波数成分（出力信号成分）を除去できるような遮断特性を有する。ＶＣＯ２５０の発振周波数は、位相比較器２３０の入力信号の周波数よりも高い。従って、濾波器２２０および濾波器２７０は、ＬＰＦまたは帯域除去フィルタである。

また、濾波器２２０と位相比較器２３０との間の信号経路、および、濾波器２７０と位相比較器２３０との間の信号経路において、ＶＣＯ２５０の発振周波数成分（出力信号成分）の混入を避けなければならない。そこで、濾波器２２０と位相比較器２３０とを近接させ、また、濾波器２７０と位相比較器２３０とを近接させ、それにより、それらの信号経路をできるだけ短くする。それらの信号経路を十分に短くできない場合は、それらの信号経路をシールドされたケーブルなどで構成する。

さらに、ＶＣＯ２５０の発振周波数成分（出力信号成分）が電源経路を介して位相比較器２３０に混入するのを防ぐために、ＶＣＯ２５０の電源系と位相比較器２３０の電源系とを絶縁したり、位相比較器２３０の電源端子の近傍にフィルタを付加する。電源端子の近傍に付加するフィルタは、電源からＶＣＯ２５０の発振周波数成分（出力信号成分）を除去できるような遮断特性を有する。もしくは、無視できる程度にＶＣＯ２５０の発振周波数成分を低減するような遮断特性を有する。

ところで、ＶＣＯ２５０の発振周波数と基準信号源２１０の出力信号の周波数が近い場合、濾波器２２０および濾波器２７０では、期待した特性を得られない場合がある。つまり、基準信号源２１０の出力信号およびフラクショナルＮ分周器２６０の出力信号から、ＶＣＯ２５０の発振周波数成分（出力信号成分）を十分に除去できず、フラクショナル・スプリアスが期待通りに除去されない場合がある。以下に、そのような問題を解決する本発明の第二の実施形態を説明する。

本発明の第二の実施形態は、フラクショナルＮ―ＰＬＬ発振器３００である。ここで、フラクショナルＮ―ＰＬＬ発振器３００の概略構成を示すブロック図を図４に示す。図４において、図２と同一の要素は、同一の参照番号を付して説明を省略する。図において、フラクショナルＮ―ＰＬＬ発振器３００は、基準信号源２１０と、ゲート３１０と、位相比較器２３０と、ＬＰＦ２４０と、ＶＣＯ２５０と、フラクショナルＮ分周器２６０と、ゲート３２０とを備える。基準信号源２１０の出力信号は、ゲート３１０を介して、位相比較器２３０に入力される。フラクショナルＮ分周器２６０の出力信号は、ゲート３２０を介して、位相比較器２３０に入力される。位相比較器２３０は、それら２つの入力信号間の位相差を検出する。位相比較器２３０の出力信号は、ＬＰＦ２４０を介してＶＣＯ２５０に入力される。ＶＣＯ２５０は、入力信号に応じて発振周波数を変化させる発振器である。つまり、ＶＣＯ２５０は、位相比較器２３０の出力信号に応答して発振周波数を変化させる。フラクショナルＮ分周器２６０は、ＶＣＯ２５０の出力信号を所望の分周比Ｍで分周する。

ゲート３１０およびゲート３２０は、入力信号に応答して２値の信号を出力する論理素子または論理回路である。従って、それらの出力信号は、理想的には、論理レベル・ハイまたはローにより表現される。また、それらの出力信号の一部または全部が振動している場合であっても、それらの出力信号にはＶＣＯ２５０の発振周波数成分（出力信号成分）が含まれないことが望ましい。または、それらの出力信号にＶＣＯ２５０の発振周波数成分（出力信号成分）が含まれていても、当該発振成分が十分に小さく抑えられ、ＶＣＯ２５０の出力信号に含まれるフラクショナル・スプリアスが無視しうる程度であれば良い。要するに、ゲート３１０およびゲート３２０は、ＶＣＯ２５０の出力信号が位相比較器２３０内に入らないように、基準信号源２１０の出力信号およびフラクショナルＮ分周器２６０の出力信号から、ＶＣＯ２５０の発振周波数成分（出力信号成分）を除去できるような特性を有する。

また、ゲート３１０と位相比較器２３０との間の信号経路、および、ゲート３２０と位相比較器２３０との間の信号経路において、ＶＣＯ２５０の発振周波数成分（出力信号成分）の混入を避けなければならない。そこで、ゲート３１０と位相比較器２３０とを近接させ、また、ゲート３２０と位相比較器２３０とを近接させ、それにより、それらの信号経路をできるだけ短くする。それらの信号経路を十分に短くできない場合は、それらの信号経路をシールドされたケーブルなどで構成する。

さて、上記の実施形態において、以下のような変形が可能である。

まず、第一の実施形態においては、位相比較器２３０が濾波器２２０および濾波器２７０を備え、１つの位相比較器とすることができる。この場合、内蔵される濾波器の遮断特性が外部調整可能なように設計されるとなお良い。また、第二の実施形態においては、位相比較器２３０がゲート３１０およびゲート３２０を備え、１つの位相比較器とすることもできる。

ここで、本発明の効果を明らかにするために、図５と図６を参照する。図５は、従来のフラクショナルＮ−ＰＬＬ発振器の出力スペクトラムを示す図である。図６は、本発明のフラクショナルＮ−ＰＬＬ発振器の出力スペクトラムを示す図である。両図において、縦軸は電力を示す。また、横軸は、周波数を示す。横軸は、全幅が１００ｋＨｚであり、破線により１０分割されている。基準発振器の出力信号周波数は、５ＭＨｚである。フラクショナルＮ分周器の分周比は、１６０．００２である。ＶＣＯの発振周波数は８００．０１ＭＨｚである。図５において、キャリアの両側の１０ｋＨｚオフセット位置に１つずつスプリアスが存在する。これらのフラクショナルスプリアスは、基準発振器の出力信号の１６０倍高調波成分（８００ＭＨｚ）とＶＣＯの出力信号成分（８００．０１ＭＨｚ）とが、位相比較器の内部で相互変調され生じたものである。つまり、フラクショナルスプリアスは、フラクショナルＮ分周器の割数が整数でない場合に生じる。一方、図６では、それらのスプリアスの存在が確認できない。このような効果は、第一の実施形態および第二の実施形態の両方において、ほぼ同様に得られる。

従来のフラクショナルＮ−ＰＬＬ発振器１００を示すブロック図である。 本発明の第一の実施形態であるフラクショナルＮ−ＰＬＬ発振器２００を示すブロック図である。 位相比較器２３０の内部構成を示す図である。 本発明の第二の実施形態であるフラクショナルＮ−ＰＬＬ発振器３００を示すブロック図である。 従来のフラクショナルＮ−ＰＬＬ発振器の出力スペクトラムを示す図である。 本発明のフラクショナルＮ−ＰＬＬ発振器の出力スペクトラムを示す図である。

符号の説明

１００，２００，３００ フラクショナルＮ―ＰＬＬ発振器
１１０，２１０ 基準信号源
１２０，２３０ 位相比較器
１３０ 低域濾波器
１４０ 電圧制御発振器
１５０，２６０ フラクショナルＮ分周器
２２０，２７０ 濾波器
２３１，２３２ 入力端子
２３３，２３４ Ｄフリップフロップ
２３５ ゲート
２３６，２３７ 出力端子
３１０，３１０ ゲート

Claims (7)

1. 非線形素子を有する位相比較器と位相比較器の出力信号の低周波成分に応答する可変周波数発振器とを備え、位相比較器には可変周波数発振器の出力信号を分周した信号と基準信号とが入力されるフラクショナルＮ−ＰＬＬ発振器において、フラクショナル・スプリアスを低減する方法であって、
   前記位相比較器に入力される前記信号から、前記可変周波数発振器の発振周波数成分を除去するステップ、
   を含む方法。
2. 非線形素子を有する位相比較器と位相比較器の出力信号の低周波成分に応答する可変周波数発振器とを備え、位相比較器には可変周波数発振器の出力信号を分周した信号と基準信号とが入力されるフラクショナルＮ−ＰＬＬ発振器において、
   前記可変周波数発振器の発振周波数成分を除去する手段を前記位相比較器の入力前段に備え、それによりフラクショナル・スプリアスを低減するようにした、
   ことを特徴とするフラクショナルＮ−ＰＬＬ発振器。
3. 前記除去手段は、低域濾波器である、
   ことを特徴とする請求項２に記載のフラクショナルＮ−ＰＬＬ発振器。
4. 前記除去手段は、入力信号に応答して２値の信号を出力するゲートである、
   ことを特徴とする請求項２に記載のフラクショナルＮ−ＰＬＬ発振器。
5. 前記ゲートは、前記可変周波数発振器の発振周波数成分が除去または低減された電源が与えられる、
   ことを特徴とする請求項４に記載のフラクショナルＮ−ＰＬＬ
6. 前記位相比較器と前記除去手段との間の信号経路は、前記可変周波数発振器の発振周波数成分の混入を抑制するような構造を有する、
   ことを特徴とする請求項３乃至請求項５のいずれかに記載のフラクショナルＮ−ＰＬＬ発振器。
7. 前記位相比較器は、デュアル・フリップフロップ型の位相比較器である、
   ことを特徴とする請求項６に記載のフラクショナルＮ−ＰＬＬ発振器。
   

Images