CN107733431B - 一种多路相参频率综合器 - Google Patents

一种多路相参频率综合器 Download PDF

Info

Publication number
CN107733431B
CN107733431B CN201711130558.1A CN201711130558A CN107733431B CN 107733431 B CN107733431 B CN 107733431B CN 201711130558 A CN201711130558 A CN 201711130558A CN 107733431 B CN107733431 B CN 107733431B
Authority
CN
China
Prior art keywords
signal
phase
frequency
signals
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711130558.1A
Other languages
English (en)
Other versions
CN107733431A (zh
Inventor
杨远望
谌志强
淦柏川
鲍诚诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201711130558.1A priority Critical patent/CN107733431B/zh
Publication of CN107733431A publication Critical patent/CN107733431A/zh
Application granted granted Critical
Publication of CN107733431B publication Critical patent/CN107733431B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种基于环内混频锁相环电路结构的多路相参频率综合器，根据锁相环及直接数字频率合成器相关原理，通过直接数字频率合成器与集成压控振荡器的锁相环直接相连的结构产生环内混频锁相环电路的混频本振输入信号，实现多路环内混频锁相环电路混频本振信号线性扫频同步及系统输出信号频率大步进调节；同时，使用直接数字频率合成器与集成数字鉴相器直接相连的结构产生环内混频锁相环电路的鉴相输入信号，实现多路环内混频锁相环电路鉴相信号灵活配置及系统输出信号小步进调节；这样使系统输出的信号满足单路信号的性能指标以外，还具有多路信号的相位相关性及信号同步性的特点，具有一定的通用性。

Description

一种多路相参频率综合器
技术领域
本发明属于频率合成技术领域，更为具体地讲，涉及一种多路相参频率综合器。
背景技术
频率合成技术是指实现由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算，产生具有同样稳定度和精确度的大量离散频率的技术，实现频率合成的电路叫频率综合器。对频率综合器的主要技术指标要求通常有：输出频率范围，最小频率步进(也称为频率间隔)，频谱纯度(包含相位噪声和相位杂散)，频率切换时间(也称变频时间、跳频时间)。
对于输出多路信号的频率综合器，其多路输出信号技术指标还包括多路信号相位相关性(包括相位连续性、相位相参性)以及多路信号同步性等特点。由于技术上的高难度以及对技术指标的要求的愈来愈高，频率合成技术始终是现代电子(通信)系统的关键技术难点之一。
对于多路信号的相位相关性，主要是指相位相参性。相参性体制主要指系统能提供一个稳定的发射初相，并且在整个接收信号期间连续存在。根据系统初相位可以对接收信号进行相位判断，从而可以进行多普勒信息提取。
目前以此为需求的频率综合器设计普遍使用的电路结构为多路直接数字频率合成器信号输出，该电路设计简单，输出信号的相噪能够得到保障，但是多路信号的相参性、信号杂散以及多路信号的同步性得不到保障
发明内容
本发明的目的在于克服现有技术的不足，提供一种多路相参频率综合器，根据直接频率合成器及锁相环原理设计频率综合器，使其输出的信号除了能够满足单路信号的性能指标以外，还具有多路信号的相位相关性以及输出信号同步性的特点。
为实现上述发明目的，本发明一种多路相参频率综合器，其特征在于，包括：
高稳定度晶振，用于产生一路高精度、高稳定度的基准信号fCLK，并将fCLK输入到集成压控振荡器的锁相环；
集成压控振荡器的锁相环1，将接收到的基准信号fCLK作为参考信号，再对参考信号进行倍频，得到倍频后的信号fPLL1，并输出到多路功率分配器1；
多路功率分配器1，用于将fPLL1分配成多路信号，再分别送入到多路环内混频锁相环电路和直接数字频率合成器0；
直接数字频率合成器0，用于接收来自多路功率分配器1分配的一路信号，并作为工作时钟信号fsys，然后直接数字频率合成器0输出信号fDDS_LO至集成压控振荡器的锁相环2；
集成压控振荡器的锁相环2，将接收到的fDDS_LO信号作为参考信号，再对参考信号进行倍频，得到倍频后的信号fPLL2，并输出到多路功率分配器2；
多路功率分配器2，用于将fPLL2分配成多路信号，再分别送入到多路环内混频锁相环电路；
多路环内混频锁相环电路，均包括直接数字频率合成器、集成数字鉴相器、环路滤波器、压控振荡器和混频器；
其中，直接数字频率合成器接收来自多路功率分配器1分配的一路信号，并作为工作时钟信号，然后直接数字频率合成器输出信号fDDSn到集成数字鉴相器；
集成数字鉴相器包含两个信号输入口，其中一个信号输入口接收信号fDDSn，作为鉴相参考信号，另一信号输入口接收来自混频器的输出信号；集成数字鉴相器根据接收的两路信号的相位差值正比例输出控制电压信号；
环路滤波器用于接收集成数字鉴相器输出的控制电压信号，并进行滤波，滤除高频干扰分量后输入到压控振荡器；
压控振荡器包括一个输入口和两个输出口，其中，两个输出口分别为本振信号输出口fOUT和1/4本振信号输出口1/4fOUT；
将滤波后的控制电压信号作为压控振荡器的输入信号，并通过输入口输入，再通过输入电压的不同输出不同频率的射频信号，其中，通过本振信号输出口fOUT输出的射频信号作为频率综合器的输出信号，通过本振信号输出口1/4fOUT输出的射频信号作为混频器的输入信号；
混频器的射频信号输入口接收压控振荡器输出的射频信号，而本振信号输入口接收多路功率分配器2分配的一路信号，再对接收到的两路信号进行混频处理，产生出两路信号的差频信号，并反馈给集成数字鉴相器。
本发明的发明目的是这样实现的：
本发明为一种多路相参频率综合器，一种基于环内混频锁相环电路结构的多路相参频率综合器，根据锁相环及直接数字频率合成器相关原理，通过直接数字频率合成器与集成压控振荡器的锁相环直接相连的结构产生环内混频锁相环电路的混频本振输入信号，实现多路环内混频锁相环电路混频本振信号线性扫频同步及系统输出信号频率大步进调节。同时，使用直接数字频率合成器与集成数字鉴相器直接相连的结构产生环内混频锁相环电路的鉴相输入信号，实现多路环内混频锁相环电路鉴相信号灵活配置及系统输出信号小步进调节。上述描述的基于环内混频锁相环电路结构，除了使系统输出的信号满足单路信号的性能指标以外，还具有多路信号的相位相关性及信号同步性的特点，具有一定的通用性，可广泛应用于需求多路相参频率信号的现代电子与通信系统以及阵列雷达系统。
同时，本发明一种多路相参频率综合器还具有以下有益效果：
(1)、采用直接频率合成器产生鉴相参考信号，解决了频率间隔不可调的问题；
(2)、采用直接频率合成器与集成压控振荡器的锁相环直接相连的结构产生环内混频锁相环电路的本振信号，解决了多路线性调频信号同步的问题；
(3)、采用时钟源同源结构与直接频率合成器的结构，解决了多路输出信号相位相参性的问题；
(4)、采用环内混频锁相环电路，解决了输出射频信号可同时大步进及小步进频率间隔连续可调的问题。
附图说明
图1是本发明一种多路相参频率综合器原理图；
图2是图1所示环内混频锁相环电路原理图。
具体实施方式
下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。
实施例
图1是本发明一种多路相参频率综合器原理图。
在本实施例中，如图1所示，本发明一种多路相参频率综合器，包括：高稳定度晶振100、集成压控振荡器的锁相环101、多路功率分配器102、直接数字频率合成器108、集成压控振荡器的锁相环109、多路功率分配器110和多路环内混频锁相环电路111-118。
高稳定度晶振100，用于产生一路高精度、高稳定度的基准信号fCLK，并将fCLK输入到集成压控振荡器的锁相环101；
集成压控振荡器的锁相环101，将接收到的基准信号fCLK作为参考信号，再对参考信号实现倍频功能，得到倍频后的信号fPLL1，并输出到多路功率分配器102，其中，fPLL1＝K1fCLK，K1为倍频因子；
多路功率分配器102，用于将fPLL1分配成多路信号，其中，分配成多路信号时满足：分配后的多路信号的频率、相位与输入信号相同，但功率存在差别；再分别送入到多路环内混频锁相环电路111-118和直接数字频率合成器108；
直接数字频率合成器108，用于接收来自多路功率分配器102分配的一路信号，并作为工作时钟信号fsys，然后直接数字频率合成器108输出信号fDDS_LO至集成压控振荡器的锁相环109；
其中，直接数字频率合成器108的输出信号与输入信号满足以下关系：
Figure GDA0001528022200000041
其中，fDDS_LO为直接数字频率合成器108的输出信号频率，fsys为直接数字频率合成器108的工作时钟信号频率；FTWLO为直接数字频率合成器108的频率控制字；N为直接数字频率合成器108的频率调谐寄存器位数；
集成压控振荡器的锁相环109，将接收到的fDDS_LO信号作为参考信号，再对参考信号实现倍频功能，得到倍频后的信号fPLL2，并输出到多路功率分配器110，其中，fPLL2＝K2fDDS_LO，K2为倍频因子；
多路功率分配器110，用于将fPLL2分配成多路信号，再分别送入到多路环内混频锁相环电路111-118；其中，多路功率分配器110分配成多路信号时同样满足：分配后的多路信号的频率、相位与输入信号相同，但功率存在差别；
多路环内混频锁相环电路111-118，均包括直接数字频率合成器103、集成数字鉴相器104、环路滤波器105、压控振荡器106和混频器107；
其中，我们以第n路分配的信号为例进行说明，直接数字频率合成器103接收来自多路功率分配器102分配的第n路信号，n＝1,2，…，8，并作为工作时钟信号fsys_n，然后直接数字频率合成器103输出信号fDDS_n到集成数字鉴相器104；
在本实施例中，直接数字频率合成器103的输出信号与输入信号满足以下关系：
Figure GDA0001528022200000051
其中，fDDS_n为直接数字频率合成器103的输出信号频率，fsys_n为直接数字频率合成器103的工作时钟信号频率；FTWn为直接数字频率合成器103的频率控制字；N为直接数字频率合成器103的频率调谐寄存器位数；
集成数字鉴相器104包含两个信号输入口，其中一个信号输入口接收信号fDDS_n，作为鉴相参考信号，另一信号输入口接收来自混频器107的输出信号；集成数字鉴相器104根据接收的两路信号的相位差值正比例输出控制电压信号；
其中，集成数字鉴相器输出控制电压信号时满足：如果接收的两路信号的相位差越大，则正比例输出的控制电压值越大，反之则越小，如果相位差值固定，输出控制电压值固定；
环路滤波器105用于接收集成数字鉴相器104输出的控制电压信号，并进行滤波，滤除高频干扰分量后输入到压控振荡器106；
压控振荡器106包括一个输入口和两个输出口，其中，两个输出口分别为本振信号输出口fOUT和1/4本振信号输出口1/4fOUT；
将滤波后的控制电压信号通过输入口输入并作为输入信号，通过输入电压的不同输出不同频率的射频信号，其中，通过本振信号输出口fOUT输出的射频信号作为频率综合器的输出信号，通过本振信号输出口1/4fOUT输出的射频信号作为混频器107的输入信号；
混频器107的射频信号输入口接收压控振荡器106输出的射频信号，而本振信号输入口接收多路功率分配器110分配的一路信号，再对接收到的两路信号进行混频处理，产生出两路信号的差频信号，并反馈给集成数字鉴相器104。
通过上述分析可知环内混频锁相环接收信号fPLL2和信号fDDS_n后，输出多路相参频率fOUTn，具体关系如下：
fPLL2＝K2fDDS_LO
fOUTn＝4(fPLL2+fDDS_n)
因此可以得到输出信号表示为：
fOUTn＝4(K2fDDS_LO+fDDS_n)
通过上述公式可以看出，输出信号主要由直接频率合成器与集成压控振荡器的锁相环决定，调节fDDS_n实现小步进频率改变；调节K2实现大步进频率调节；调节fDDS_LO为输出线性扫频信号模式，整个系统将同步的输出多路线扫频信号，解决了多路线性扫频信号同步的难题。
我们再对输出信号相位进行分析：假设输入到集成数字鉴相器104的参考信号输入端口的鉴相信号的相位为2πfDDS_nt+θDDS_n,此鉴相信号由直接频率合成器103提供；假设输入到集成压控振荡器的锁相环109的参考信号的相位为2πfDDS_LOt+θDDS_LO，此信号由直接频率合成器108提供；则多路相参频率综合器输出多路信号的相位可表示为：
2πfOUTnt+θOUTn＝4*2π(K2fDDS_LOt+fDDS_nt)+4(θDDS_LO+θDDS_n)
从而可以看出，输出信号的相位主要由直接频率合成器与集成压控振荡器的锁相环决定，通过调节直接频率合成器的初始相位，可以调整频率综合器装置输出的多路信号的初始相位。可调整相位的多路相参频率综合装置能够广泛的应用在电子通信系统中，而多路信号相参特性与相位可调节特性更是阵列雷达系统的关键。
尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims (1)

1.一种多路相参频率综合器，其特征在于，包括：
高稳定度晶振，用于产生一路高精度、高稳定度的基准信号fCLK，并将fCLK输入到集成压控振荡器的锁相环；
集成压控振荡器的锁相环1，将接收到的基准信号fCLK作为参考信号，再对参考信号进行倍频，得到倍频后的信号fPLL1，并输出到多路功率分配器1；
多路功率分配器1，用于将fPLL1分配成多路信号，再分别送入到多路环内混频锁相环电路和直接数字频率合成器0；
直接数字频率合成器0，用于接收来自多路功率分配器1分配的一路信号，并作为工作时钟信号fsys，然后直接数字频率合成器0输出信号fDDS_LO至集成压控振荡器的锁相环2；
集成压控振荡器的锁相环2，将接收到的fDDS_LO信号作为参考信号，再对参考信号进行倍频，得到倍频后的信号fPLL2，并输出到多路功率分配器2；
多路功率分配器2，用于将fPLL2分配成多路信号，再分别送入到多路环内混频锁相环电路；
多路环内混频锁相环电路，均包括直接数字频率合成器、集成数字鉴相器、环路滤波器、压控振荡器和混频器；
其中，直接数字频率合成器接收来自多路功率分配器1分配的一路信号，并作为工作时钟信号，然后直接数字频率合成器输出信号fDDSn到集成数字鉴相器；
集成数字鉴相器包含两个信号输入口，其中一个信号输入口接收信号fDDSn，作为鉴相参考信号，另一信号输入口接收来自混频器的输出信号；集成数字鉴相器根据接收的两路信号的相位差值正比例输出控制电压信号；
环路滤波器用于接收集成数字鉴相器输出的控制电压信号，并进行滤波，滤除高频干扰分量后输入到压控振荡器；
压控振荡器包括一个输入口和两个输出口，其中，两个输出口分别为本振信号输出口fOUT和1/4本振信号输出口1/4fOUT；
将滤波后的控制电压信号作为压控振荡器的输入信号，并通过输入口输入，再通过输入电压的不同输出不同频率的射频信号，其中，通过本振信号输出口fOUT输出的射频信号作为频率综合器的输出信号，通过本振信号输出口1/4fOUT输出的射频信号作为混频器的输入信号；
混频器的射频信号输入口接收压控振荡器输出的射频信号，而本振信号输入口接收多路功率分配器2分配的一路信号，再对接收到的两路信号进行混频处理，产生出两路信号的差频信号，并反馈给集成数字鉴相器
其中，所述的多路功率分配器将输入信号分配成多路信号时满足：分配后的多路信号的频率、相位与输入信号相同，但功率存在差别；
其中，所述的直接数字频率合成器的输出信号与输入信号满足以下关系：
Figure FDA0002853331430000021
其中，fDDS为直接数字频率合成器的输出信号频率，f为直接数字频率合成器的工作时钟信号频率；FTW为直接数字频率合成器的频率控制字；N为直接数字频率合成器的频率调谐寄存器位数；
其中，所述的集成数字鉴相器输出控制电压信号时满足：如果接收的两路信号的相位差越大，则正比例线性输出的控制电压值越大，反之则越小。
CN201711130558.1A 2017-11-15 2017-11-15 一种多路相参频率综合器 Active CN107733431B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711130558.1A CN107733431B (zh) 2017-11-15 2017-11-15 一种多路相参频率综合器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711130558.1A CN107733431B (zh) 2017-11-15 2017-11-15 一种多路相参频率综合器

Publications (2)

Publication Number Publication Date
CN107733431A CN107733431A (zh) 2018-02-23
CN107733431B true CN107733431B (zh) 2021-03-30

Family

ID=61216078

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711130558.1A Active CN107733431B (zh) 2017-11-15 2017-11-15 一种多路相参频率综合器

Country Status (1)

Country Link
CN (1) CN107733431B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108988856B (zh) * 2018-07-19 2021-10-08 中国科学院声学研究所南海研究站 一种用于干涉雷达的多路输出线性扫频源及其控制方法
CN110739966B (zh) * 2019-09-29 2021-12-17 浙江大学 一种宽带低杂散锁相环电路
CN110798207B (zh) * 2019-09-29 2021-12-17 浙江大学 一种锁相环带宽拓展电路
CN112422125A (zh) * 2021-01-25 2021-02-26 成都市克莱微波科技有限公司 一种捷变频率源

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101242181A (zh) * 2008-03-20 2008-08-13 北京创毅视讯科技有限公司 一种频率合成器及频率合成方法
CN101483433A (zh) * 2009-01-22 2009-07-15 中国人民解放军国防科学技术大学 一种步进频率的高速频率合成器
CN101540606A (zh) * 2009-02-20 2009-09-23 中国科学院微电子研究所 基于多路采样的频率综合器及频率综合方法
CN202679346U (zh) * 2012-08-04 2013-01-16 成都联帮微波通信工程有限公司 多路相参信号频率合成器
CN103560785A (zh) * 2013-10-28 2014-02-05 中国电子科技集团公司第四十一研究所 一种产生相位相干信号的方法与装置
CN103944565A (zh) * 2013-01-18 2014-07-23 西安电子科技大学 一种数字直接频率合成器
CN107276588A (zh) * 2017-08-07 2017-10-20 成都菲斯洛克电子技术有限公司 一种低谐波锁相源电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049855B2 (en) * 2001-06-28 2006-05-23 Intel Corporation Area efficient waveform evaluation and DC offset cancellation circuits
US7158587B2 (en) * 2001-09-18 2007-01-02 Agere Systems Inc. Multi-channel serdes receiver for chip-to-chip and backplane interconnects and method of operation thereof
US9479185B2 (en) * 2014-12-12 2016-10-25 Bae Systems Information And Electronic Systems Integration Inc. Modified delta-sigma modulator for phase coherent frequency synthesis applications

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101242181A (zh) * 2008-03-20 2008-08-13 北京创毅视讯科技有限公司 一种频率合成器及频率合成方法
CN101483433A (zh) * 2009-01-22 2009-07-15 中国人民解放军国防科学技术大学 一种步进频率的高速频率合成器
CN101540606A (zh) * 2009-02-20 2009-09-23 中国科学院微电子研究所 基于多路采样的频率综合器及频率综合方法
CN202679346U (zh) * 2012-08-04 2013-01-16 成都联帮微波通信工程有限公司 多路相参信号频率合成器
CN103944565A (zh) * 2013-01-18 2014-07-23 西安电子科技大学 一种数字直接频率合成器
CN103560785A (zh) * 2013-10-28 2014-02-05 中国电子科技集团公司第四十一研究所 一种产生相位相干信号的方法与装置
CN107276588A (zh) * 2017-08-07 2017-10-20 成都菲斯洛克电子技术有限公司 一种低谐波锁相源电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
毫米波低相噪捷变频高分辨率雷达频率源设计;杨远望等;《电子应用技术》;20111006;第37卷(第10期);第56-59页 *

Also Published As

Publication number Publication date
CN107733431A (zh) 2018-02-23

Similar Documents

Publication Publication Date Title
CN107733431B (zh) 一种多路相参频率综合器
CN104135280B (zh) 一种谐波发生加混频的频率源电路
KR101840919B1 (ko) 감소한 주파수 시그널링을 사용하여 다수의 오실레이터를 동기화하는 시스템 및 방법
RU2018101470A (ru) Синтезатор частот со сверхнизким фазовым шумом
US8749282B1 (en) Translational phase lock loop and synthesizer that eliminates dividers
TW201318349A (zh) 時脈資料回復電路
CN103023495A (zh) 将内插分频器用作数控振荡器的pll
US20110204937A1 (en) Phase- locked loop with switched phase detectors
US8013681B2 (en) Wide spectrum radio transmit architecture
CA2879231A1 (en) Ultra low phase noise signal source
CN107911114B (zh) 一种恒定环路带宽的宽带锁相环
JP2013541869A (ja) 広帯域の周波数ランプを形成する高周波出力信号を発生させるための回路装置
RU2668737C1 (ru) Делитель частоты, схема автоматической фазовой подстройки частоты, приёмопередатчик, радиостанция и способ частотного разделения
US9628066B1 (en) Fast switching, low phase noise frequency synthesizer
WO2016198116A1 (en) Phase locked loop arrangement, transmitter and receiver and method for adjusting the phase between oscillator signals
CN102118164A (zh) 一种内插混频器的dds激励pll的微波频率合成方法及合成器
US20100026564A1 (en) Heterodyne transceiver systems and methods
US9571071B2 (en) Frequency synthesizer circuit
CN102324929A (zh) 用于毫米波全息成像系统前端的跳频频率合成器
EP3117524B1 (en) Frequency synthesizer
Krueckemeier et al. Synchronization of multiple USRP SDRs for coherent receiver applications
US11558059B2 (en) Concept for a digital controlled loop and a digital loop filter
US20110215847A1 (en) Frequency synthesizer
US8595538B2 (en) Single-clock-based multiple-clock frequency generator
CN201985843U (zh) 一种内插混频器的dds激励pll的微波频率合成器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant