CN110739966B - 一种宽带低杂散锁相环电路 - Google Patents
一种宽带低杂散锁相环电路 Download PDFInfo
- Publication number
- CN110739966B CN110739966B CN201910936262.1A CN201910936262A CN110739966B CN 110739966 B CN110739966 B CN 110739966B CN 201910936262 A CN201910936262 A CN 201910936262A CN 110739966 B CN110739966 B CN 110739966B
- Authority
- CN
- China
- Prior art keywords
- phase
- module
- signal
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 9
- 238000005070 sampling Methods 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 claims description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 230000000737 periodic effect Effects 0.000 abstract description 6
- 238000004088 simulation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000009123 feedback regulation Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开一种宽带低杂散锁相环电路，其包括多相信号产生模块、鉴相模块、压控振荡器和分频模块，参考信号从多相信号产生模块输入，输出多相信号进入鉴相模块，鉴相模块将多相信号产生模块的输出的多路参考信号和分频模块的输出的多相时钟信号进行鉴相，输出多路信号调整压控振荡器的振荡频率，压控振荡器输出振荡信号到分频模块，分频模块输出的时钟信号到鉴相模块；多相信号产生模块输出的多路参考信号和分频模块的输出的多相时钟信号的相位一一对应。本发明通过多路控制电压控制压控振荡器，使多路控制电压的周期性纹波进行叠加，从而提高总控制电压的周期性纹波的频率，利用环路特性，对其进行抑制，从而抑制了输出杂散。
Description
技术领域
本发明涉及到射频集成电路中频率的产生和综合领域，具体涉及一种宽带低杂散锁相环电路。
背景技术
锁相环是现代通信系统芯片里面不可缺少的关键模块，基于锁相环结构的扩展应用，我们可以得到较为精准的时钟频率信号，因此锁相环广泛应用于信号接收发送，数据恢复，芯片时钟产生，接口电路等。同时随着SOC技术的推广与应用和集成电路工艺的进步，电路集成度的越来越高，越来越多的功能模块被集成到一块芯片上，对单个电路功能模块的面积要求越来越小。这些都促使着我们对锁相环电路进行更加深入的研究，以满足产品功能需求。
对于传统的锁相环结构，如图1所示，主要是采用D触发器结构的鉴频鉴相器对输入的参考信号和经由分频器的反馈信号进行比较，之后经由电荷泵和环路滤波器产生控制电压对压控振荡器进行控制，想要实现输出信号较低的杂散，则需要降低锁相环的环路带宽，来抑制杂散，常用截止频率较低的环路滤波器对控制信号上的纹波进行滤除，这样做的话，一方面需要较大的滤波电容，另一方面就限制了锁相环带宽的提高。同时，由于LC振荡器使用到了电感器件，占用了较大的面积资源，同时电感更易和其他电路产生耦合，环形振荡器相较LC振荡器面积更小，能够实现更宽的谐振范围，但是其相位噪声特性更差，因此在利用环形振荡器的优点时，为了得到更好的锁相环整体性能，还需要对系统结构进行优化，锁相环有大的环路带宽可以改善环形振荡器的相位噪声，但是又不可避免的使得输出杂散过大。
发明内容
针对现有技术的不足，本发明提供一种宽带低杂散锁相环电路，该电路能够在有效的抑制输出杂散的情况下，得到较大的锁相环带宽。
一种宽带低杂散锁相环电路，其特征在于，其包括多相信号产生模块、鉴相模块、压控振荡器和分频模块，参考信号从多相信号产生模块输入，输出多相信号进入鉴相模块，鉴相模块将多相信号产生模块的输出的多路参考信号和分频模块的输出的多相时钟信号进行鉴相，输出多路信号调整压控振荡器的振荡频率，压控振荡器输出振荡信号到分频模块，分频模块输出的时钟信号到鉴相模块；
所述的多相信号产生模块输出的多路参考信号和分频模块的输出的多相时钟信号的相位一一对应。
进一步地，多相信号产生模块的输出的多路参考信号的振荡频率相同，等于输入的参考信号频率。
进一步地，所述的鉴相模块为采样型鉴相模块。
进一步地，所述的压控振荡器具有多个控制端口，每个控制端口的压控增益相同。
进一步地，所述的分频模块输出的时钟信号的占空比可调。
进一步地，所述的压控振荡器为环形振荡器或LC振荡器。
本发明的有益效果如下：
本发明的宽带低杂散锁相环电路通过多路控制电压控制压控振荡器，使多路控制电压的周期性纹波进行叠加，从而提高总控制电压的周期性纹波的频率，利用环路特性，对其进行抑制，从而抑制了输出杂散，提高了锁相环系统的快速调优能力、稳定性和输出信号的频谱纯度。
附图说明
图1为传统I型结构锁相环结构示意图；
图2为本发明的宽带低杂散锁相环电路的结构示意图；
图3为本发明多路信号产生模块结构的原理示意图；
图4为多路控制信号输入环形压控振荡器的原理示意图；
图5为采用一路亚采样鉴相器锁相环的杂散仿真结果图；
图6为采用四路理想相位差参考信号、四路亚采样鉴相器锁相环的杂散仿真结果图。
具体实施方式
下面根据附图和优选实施例详细描述本发明，本发明的目的和效果将变得更加明白，应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
如图2所示，本发明的宽带低杂散锁相环电路包括多相信号产生模块、鉴相模块、压控振荡器和分频模块；
多相信号产生模块，利用输入的参考信号产生系统所需的多路多相位信号；所述的多相信号产生模块输出的多路参考信号和分频模块的输出的多相时钟信号的相位一一对应。如图3所示；
鉴相模块，用来比较多相信号产生模块的输出和分频信号的相位差异，输出鉴相结果；
压控振荡器，能够适应多路控制信号输入，输出振荡频率，如图4所示；
分频器模块，对压控振荡器的单路输出信号进行分频，并且能够输出多相位信号。产生的多相分频信号反馈回鉴相模块，对系统进行反馈调节。
该系统结构相较于传统的I型锁相环，能够实现压控振荡器总控制信号的低纹波，在大带宽条件下实现低杂散，并且对多相信号产生模块产生的信号的非理想特性不敏感。从而，该结构提高了锁相环系统的快速调优能力、稳定性和输出信号的频谱纯度。
作为其中一种实施方式，多相信号产生模块具体为四路相邻正交信号产生电路，其由电容和电阻串联并联组成，电容值和电阻值的偏差对电路输出信号的影响有导致四路输出信号幅值大小改变和四路输出信号的相位间隔改变两种情况。四路输出信号的频率和该模块输入的差分参考频率大小相同。
作为其中一种实施方式，四路相邻正交信号产生电路的输入为一差分正弦波形式的参考信号，经由该模块产生相位依次等间隔的四路信号。
四路相邻正交信号产生电路的差分输入有两种输入方式，一种是差分信号每一路信号接入口连接一对电容和和电阻，另一种是差分信号每一路接入口连接两对电容和电阻。
四路相邻正交信号产生电路具备多级级联能力，将上一级的输出作为下一级的输入即可实现级联。
作为其中一种实施方式，所述的四路信号产生电路，可以由开关切换成两种模式。这两种模式的区别在于，当电路参数受到PVT变化偏离理想设定值的时候，一种模式特征为：输出的四路信号相位间隔不变，仍为90度，信号的幅值会有偏差。另一种模式的特征为：输出的四路信号相位间隔会有一定偏差，输出信号的幅值仍保持相同。在采用其他路数的实施例中，多相信号产生电路可能会有变化，但是其输出信号特征和在系统中的作用保持不变。
作为其中一种实施方式，鉴相模块为四路采样鉴相结构，设有四个鉴相通路，每个通路由两个反向的采样时钟控制，实现对被采样信号的采样保持。在此实施例中，分别输入多路的参考信号和多路的分频信号，两种不同产生源输入信号均可根据该系统结构需要作为被采样信号或者采样时钟，采样输出得到多路电压信号。鉴相得到的多路信号经过滤波之后连接多路环形压控振荡器，同时作用于压控端，实现对压控振荡器频率调节的作用，并且有效降低输出的杂散。
作为其中一种实施方式，所述的环形压控振荡器具备适应多通道输入特点，每一路对应有独立的压控电容，输出信号为单路信号。输出信号的频率可由输入控制信号电压和环形振荡器供电电压进行调节。
作为其中一种实施方式，所述分频模块对输入单路信号进行分频，输出分频后四路相邻正交的方波信号。
如图5所示，给出了采用一路亚采样鉴相器锁相环的杂散仿真结果，参考杂散约为-41.9dBc，图6是采用本发明的四路理想相位差参考信号、四路亚采样鉴相器锁相环的杂散仿真结果，参考杂散约为-93.6dBc。表1也给出了具体的两个仿真结果的对比数据，从中可以看出，相对于一路亚采样锁相环有了-51dB的杂散性能提升，从而证明本发明提出的宽带低杂散锁相环电路有很好杂散性能。
表1采用一路亚采样鉴相器锁相环和本发明的电路的杂散仿真结果对比表
| 0 | 50MHz | 200MHz | 杂散 | |
| 一路 | -6.02dB | -47.92dB | -98.92dB | -41.9dBc |
| 四路 | -6.02dB | -114.07dB | -99.66dB | -93.64dBc |
| 51.74dB |
在本发明申请书的描述中，“多路”指的是两路及其以上的数量，实施例中提到的“四路”也是包含在“多路”的范畴之内，“四路”的表述指的是在一个实施例中，用以具体的介绍本发明的系统结构。换言之，将具体实施例“四路”变化成其他多路仍然符合本发明的系统结构。即本实施例所提到的通过四路采样结构来实现宽频低杂散方法同样适用于其他多路的结构，尽管上面已经出示和描述了本发明的实施例，但此实施例是为示范性说明使用，不能当做是对本发明的限制，本领域的相关技术人员在本发明所提出的锁相环结构类型框架下可以对上述实施例做出简单的替换，推演，变型等工作。皆认为在本专利的保护范围之内。
Claims (4)
1.一种宽带低杂散锁相环电路，其特征在于，其包括多相信号产生模块、鉴相模块、压控振荡器和分频模块；参考信号从多相信号产生模块输入，输出多相信号进入鉴相模块，鉴相模块为多路采样鉴相结构，设有多个鉴相通路，每个通路由两个反向的采样时钟控制，实现对被采样信号的采样保持；鉴相模块将多相信号产生模块的输出的多路参考信号和分频模块的输出的多相时钟信号进行鉴相，两种不同产生源输入信号均可根据鉴相模块需要作为被采样信号或者采样时钟，采样输出得到多路电压信号，调整压控振荡器的振荡频率，并且有效降低输出的杂散；压控振荡器输出振荡信号到分频模块，分频模块输出的时钟信号到鉴相模块；
所述的多相信号产生模块输出的多路参考信号和分频模块的输出的多相时钟信号的相位一一对应；
所述的压控振荡器具有多个控制端口，每一路对应有独立的压控电容，每个控制端口的压控增益相同，输出信号为单路信号；输出信号的频率可由输入控制信号电压和压控振荡器供电电压进行调节。
2.根据权利要求1所述的宽带低杂散锁相环电路，其特征在于，多相信号产生模块的输出的多路参考信号的振荡频率相同，等于输入的参考信号频率。
3.根据权利要求1所述的宽带低杂散锁相环电路，其特征在于，所述的分频模块输出的时钟信号的占空比可调。
4.根据权利要求1所述的宽带低杂散锁相环电路，其特征在于，所述的压控振荡器为环形振荡器或LC振荡器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910936262.1A CN110739966B (zh) | 2019-09-29 | 2019-09-29 | 一种宽带低杂散锁相环电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910936262.1A CN110739966B (zh) | 2019-09-29 | 2019-09-29 | 一种宽带低杂散锁相环电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110739966A CN110739966A (zh) | 2020-01-31 |
| CN110739966B true CN110739966B (zh) | 2021-12-17 |
Family
ID=69268370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910936262.1A Active CN110739966B (zh) | 2019-09-29 | 2019-09-29 | 一种宽带低杂散锁相环电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110739966B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112953516B (zh) | 2021-01-27 | 2022-09-09 | 浙江大学 | 一种低功耗小数分频锁相环电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101079629A (zh) * | 2006-05-23 | 2007-11-28 | 中兴通讯股份有限公司 | 一种实现sdh产品时钟板无缝切换的数字锁相装置 |
| CN103684433A (zh) * | 2013-12-18 | 2014-03-26 | 北京航天测控技术有限公司 | 一种宽带频综装置 |
| CN107733431A (zh) * | 2017-11-15 | 2018-02-23 | 电子科技大学 | 一种多路相参频率综合器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7049855B2 (en) * | 2001-06-28 | 2006-05-23 | Intel Corporation | Area efficient waveform evaluation and DC offset cancellation circuits |
| EP1422827B1 (en) * | 2002-11-21 | 2006-01-18 | STMicroelectronics Belgium N.V. | Low frequency self-calibration of a PLL with multiphase clocks |
| US7636018B2 (en) * | 2007-03-14 | 2009-12-22 | United Microelectronics Corp. | Phase locked loop with phase shifted input |
| WO2012162886A1 (en) * | 2011-06-01 | 2012-12-06 | Huawei Technologies Co., Ltd. | Spur suppression in a phase-locked loop |
| CN102868397B (zh) * | 2011-07-05 | 2014-12-17 | 杭州中科微电子有限公司 | 可优化压控振荡器性能的自校正频率综合器及其优化方法 |
| TW201316150A (zh) * | 2011-10-05 | 2013-04-16 | Tinnotek Inc | 多相位時脈產生系統及其時脈校準方法 |
-
2019
- 2019-09-29 CN CN201910936262.1A patent/CN110739966B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101079629A (zh) * | 2006-05-23 | 2007-11-28 | 中兴通讯股份有限公司 | 一种实现sdh产品时钟板无缝切换的数字锁相装置 |
| CN103684433A (zh) * | 2013-12-18 | 2014-03-26 | 北京航天测控技术有限公司 | 一种宽带频综装置 |
| CN107733431A (zh) * | 2017-11-15 | 2018-02-23 | 电子科技大学 | 一种多路相参频率综合器 |
Non-Patent Citations (1)
| Title |
|---|
| A 2.7-to-4.3GHz, 0.16psrms-jitter, -246.8dB-FOM, digital fractional-N sampling PLL in 28nm CMOS;Xiang Gao等;《2016 IEEE International Solid-State Circuits Conference (ISSCC)》;20161225;第174-175页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110739966A (zh) | 2020-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11201625B2 (en) | Phase locked loop | |
| US7180377B1 (en) | Method and apparatus for a hybrid phase lock loop frequency synthesizer | |
| CN113014254A (zh) | 锁相环电路 | |
| CN109639272B (zh) | 一种自适应宽带锁相环电路 | |
| US20080130816A1 (en) | Serializer deserializer circuits | |
| US9240879B2 (en) | Signal generator, electronic system comprising the signal generator and method of generating signals | |
| CN107911114B (zh) | 一种恒定环路带宽的宽带锁相环 | |
| CN102195645A (zh) | 一种适用于软件无线电系统的频率综合器 | |
| CN110071718B (zh) | 一种亚采样鉴相器及其锁相环 | |
| CN110739966B (zh) | 一种宽带低杂散锁相环电路 | |
| AU767508B2 (en) | Single chip CMOS transmitter/receiver and method of using same | |
| US7675333B2 (en) | Multi-phase delay locked loop with equally-spaced phases over a wide frequency range and method thereof | |
| CN105227183A (zh) | 一种低杂散的捷变频率源 | |
| CN114499512A (zh) | 双环路锁相环 | |
| CN110798207B (zh) | 一种锁相环带宽拓展电路 | |
| CN110932723B (zh) | 一种无晶振无线收发系统 | |
| US6624705B1 (en) | Control circuit for phase-locked loop (PLL) with reduced cycle slip during acquisition of phase lock | |
| CN107659307B (zh) | 一种用于频率综合器的电流源交替互换的电荷泵电路 | |
| US10944360B2 (en) | Local oscillator | |
| CN115632655A (zh) | 一种多相采样型比例积分双路锁相环 | |
| US8217692B2 (en) | Frequency synthesizer | |
| KR100696411B1 (ko) | 싱글칩 ｃｍｏｓ 송신기/수신기 및 그의 사용방법 | |
| CN114157292A (zh) | 一种超低相位噪声频率合成器 | |
| CN108540129A (zh) | 一种含双通路压控振荡器的锁相环电路 | |
| Chiueh et al. | Design and implementation of a low-voltage fast-switching mixed-signal-controlled frequency synthesizer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |