CN106899293A - 频率合成器 - Google Patents

频率合成器 Download PDF

Info

Publication number
CN106899293A
CN106899293A CN201710145939.0A CN201710145939A CN106899293A CN 106899293 A CN106899293 A CN 106899293A CN 201710145939 A CN201710145939 A CN 201710145939A CN 106899293 A CN106899293 A CN 106899293A
Authority
CN
China
Prior art keywords
frequency
phase
module
input
locked loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710145939.0A
Other languages
English (en)
Inventor
吕亚博
戴鹏
佘胜团
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Haige Communication Group Inc Co
Original Assignee
Guangzhou Haige Communication Group Inc Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Haige Communication Group Inc Co filed Critical Guangzhou Haige Communication Group Inc Co
Priority to CN201710145939.0A priority Critical patent/CN106899293A/zh
Publication of CN106899293A publication Critical patent/CN106899293A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及频率合成器，包括：参考频率模块、锁相环模块、DDS内插单元、带通滤波器以及控制器；其中，所述DDS内插单元包括直接数字频率合成模块和边带抑制混频器；所述参考频率模块分别与所述锁相环模块的第一输入端和直接数字频率合成模块的输入端相连；所述控制器分别与所述锁相环模块的受控端和所述直接数字频率合成模块的受控端相连；所述边带抑制混频器的第一输入端与所述直接数字频率合成模块的输出端相连，所述边带抑制混频器的第二输入端与所述锁相环模块的输出端相连，所述边带抑制混频器的输出端通过所述带通滤波器与所述锁相环模块的第二输入端相连。边带抑制混频器对多余边带具有很大的抑制能力，简化了带通滤波器的选择性要求。

Description

频率合成器
技术领域
本发明涉及领域电子科学与技术领域，特别是涉及一种频率合成器。
背景技术
频率合成器广泛用于无线通信、雷达、仪表测量等系统中，当前频率合成器的设计向着低相噪、高频谱纯度、捷变频、小步进、宽频段等方向发展。采用直接数字频率合成技术与锁相环频率合成技术相结合的频率合成器，具有较高的频率分辨率、较宽输出频段和较快的变频速度等优点。
如图1所示，图1为直接数字频率合成技术内插锁相环技术的结构框图。直接数字频率合成技术内插锁相环技术是当前的一种直接数字频率合成技术与锁相环频率合成技术相结合的方案之一。锁相环模块包括分频器、鉴相器、环路滤波器以及压控振荡器。锁相环模块输出信号与直接数字频率合成模块的输出信号混频后，经带通滤波器滤除多余边带后，再经分频器分频，然后输出到鉴相器鉴相。该方案的优点是：频率合成器输出频率的分辨率完全由直接数字频率合成模块决定，可以达到很小的步进，这样可以提高鉴相频率来提高变频速度。直接数字频率合成模块的输出信号不经锁相环模块的倍频，所以直接数字频率合成模块的输出信号相噪和杂散不会在频合输出端恶化。
但是，该方案存在一个很大的缺点：带通滤波器设计难度很大。首先，要保证混频后对无用边带的抑制，带通滤波器需要有很好的选择性，否则，边带抑制不够则可能失锁或锁错频率；其次，对于宽频段输出的锁相环模块，则需要带通滤波器的中心频率可调。由于直接数字频率合成模块的输出频率较低，在锁相环模块输出频率很高时，对带通滤波器的选择性要求更苛刻。由于该致命缺点，大大限制了该方案的频率合成器的应用。
发明内容
基于此，有必要针对传统技术中的问题提供一种频率合成器，该频率合成器能够大大降低直接数字频率合成技术内插锁相环技术中带通滤波器的要求，简化设计，同时保证锁相环可靠的锁定。
本发明实施例提供的频率合成器，包括：参考频率模块、锁相环模块、DDS(DirectDigital Synthesize，直接数字式频率合成)内插单元、带通滤波器以及控制器；其中，所述DDS内插单元包括直接数字频率合成模块和边带抑制混频器；所述参考频率模块分别与所述锁相环模块的第一输入端以及直接数字频率合成模块的输入端相连；所述控制器分别与所述锁相环模块的受控端以及所述直接数字频率合成模块的受控端相连；所述边带抑制混频器的第一输入端与所述直接数字频率合成模块的输出端相连，所述边带抑制混频器的第二输入端与所述锁相环模块的输出端相连，所述边带抑制混频器的输出端通过所述带通滤波器与所述锁相环模块的第二输入端相连。
本发明实施例中，由于直接数字频率合成模块通常具有很高的分辨率，因此对于小于锁相环模块鉴相频率的频率步进可以完全由直接数字频率合成模块实现，而锁相环模块只需要整数分频，从而可以完全消除为了取得高分辨率而采用小数分频所引起的小数杂散。同时，直接数字频率合成模块输出的信号和锁相环模块输出的信号经过边带抑制混频器后只输出单边带信号，即保留有用边带(例如上边带)抑制无用边带(例如下边带)，对多余边带具有很大的抑制能力，大大简化了边带抑制混频器后一级的带通滤波器的选择性要求。使得只需要简单的带通滤波器就能够滤除其他杂散，避免了锁相环模块出现失锁或者锁错频率的情况。本发明实施例能够降低直接数字频率合成内插锁相环技术的技术实现难度，提升直接数字频率合成内插锁相环技术的技术实用性，同时适用于宽频段频率合成器，使得本发明实施例公开的频率合成器，具有变频速度快、频率分辨率高、低相噪、杂散抑制高以及输出频带宽等优点。
在一个实施方式中，所述DDS内插单元还包括：低通滤波器，所述低通滤波器的输入端与所述直接数字频率合成模块的输出端相连，所述低通滤波器的输出端与所述边带抑制混频器的第一输入端相连。
在一个实施方式中，所述带通滤波器为LC带通滤波器或者LTCC带通滤波器。
在一个实施方式中，所述DDS内插单元还包括：放大器，所述放大器的输入端与所述锁相环模块的输出端相连，所述放大器的输出端与所述边带抑制混频器的第二输入端相连。
在一个实施方式中，所述放大器为射频小信号放大器。
在一个实施方式中，所述边带抑制混频器为单边带混频器或者镜频抑制混频器。
在一个实施方式中，所述单边带混频器包括：功分器、第一90°电桥、第二90°电桥、第一混频器和第二混频器；其中，所述功分器的输入端与所述锁相环模块的输出端相连，所述功分器的第一输出端与所述第一混频器的第一输入端相连，所述功分器的第二输出端与所述第二混频器的第一输入端相连；所述第一90°电桥的输入端与直接数字频率合成模块的输出端相连，所述第一90°电桥的零相移端与所述第一混频器的第二输入端相连，所述第一90°电桥的90°相移端与第二混频器的第二输入端相连；所述第一混频器的输出端与所述第二90°电桥的零相移端相连；所述第二混频器的输出端与所述第二90°电桥的90°相移端相连；所述第二90°电桥的输出端通过所述带通滤波器与所述锁相环模块的第二输入端相连。
在一个实施方式中，所述单边带混频器包括正交调制器，所述直接数字频率合成模块包括第一子合成器和第二子合成器，其中所述第一子合成器的输出信号与所述第二子合成器的输出信号频率相同，相位正交；所述第一子合成器的输出端与所述正交调制器的同相端相连，所述第二子合成器的输出端与所述正交调制器的正交端相连；所述正交调制器的本振端与所述锁相环模块的输出端相连，所述正交调制器的输出端通过所述带通滤波器与所述锁相环模块的第二输入端相连。
在一个实施方式中，所述锁相环模块包括集成R分频器、鉴相器和N分频器的锁相环芯片、环路滤波器、压控振荡器以及耦合器；所述锁相环芯片、所述环路滤波器、所述压控振荡器以及所述耦合器依次按顺序相连；所述耦合器的第一输出端输出至外部电路模块，所述耦合器的第二输出端连接至所述DDS内插单元的第二输入端；所述锁相环芯片的R分频器输入端与所述参考频率模块的输出端相连，所述锁相环芯片的N分频器输入端与所述DDS内插单元的输出端相连。
在一个实施方式中，所述耦合器为定向耦合器或者三端电阻耦合器。
本发明实施方式的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明实施方式的实践了解到。
附图说明
图1为现有技术中一种频率合成器的结构框图；
图2为本发明一种频率合成器实施例一的结构框图；
图3为本发明一种频率合成器实施例二的结构框图；
图4为本发明一种频率合成器实施例三的结构框图；
图5为本发明一种频率合成器实施例四的结构框图；
图6为本发明一种频率合成器实施例五的结构框图；
图7为本发明一种频率合成器实施例六的结构框图；
图8为本发明一种频率合成器实施例较佳实施例的结构框图。
具体实施方式
下面将结合较佳实施例及附图对本发明的内容作进一步详细描述。显然，下文所描述的实施例仅用于解释本发明，而非对本发明的限定。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应当理解的是，尽管在下文中采用术语“第一”、“第二”等来描述各种结构或模块，但这些信息不应限于这些术语，这些术语仅用来将同一类型的结构或模块彼此区分开。例如，在不脱离本发明范围的情况下，“第一”模块也可以被称为“第二”模块，类似的，“第二”模块也可以被称为“第一”模块。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
图2是本发明的一种频率合成器实施例一的结构框图。
本发明提供的频率合成器，包括：参考频率模块210、锁相环模块220、DDS内插单元11、带通滤波器250以及控制器230，其中，所述DDS内插单元11包括直接数字频率合成模块260和边带抑制混频器240。在一些实施方式中，所述边带抑制混频器240为单边带混频器或者镜频抑制混频器。
所述参考频率模块210分别与所述锁相环模块220的第一输入端以及直接数字频率合成模块260的输入端相连。
所述控制器230分别与所述锁相环模块220的受控端以及所述直接数字频率合成模块260的受控端相连。所述控制器230用于直接数字频率合成模块260频率字和相位字控制，同时用于对锁相环模块220分频控制等。所述控制器230可以使用FPGA等芯片实现。
所述边带抑制混频器240的第一输入端与所述直接数字频率合成模块260的输出端相连，所述边带抑制混频器240的第二输入端与所述锁相环模块220的输出端相连，所述边带抑制混频器240的输出端通过所述带通滤波器250与所述锁相环模块220的第二输入端相连。
本实施例中，所述参考频率模块210输出两路参考信号，一路给所述锁相环模块220作鉴相参考信号使用，另一路输出至所述直接数字频率合成模块260作参考时钟使用。所述锁相环模块220的输出信号的一部分信号作为所述边带抑制混频器240的本振信号，而所述直接数字频率合成模块260的输出信号与所述本振信号通过所述边带抑制混频器240混频后产生所需要的单边带信号(上边带信号或者下边带信号)，然后所述单边带信号经过带通滤波器250进一步滤除杂散后输出至锁相环模块220，由锁相环模块220生成所需频率的信号。
本发明实施例中，所述带通滤波器250可以为LC带通滤波器等无源带通滤波器或者LTCC(Low Temperature Co-fired Ceramic，低温共烧陶瓷)带通滤波器。本领域技术人员还可以使用其他类型的带通滤波器。
本发明实施例中，所述锁相环模块220可以采用整数分频或者步进比较大的小数分频，通过所述DDS内插单元11实现极小的频率步进，使得整体频率合成器具有极小步进、抑制小数杂散、变频速度快以及输出频段宽等优点。
直接数字频率合成模块通常具有很高的分辨率，因此对于小于锁相环模块220鉴相频率的频率步进可以完全由直接数字频率合成模块260实现，而锁相环模块220只需要整数分频，从而可以完全消除为了取得高分辨率而采用小数分频所引起的小数杂散。同时，直接数字频率合成模块260输出的信号和锁相环模块220输出的信号经过边带抑制混频器240后对多余边带具有很大的抑制能力，只输出单边带信号，即保留有用边带(例如上边带)抑制无用边带(例如下边带)，大大简化了边带抑制混频器240后一级的带通滤波器250的选择性要求。使得只需要简单的带通滤波器250就能够滤除其他杂散，避免了锁相环模块220出现失锁或者锁错频率的情况。本发明实施例能够降低直接数字频率合成内插锁相环技术的技术实现难度，提升直接数字频率合成内插锁相环技术的技术实用性，同时适用于宽频段频率合成器，使得本发明实施例公开的频率合成器，具有变频速度快、频率分辨率高、低相噪、杂散抑制高以及输出频带宽等优点。
请参阅图3，其为本发明的一种频率合成器实施例二的结构框图。在一个实施方式中，所述DDS内插单元11还包括：低通滤波器280。
所述低通滤波器280的输入端与所述直接数字频率合成模块260的输出端相连，所述低通滤波器280的输出端与所述边带抑制混频器240的第一输入端相连。
所述直接数字频率合成模块260的输出信号经过低通滤波器280后，能够滤除和抑制直接数字频率合成模块260的输出信号中的高频杂散，避免了高频杂散进行混频和进入锁相环模块220，减少了直接数字频率合成模块260输出杂散对整体频率合成性能的影响，进一步降低频率合成器输出信号的杂散。
请参阅图4，其为本发明的一种频率合成器实施例三的结构框图。在一个实施方式中，所述DDS内插单元11还包括：放大器270。在本发明实施例中，所述放大器270可以为射频小信号放大器。
所述放大器270的输入端与所述锁相环模块220的输出端相连，所述放大器270的输出端与所述边带抑制混频器240的第二输入端相连。
锁相环模块220的输出信号经过放大器270进行放大，使得输出的放大信号能够充分满足边带抑制混频器240的本振功率要求，从而保证边带抑制混频器240边带抑制功能的混频效果。
由前述介绍可知，所述边带抑制混频器240，可以是单边带混频器，也可以是镜频抑制混频器。当为单边带混频器时，可以包括以下实现方式。
请参阅图5，其为本发明的一种频率合成器实施例四的结构框图。在本实施例中，所述单边带混频器包括：功分器510、第一90°电桥520、第二90°电桥530、第一混频器550和第二混频器540。
其中，所述功分器510的输入端与所述锁相环模块220的输出端相连，所述功分器510的第一输出端与所述第一混频器550的第一输入端相连，所述功分器510的第二输出端与所述第二混频器540的第一输入端相连；所述第一90°电桥520的输入端与直接数字频率合成模块260的输出端相连，所述第一90°电桥520的零相移端与所述第一混频器550的第二输入端相连，所述第一90°电桥520的90°相移端与第二混频器540的第二输入端相连；所述第一混频器550的输出端与所述第二90°电桥530的零相移端相连；所述第二混频器540的输出端与所述第二90°电桥530的90°相移端相连；所述第二90°电桥530的输出端通过所述带通滤波器250与所述锁相环模块220的第二输入端相连。
所述功分器510能够将锁相环模块220的输出信号分成两路同相的本振信号。直接数字频率合成模块260的输出信号经过第一90°电桥520分成两路，一路没有相移，一路相移90°，并分别通过两个相同的混频器(即所述第一混频器550和第二混频器540)与所述本振信号进行混频。混频后再经过第二90°电桥530将混频输出的两路信号合成一路输出。其中，在本实施中，所述第一混频器550和第二混频器540可以为双平衡混频器。
假设所述锁相环模块220的输出信号为cos(ωvcot)，所述直接数字频率合成模块260的输出信号为cos(ωDDSt)，输出信号cos(ωDDSt)经过90°相移后为sin(ωDDSt)，分别经过第一混频器550和第二混频器540后：
cos(ωvcot)*cos(ωDDSt)＝0.5cos(ωvcot+ωDDSt)+0.5cos(ωvcot-ωDDSt) (1)
cos(ωvcot)*sin(ωDDSt)＝0.5sin(ωvcot+ωDDSt)-0.5sin(ωvcot-ωDDSt) (2)
式(1)经过第二90°电桥530相移后：
-0.5cos(ωvcot+ωDDSt)+0.5cos(ωvcot-ωDDSt) (3)
最终式(2)和式(3)相加获得：
cos(ωvcot-ωDDSt)
根据以上公式结果可知，本实施例公开的单边带混频器输出理论上只有单边带，另一边带完全对消。但在实际使用中，由于器件差异等原因，两路存在相位偏差、幅度不平衡等现实因素，使得其中一个边带难以完全抵消，即使如此，本发明实施例公开的单边带混频器也能够将其中一个边带大大抑制。
请参阅图6，其为本发明的一种频率合成器实施例五的结构框图。在一个实施方式中，所述单边带混频器包括正交调制器610。所述直接数字频率合成模块260包括第一子合成器630和第二子合成器620，其中所述第一子合成器630的输出信号与所述第二子合成器620的输出信号频率相同，相位正交。
所述第一子合成器630的输出端与所述正交调制器610的同相端相连，所述第二子合成器620的输出端与所述正交调制器610的正交端相连；所述正交调制器610的本振端与所述锁相环模块220的输出端相连，所述正交调制器610的输出端通过所述带通滤波器250与所述锁相环模块220的第二输入端相连。
假设所述锁相环模块220的输出信号为cos(ωvcot)、所述第一子合成器630的输出信号为cos(ωDDSt)，由于所述第二子合成器620的输出信号与所述第一子合成器630的输出信号频率相同且相位正交，因此，所述第二子合成器620的输出信号为cos(ωDDSt+90°)或者cos(ωDDSt+270°)。
所述锁相环模块220的输出信号cos(ωvcot)输出至所述正交调制器610的本振端，所述第一子合成器630的输出信号cos(ωDDSt)输出至所述正交调制器610的同相端，所述第二子合成器620的输出信号cos(ωDDSt+90°)或者cos(ωDDSt+270°)输出至所述正交调制器610的正交端。
所述锁相环模块220的输出信号cos(ωvcot)、所述第一子合成器630的输出信号cos(ωDDSt)以及所述第二子合成器620的输出信号cos(ωDDSt+90°)或者cos(ωDDSt+270°)经过所述正交调制器610调制后，即
cos(ωvcot)*cos(ωDDSt)-sin(ωvcot)*cos(ωDDSt+90°)，或者
cos(ωvcot)*cos(ωDDSt)-sin(ωvcot)*cos(ωDDSt+270°)，所述正交调制器610输出的信号为cos((ωvco-ωDDS)*t)或者cos((ωvco+ωDDS)*t)，也就是说理论上通过所述正交调制器610混频后，输出的混频信号也只存在一个边带。但在实际使用中，由于器件差异等原因，两路存在相位偏差、幅度不平衡等现实因素，使得其中一个边带难以完全抵消，即使如此，本发明实施例公开的单边带混频器也能够将其中一个边带大大抑制。
请参阅图7，其为本发明的一种频率合成器实施例六的结构框图。在该实施例中，所述锁相环模块220可以包括锁相环芯片740、环路滤波器750、压控振荡器760以及耦合器770；其中，所述锁相环芯片740集成有R分频器710、鉴相器720和N分频器730，所述R分频器710的输出端与所述鉴相器720的第一输入端相连，所述N分频器730的输出端与所述鉴相器720的第二输入端相连。在一个实施方式中，所述耦合器为定向耦合器或者三端电阻耦合器。
所述锁相环芯片740、所述环路滤波器750、所述压控振荡器760以及所述耦合器770依次按顺序相连；也就是说，所述锁相环芯片740的输出端连接至所述环路滤波器750的输入端，所述环路滤波器750的输出端连接至所述压控振荡器760的电压控制端，所述压控振荡器760的输出端与所述耦合器770的输入端相连。
所述耦合器770的第一输出端输出至外部电路模块，所述耦合器770的第二输出端连接至所述DDS内插单元11的第二输入端；所述锁相环芯片740的R分频器710输入端与所述参考频率模块210的输出端相连，所述锁相环芯片740的N分频器730输入端与所述DDS内插单元11的输出端相连。
所述R分频器710接收参考频率模块210输入的参考信号，经过分频后给所述鉴相器720作为鉴相参考信号，所述N分频器730接收所述DDS内插单元11的输出信号。经过分频后输出反馈信号。所述鉴相参考信号和所述反馈信号经过所述鉴相器720比较鉴相后输出误差信号至所述环路滤波器750，通过所述环路滤波器750滤除所述误差信号中的高频成分和噪声后输出至所述压控振荡器760的电压控制端，所述压控振荡器760产生所需要的频率信号。然后所述频率信号通过所述耦合器770耦合出一部分信号输出至所述DDS内插单元11作为混频的本振信号。
请参阅图8，其为本发明的一种频率合成器较佳实施例的结构框图。该实施例中，频率合成器包括参考频率模块210、锁相环模块220、DDS内插单元11、带通滤波器250以及控制器230。
所述DDS内插单元11包括直接数字频率合成模块260、边带抑制混频器240、低通滤波器280以及射频小信号放大器810。
所述锁相环模块220包括集成R分频器710、鉴相器720和N分频器730的锁相环芯片740、环路滤波器750、压控振荡器760以及耦合器770。
所述参考频率模块210分别与所述R分频器710的输入端以及所述直接数字频率合成模块260的输入端相连；所述控制器230分别与所述锁相环模块220的受控端以及所述直接数字频率合成模块260的受控端相连。
所述边带抑制混频器240的第一输入端与所述直接数字频率合成模块260的输出端相连，所述边带抑制混频器240的第二输入端与所述射频小信号放大器810的输出端相连，所述边带抑制混频器240的输出端通过所述带通滤波器250与所述N分频器730的输入端相连。
所述鉴相器720的第一输入端与所述R分频器710的输出端相连，所述鉴相器720的第二输入端与所述N分频器730的输出端相连，所述鉴相器720的输出端与所述环路滤波器750的输入端相连，所述环路滤波器750的输出端与所述压控振荡器760的电压控制端相连，所述压控振荡器760的输出端与所述耦合器770的输入端相连。所述耦合器770的第一输出端与外部电路连接，用于对外输出所需频率的信号。所述耦合器770的第二输出端与所述射频小信号放大器810的输入端相连，用于为所述边带抑制混频器240提供本振信号。在本实施例中，所述耦合器770可以为定向耦合器或者三端电阻耦合器。所述带通滤波器250可以为LC带通滤波器或者LTCC带通滤波器。所述环路滤波器750可以选用常用的无源环路滤波器或有源环路滤波器。
所述参考频率单元输出两路参考信号，其中一路输出至所述R分频器710，由R分频器710分频后给所述鉴相器720作鉴相参考信号使用，另一路输出至直接数字频率合成模块260做参考时钟使用。所述鉴相参考信号与所述N分频器730输出的反馈信号经所述鉴相器720比较鉴相后输出误差信号至所述环路滤波器750，通过所述环路滤波器750滤除误差信号的高频成分和噪声。然后输出至所述压控振荡器760的电压控制端，从而控制所述压控振荡器760产生所需的频率信号。所述压控振荡器760输出的频率信号通过所述耦合器770耦合出一部分信号再经射频小信号放大器810放大后作为边带抑制混频器240的本振信号。而直接数字频率合成模块260的输出信号经过所述低通滤波器280滤除杂散后与所述本振信号通过所述边带抑制混频器240进行混频，由所述边带抑制混频器240产生所需的单边带(即上边带或下边带)信号。所述单边带信号再经所述带通滤波器250进一步滤除杂散分量后输出至所述N分频器730，由所述N分频器730分频后输出反馈信号至所述鉴相器720。
假设所述耦合器770输出的本振信号fvco和所述直接数字频率合成模块260的输出信号fDDS经边带抑制混频器240混频后输出保留下边带，根据锁相环的原理和边带抑制混频结果可得，频率合成器的输出结果为：
其中，fREF为参考信号模块输出的参考信号。
由于直接数字频率合成模块260通常具有很高的分辨率，所以对于小于所述鉴相器720鉴相频率的频率步进可完全由直接数字频率合成模块260实现，锁相环模块220中只需整数分频，这样可完全消除为了取得高分辨率而采用小数分频引起的小数杂散。本发明实施例中R分频器710和N分频器730也是以整数分频，实际也可根据需要选择具有小数分频功能的分频器，由锁相环模块220实现较大的频率步进，直接数字频率合成模块260实现更小的频率步进，从而使小数杂散远离中心频率，尽可能的处于环路滤波器750带外，达到抑制小数杂散的目的。
本发明实施例具有以下优点：
1、采用边带抑制混频器240，直接数字频率合成模块260的输出信号与锁相环模块220输出的本振信号混频后，只保留所需的单边带信号，这样大大简化了混频后带通滤波器250的选择性要求，增强了直接数字频率合成内插锁相环技术的实用性，并同时适用于宽频段频率合成器；
2、直接数字频率合成模块260之后加入低通滤波器280，对直接数字频率合成模块260的输出信号中的杂散进行了滤除和抑制，减少了直接数字频率合成模块260的输出信号的杂散对后续器件的影响，从而提升了整体频率合成器频合性能；
3、本发明实施例中锁相环模块220可以采用整数分频或步进较大的小数分频，通过直接数字频率合成模块260实现极小的频率步进，从而具有极小步进、抑制小数杂散、变频速度快、输出频段宽等优点。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的模块，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种频率合成器，其特征在于，包括：参考频率模块、锁相环模块、DDS内插单元、带通滤波器以及控制器；其中，所述DDS内插单元包括直接数字频率合成模块和边带抑制混频器；
所述参考频率模块分别与所述锁相环模块的第一输入端以及直接数字频率合成模块的输入端相连；所述控制器分别与所述锁相环模块的受控端以及所述直接数字频率合成模块的受控端相连；
所述边带抑制混频器的第一输入端与所述直接数字频率合成模块的输出端相连，所述边带抑制混频器的第二输入端与所述锁相环模块的输出端相连，所述边带抑制混频器的输出端通过所述带通滤波器与所述锁相环模块的第二输入端相连。
2.根据权利要求1所述的频率合成器，其特征在于，所述DDS内插单元还包括：
低通滤波器，所述低通滤波器的输入端与所述直接数字频率合成模块的输出端相连，所述低通滤波器的输出端与所述边带抑制混频器的第一输入端相连。
3.根据权利要求1所述的频率合成器，其特征在于，所述带通滤波器为LC带通滤波器或者LTCC带通滤波器。
4.根据权利要求1至3任一所述的频率合成器，其特征在于，所述DDS内插单元还包括：
放大器，所述放大器的输入端与所述锁相环模块的输出端相连，所述放大器的输出端与所述边带抑制混频器的第二输入端相连。
5.根据权利要求4所述的频率合成器，其特征在于，所述放大器为射频小信号放大器。
6.根据权利要求2所述的频率合成器，其特征在于，所述边带抑制混频器为单边带混频器或者镜频抑制混频器。
7.根据权利要求6所述的频率合成器，其特征在于，所述单边带混频器包括：
功分器、第一90°电桥、第二90°电桥、第一混频器和第二混频器；
其中，所述功分器的输入端与所述锁相环模块的输出端相连，所述功分器的第一输出端与所述第一混频器的第一输入端相连，所述功分器的第二输出端与所述第二混频器的第一输入端相连；
所述第一90°电桥的输入端与直接数字频率合成模块的输出端相连，所述第一90°电桥的零相移端与所述第一混频器的第二输入端相连，所述第一90°电桥的90°相移端与第二混频器的第二输入端相连；
所述第一混频器的输出端与所述第二90°电桥的零相移端相连；
所述第二混频器的输出端与所述第二90°电桥的90°相移端相连；
所述第二90°电桥的输出端通过所述带通滤波器与所述锁相环模块的第二输入端相连。
8.根据权利要求6所述的频率合成器，其特征在于，所述单边带混频器包括正交调制器，所述直接数字频率合成模块包括第一子合成器和第二子合成器，其中，所述第一子合成器的输出信号与所述第二子合成器的输出信号频率相同，相位正交；
所述第一子合成器的输出端与所述正交调制器的同相端相连，所述第二子合成器的输出端与所述正交调制器的正交端相连；
所述正交调制器的本振端与所述锁相环模块的输出端相连，所述正交调制器的输出端通过所述带通滤波器与所述锁相环模块的第二输入端相连。
9.根据权利要求1所述的频率合成器，其特征在于，所述锁相环模块包括集成R分频器、鉴相器和N分频器的锁相环芯片、环路滤波器、压控振荡器以及耦合器；所述锁相环芯片、所述环路滤波器、所述压控振荡器以及所述耦合器依次按顺序相连；
所述耦合器的第一输出端输出至外部电路模块，所述耦合器的第二输出端连接至所述DDS内插单元的第二输入端；
所述锁相环芯片的R分频器输入端与所述参考频率模块的输出端相连，所述锁相环芯片的N分频器输入端与所述DDS内插单元的输出端相连。
10.根据权利要求9所述的频率合成器，其特征在于，所述耦合器为定向耦合器或者三端电阻耦合器。
CN201710145939.0A 2017-03-13 2017-03-13 频率合成器 Pending CN106899293A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710145939.0A CN106899293A (zh) 2017-03-13 2017-03-13 频率合成器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710145939.0A CN106899293A (zh) 2017-03-13 2017-03-13 频率合成器

Publications (1)

Publication Number Publication Date
CN106899293A true CN106899293A (zh) 2017-06-27

Family

ID=59192289

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710145939.0A Pending CN106899293A (zh) 2017-03-13 2017-03-13 频率合成器

Country Status (1)

Country Link
CN (1) CN106899293A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109391266A (zh) * 2018-12-28 2019-02-26 陕西烽火电子股份有限公司 一种基于正交调制的混合式频率合成器
CN109450467A (zh) * 2018-12-28 2019-03-08 陕西烽火电子股份有限公司 基于iq调制器内插锁相环合成射频信号的装置及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101242181A (zh) * 2008-03-20 2008-08-13 北京创毅视讯科技有限公司 一种频率合成器及频率合成方法
CN201571017U (zh) * 2009-12-02 2010-09-01 成都联帮微波通信工程有限公司 一种混频锁相环防错锁混频电路
CN202978894U (zh) * 2012-12-28 2013-06-05 中国电子科技集团公司第十三研究所 多射频反馈通道频率综合器
CN202978899U (zh) * 2012-12-28 2013-06-05 中国电子科技集团公司第十三研究所 可变参考频率综合器
CN204180052U (zh) * 2014-09-12 2015-02-25 安徽四创电子股份有限公司 一种x波段移频锁相跳频合成器
CN105187059A (zh) * 2015-07-16 2015-12-23 中国电子科技集团公司第四十一研究所 一种宽带低相噪本振频率合成电路及方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101242181A (zh) * 2008-03-20 2008-08-13 北京创毅视讯科技有限公司 一种频率合成器及频率合成方法
CN201571017U (zh) * 2009-12-02 2010-09-01 成都联帮微波通信工程有限公司 一种混频锁相环防错锁混频电路
CN202978894U (zh) * 2012-12-28 2013-06-05 中国电子科技集团公司第十三研究所 多射频反馈通道频率综合器
CN202978899U (zh) * 2012-12-28 2013-06-05 中国电子科技集团公司第十三研究所 可变参考频率综合器
CN204180052U (zh) * 2014-09-12 2015-02-25 安徽四创电子股份有限公司 一种x波段移频锁相跳频合成器
CN105187059A (zh) * 2015-07-16 2015-12-23 中国电子科技集团公司第四十一研究所 一种宽带低相噪本振频率合成电路及方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109391266A (zh) * 2018-12-28 2019-02-26 陕西烽火电子股份有限公司 一种基于正交调制的混合式频率合成器
CN109450467A (zh) * 2018-12-28 2019-03-08 陕西烽火电子股份有限公司 基于iq调制器内插锁相环合成射频信号的装置及方法
CN109450467B (zh) * 2018-12-28 2024-04-05 陕西烽火电子股份有限公司 基于iq调制器内插锁相环合成射频信号的装置及方法

Similar Documents

Publication Publication Date Title
CN108736889A (zh) 低杂散\低相噪频率综合器
US20050186918A1 (en) RF integrated circuit comprising a frequency synthesizer not very sensitive to injection locking
US6574462B1 (en) Local oscillator apparatus for radio frequency communication systems
CN102468849A (zh) 频率合成器和频率合成方法
CN106067815B (zh) 一种基于dds和小数分频锁相环的频率合成器
JPH06334559A (ja) ディジタル方式無線電話機
US6560297B1 (en) Image rejection downconverter for a translation loop modulator
US6028493A (en) Elimination of bandpass filter after quadrature modulator in modulation synthesizer circuit
CN108988857A (zh) 一种基于光电振荡器的宽带低相噪频率合成器及方法
CN107483049A (zh) 一种宽带捷变频频率源
CN105827240A (zh) 应用于铷原子钟的低相噪6.8GHz频率源
CN106899293A (zh) 频率合成器
CN113794473B (zh) 一种通用化的频率合成器及合成方法
CN207184459U (zh) 一种宽带捷变频频率源
CN208445546U (zh) 一种基于光电振荡器的宽带低相噪频率合成器
US9438456B1 (en) Systems and methods of polyphase generation
CN107508596A (zh) 一种带有辅助捕获装置的多环锁相电路及频率预置方法
CN208046593U (zh) 一种多次内插混频环的频率合成电路
CN207339815U (zh) 超低相位噪声频率合成器
CN105245225B (zh) 低频段窄带合成源转换成高频段宽带合成源的电路
CN108712171A (zh) 一种多次内插混频环的频率合成电路及其实现方法
JP2580833B2 (ja) 周波数変換回路
JPS5994076A (ja) スペクトラムアナライザ
CN209088931U (zh) 基于iq调制器内插锁相环合成射频信号的装置
US5872486A (en) Wide-range fine-step vector modulator frequency synthesizer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170627