CN109450467A - 基于iq调制器内插锁相环合成射频信号的装置及方法 - Google Patents

基于iq调制器内插锁相环合成射频信号的装置及方法 Download PDF

Info

Publication number
CN109450467A
CN109450467A CN201811622307.XA CN201811622307A CN109450467A CN 109450467 A CN109450467 A CN 109450467A CN 201811622307 A CN201811622307 A CN 201811622307A CN 109450467 A CN109450467 A CN 109450467A
Authority
CN
China
Prior art keywords
signal
frequency
phase
output
modulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811622307.XA
Other languages
English (en)
Other versions
CN109450467B (zh
Inventor
宋涛
刘少平
鱼勇
李鹏
李关策
毛鸿书
王文阳
陈思瑶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shaanxi Fenghuo Electronics Co Ltd
Original Assignee
Shaanxi Fenghuo Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shaanxi Fenghuo Electronics Co Ltd filed Critical Shaanxi Fenghuo Electronics Co Ltd
Priority to CN201811622307.XA priority Critical patent/CN109450467B/zh
Publication of CN109450467A publication Critical patent/CN109450467A/zh
Application granted granted Critical
Publication of CN109450467B publication Critical patent/CN109450467B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/12—Indirect frequency synthesis using a mixer in the phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0491—Circuits with frequency synthesizers, frequency converters or modulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明属于超短波无线电通信技术领域，公开了一种基于IQ调制器内插锁相环合成射频信号的装置及方法，包括：参考振荡器、锁相环单元、环路滤波器、压控振荡器、IQ调制器、IQ输出滤波器；其中，所述锁相环单元包含参考分频器、程序分频器和鉴相器；所述IQ调制器包含移相器、合成器和两个混频器；提高了基带信号搬移到射频信号后的频谱质量。

Description

基于IQ调制器内插锁相环合成射频信号的装置及方法
技术领域
本发明属于超短波无线电通信技术领域，尤其涉及一种基于IQ调制器内插锁相环合成射频信号的装置及方法。
背景技术
超短波发射机的原理是将要传递的语音信号或数据信号先调制到频率较低的中频上形成基带信号，然后再将基带信号搬移到射频信号，基带信号搬移到射频信号的传统方法一般有混频法和IQ调制方法。
混频法是将基带信号通过与本振信号经过一次或多次混频，通过滤波器选出所需要的射频信号，图1是两级混频法的原理框图，混频法的主要缺点是基带信号和本振信号通过非线性混频器后产生大量的新的频率成分，要抑制掉无用频率成分得到有用频率成分对滤波器要求非常高，当射频信号带宽较宽时，混频器的频率特性会造成混频输出幅度波动，同时滤波器可能需要分波段设计，增加设计难度和设备复杂性。
IQ调制方法是目前超短波电台采用最多的方法，图2是基带信号搬移到射频信号的IQ调制方法原理框图，基带信号通过移相器产生I路和Q路正交基带信号，加到IQ调制器的混频器输入端，本振信号加到IQ调制器输入端，通过IQ调制器内部移相器产生I路和Q路正交本振信号，该信号也加到IQ调制器混频器输入端，两个混频器输出加到IQ调制内部的合成器输入端，合成器输出即为射频信号。IQ调制方法的缺点由于移相器、混频器和合成器都不是理想的，因此可能会导致无用边带和本振信号的泄漏，尤其当频段较宽时在全频段很难较好的拟制无用边带和本振信号的泄漏。这直接影响了射频信号的频谱质量。
发明内容
针对上述问题，本发明的目的在于提供一种基于IQ调制器内插锁相环合成射频信号的装置，通过采用IQ调制器内插锁相环的方法实现基带信号到射频信号的频率搬移，该方法既保持了IQ调制器线路简单的特点，同时利用锁相环跟踪滤波的作用滤除了IQ调制器无用边带和载波的泄漏，提高了基带信号搬移到射频信号后的频谱质量。
为达到上述目的，本发明采用如下技术方案予以实现。
技术方案一：
一种基于IQ调制器内插锁相环合成射频信号的装置，所述装置包括：参考振荡器、锁相环单元、环路滤波器、压控振荡器、IQ调制器、IQ输出滤波器；
其中，所述锁相环单元包含参考分频器、程序分频器和鉴相器；
所述IQ调制器包含移相器、合成器和两个混频器。
本发明技术方案一的特点和进一步的改进为：
(1)所述参考振荡器的信号输出端与所述参考分频器的信号输入端连接，所述参考分频器的信号输出端与所述鉴相器的第一信号输入端连接，所述鉴相器的信号输出端与所述环路滤波器的信号输入端连接，所述环路滤波器的信号输出端与所述压控振荡器的信号输入端连接，所述压控振荡器的射频信号输出端输出射频信号；
所述压控振荡器的反馈信号输出端与所述移相器的信号输入端连接，所述移相器的第一移相信号输出端与第一混频器的移相信号输入端连接，所述移相器的第二移相信号输出端与第二混频器的移相信号输入端连接，所述第一混频器的另一信号输入端连接I路基带信号，所述第二混频器的另一信号输入端连接Q路基带信号；所述第一混频器的信号输出端与合成器的第一信号输入端连接，所述第二混频器的信号输出端与合成器的第二信号输入端连接，合成器的信号输出端与IQ输出滤波器的信号输入端连接，所述IQ输出滤波器的信号输出端与所述程序分频器的信号输入端连接，所述程序分频器的信号输出端与所述鉴相器的第二信号输入端连接。
技术方案二：
一种基于IQ调制器内插锁相环合成射频信号的方法，所述方法包括如下步骤：
参考振荡器输出频率为fR的信号，频率为fR的信号通过参考分频器分频后输出频率为fr的信号，频率为fr的信号连接到鉴相器的信号输入端；
压控振荡器输出频率为fVCO的信号，一路作为射频信号输出，另一路连接到IQ调制器的本振输入端，通过移相器输出两路信号，一路移相0度，另一路移相90度；
移相0度的信号连接到第一混频器的信号输入端，所述第一混频器的另一信号输入端连接频率为fI的基带信号的I路输入，移相90度的信号连接到第二混频器的信号输入端，所述第二混频器的另一信号输入端连接频率为fI的基带信号的Q路输入；
所述第一混频器信号输出端和所述第二混频器的信号输出端分别连接到合成器的两个信号输入端，合成器的输出频率为fOUT的信号，所述频率为fOUT的信号通过IQ输出滤波器滤波后连接到程序分频器的信号输入端；
所述程序分频器输出频率为fV的信号，所述频率为fV的信号输入到鉴相器的第二信号输入端；
所述鉴相器的第一信号输入端输入频率为fr的信号，第二信号输入端输入频率为fV的信号，所述鉴相器将fr和fV进行比较，将相位误差转换为直流电压并输出到环路滤波器进行滤波，得到控制电压信号，所述控制电压信号输入到压控振荡器的控制端控制压控振荡器的振荡频率。
本发明技术方案二的特点和进一步的改进为：
(1)参考振荡器输出频率为fR的信号，参考分频器的分频比为R，则参考分频器分频后输出信号的频率fr＝fR÷R；
IQ调制器的输出信号为合成器输出的频率为fOUT的信号，且fOUT＝fVCO-fI；
设程序分频器的分频比为N.FFFF，则程序分频器输出频率为fV的信号，且fV＝fOUT÷N.FFFF＝(fVCO-fI)÷N.FFFF；
在鉴相器中对参考分频器和程序分频器输出的信号频率进行锁定后，fV＝fr，得到(fVCO-fI)÷N.FFFF＝fR÷R，从而fVCO＝(fR÷R)×N.FFFF+fI。
本发明综合了锁相环和IQ调制器的优点，利用了锁相环的跟踪滤波作用，在全频段很好的滤除了IQ调制器输出的无用边带和本振泄漏，提高了射频信号的频谱质量。由于采用IQ调制器进行混频，所以就充分利用了IQ调制器的线路简单等优点，同时由于采用混频环的方法，基带信号保持了原有的调制特性，频偏没有变化。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为基带信号搬移到射频信号的混频法原理框图；
图2为基带信号搬移到射频信号的IQ调制器法原理框图；
图3为本发明技术方案IQ调制器内插锁相环的原理框图；
图4为锁相环环路滤波器示意图；
图5为本发明应用举例原理框图；
图6为应用举例频率转换时间仿真结果图；
图7为应用举例环路滤波器仿真结果图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种基于IQ调制器内插锁相环合成射频信号的装置，由参考振荡器、锁相环电路、环路滤波器、压控振荡器、IQ调制器、IQ输出滤波器等六个部分构成，图3是该IQ调制器内插锁相环方案原理框图，其中锁相环电路内部包含参考分频器(÷R)、程序分频器(÷N.FFFF)和鉴相器等。程序分频器包含多位小数分频，保证在任意鉴相频率前提下实现所需要的频率间隔。IQ调制器内部包含移相器、混频器和合成器等3部分功能。移相器把输入的本振信号通过移相后输出两路信号，一路移相0°，另一路移相90°。合成器输出频率为本振频率和基带中频频率的差。
本发明技术方案的主要连接关系见图3，参考振荡器可以采用高稳定度和高频谱质量的温补晶体振荡器或恒温晶体振荡器，其输出的频率fR信号连接到锁相环的参考输入REFIN脚，该信号在锁相环内部通过参考分频器(÷R)分频后输出fr信号，fr信号连接到鉴相器输入端，压控振荡器输出fVCO一路作为射频信号输出，另一路连接到IQ调制器的本振输入端LO，该信号通过IQ调制器内部的移相器输出两路信号，一路移相0°，另一路移相90°，这两个信号分别加到两个混频器输入端，基带信号fI输入时在外部已经设计为两路正交信号，相位相差90°，这两个信号分别连接到IQ调制器的I路和Q路输入端，并分别连接两个混频器输入端，两个混频器输出分别连接到IQ调制器内部的合成器输入端，合成器输出频率为fOUT的信号，该信号通过IQ输出滤波器滤波后连接到锁相环的RFIN输入端，在锁相环内部通过程序分频器(÷N.FFFF)分频后输出频率为fV的信号，该信号连接到锁相环内部的鉴相器输入端与fr进行比相，并将相位误差转换为直流电压后从锁相环CP脚输出，该直流电压通过环路滤波器滤波后输出控制电压VT，该电压连接到压控振荡器的控制端控制压控振荡器频率。
当射频频段较宽，一个压控振荡器覆盖不了时，可以采用两个或多个压控振荡器分别覆盖，也可采用可变带宽压控振荡器。
具体的，按照图3的连接关系，参考振荡器频率为fR，参考分频器分频比为R，则鉴相频率fr为fR÷R，IQ调制器输出频率fOUT为本振频率fVCO和基带中频频率fI的差，即：
fOUT＝fVCO-fI
程序分频器分频比为N.FFFF，则程序分频器输出频率fV为：
fV＝fOUT÷N.FFFF＝(fVCO-fI)÷N.FFFF
锁定后fV＝fr
(fVCO-fI)÷N.FFFF＝fR÷R
fVCO＝(fR÷R)×N.FFFF+fI
从fVCO表达式可以看出，参考频率通过锁相环倍频的倍数为N.FFFF÷R，而基带信号fI没有倍频，即通过该混频环后，基带信号保持了原有的调制特性，频偏没有变化。
进一步的，锁相环环路滤波器的结构如图4所示，锁相环环路带宽设计原则是先将环路带宽设计为基带信号频偏，在此基础上，如果频率转换时间满足要求，则环路带宽等于基带信号频偏，如果频率转换时间不满足要求，则增加环路带宽，直到频率转换时间满足要求。频率转换时间可以用ADIsimPLL软件仿真。仿真过程主要是将FVCO、fR、fr、KVCO、k代入ADIsimPLL软件仿真频率转换时间，逐渐增大环路带宽直到频率转换时间满足要求。此时仿真的环路滤波器元器件参数C1、C2、C3、R1、R2值则为实际设计值。
由于ADIsimPLL软件中没有混频环模型，仿真时按照单环小数分频模型仿真对环路滤波器元器件参数C1、C2、C3、R1、R2的影响不大。
本发明技术方案在使用时应根据具体的技术指标要求确定相关技术参数。
应用举例：
参考频率：19.2MHz；
基带中频：14.5MHz；
频偏：11kHz；
射频频率：225-512MHz；
频率间隔：25kHz；
频率转换时间：100μS。
根据以上技术要求，确定主要元器件(包括锁相环电路、压控振荡器、IQ调制器、参考振荡器频率等)，以及鉴相频率、环路带宽k等仿真所需的主要参数。
压控振荡器采用可变带宽压控振荡器，完全覆盖225-512MHz，压控振荡器压控灵敏度设计为KVCO＝30MHz/V。
IQ调制器只要满足所需频段就行，选用AD8345。
参考振荡器频率选为19.2MHz。
由于频率转换时间较短，选用9.6MHz鉴相频率。
由于要满足25kHz的频率间隔，故要选用带有小数分频功能的锁相环电路，选用ADF4157。
应用举例原理框图见图5。参考振荡器采用19.2MHz温补晶体振荡器，其输出的频率fR(19.2MHz)信号连接到锁相环电路ADF4157的参考输入REFIN脚，该信号在锁相环内部通过参考分频器分频(R＝2)后输出fr(9.6MHz)信号，fr信号连接到鉴相器输入端，压控振荡器输出fVCO(225-512MHz)一路作为射频信号输出，另一路连接到IQ调制器AD8345的本振输入端L0，该信号通过IQ调制器内部的移相器输出两路信号，一路移相0°，另一路移相90°，这两个信号分别加到两个混频器输入端，基带信号fI(14.5MHz)输入时在外部已经设计为两路正交信号，相位相差90°，这两个信号分别连接到IQ调制器的I路和Q路输入端，并分别连接两个混频器输入端，两个混频器输出分别连接到IQ调制器内部的合成器输入端，合成器输出频率为fOUT(210.5-497.5MHz)的信号，该信号通过IQ输出滤波器滤波后连接到锁相环的RFIN输入端，在锁相环内部通过程序分频器(÷N.FFFF)分频后输出频率为fV的信号，该信号连接到锁相环内部的鉴相器输入端与fr进行比相，并将相位误差转换为直流电压后从锁相环CP脚输出，该直流电压通过环路滤波器滤波后输出控制电压VT，该电压连接到压控振荡器的控制端控制压控振荡器频率。
该压控振荡器采用可变带宽压控振荡器，共有4段覆盖225-512MHz频段，由K1和K2进行波段控制。压控振荡器分段控制关系见表1。
表1压控振荡器分段控制关系
环路带宽从11kHz(大于频偏11kHz)逐渐增大，仿真计算频率转换时间，直到频率转换时间满足100μS。确定环路滤波器元器件参数C1、C2、C3、R1、R2。
仿真过程主要是将FVCO、fR、fr、KVCO、k代入ADIsim PLL软件仿真频率转换时间，逐渐增大环路带宽直到频率转换时间满足100μS。此时仿真的环路滤波器元器件参数C1、C2、C3、R1、R2值则为实际设计值。
由于ADIsimPLL软件中没有混频环模型，仿真时按照单环小数分频模型仿真不影响环路滤波器元器件参数C1、C2、C3、R1、R2的准确性。
本举例中下列参数代入ADIsimPLL，ADIsimPLL中其它设置按照默认值进行仿真：
FVCO＝285.025～355(频段中间值)
fR＝19.2MHz
fr＝9.6MHz
KVCO＝30MHz/V
k从11KHz开始增加。
经仿真，当环路带宽k达到70KHz时，频率转换时间达到了100μS见图6，此时的原理图见7。由此确定了环路滤波器元器件参数C1、C2、C3、R1、R2的值。
设计应用中根据混频频率关系fVCO＝(fR÷R)×N.FFFF+fI和AD4157寄存器分频比算法计算出N.FFFF，并转换为控制字格式，通过AD4157串口置入即可得到所需要的射频频率。
以430.025MHz为例计算：
R＝2
fVCO-fI＝fr×(N+FRAC/225)
430.025-14.5＝9.6×(N+FRAC/225)
N＝44
本例中，0.FFFF＝FRAC/225
FRAC＝FMSB×213+FLSB
FMSB＝int((((fVCO-fI)/fr)-N)×212)＝1162
FLSB＝int((((((fVCO-fI)/fr)-N)×212)-FMSB)×213)
＝5461
本发明综合了锁相环和IQ调制器的优点，利用了锁相环的跟踪滤波作用，在全频段很好的滤除了IQ调制器输出的无用边带和本振泄漏，提高了射频信号的频谱质量。由于采用IQ调制器进行混频，所以就充分利用了IQ调制器的线路简单等优点，同时由于采用混频环的方法，基带信号保持了原有的调制特性，频偏没有变化。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (4)

1.一种基于IQ调制器内插锁相环合成射频信号的装置，其特征在于，
所述装置包括：参考振荡器、锁相环单元、环路滤波器、压控振荡器、IQ调制器、IQ输出滤波器；
其中，所述锁相环单元包含参考分频器、程序分频器和鉴相器；
所述IQ调制器包含移相器、合成器和两个混频器。
2.根据权利要求1所述的一种基于IQ调制器内插锁相环合成射频信号的装置，其特征在于，
所述参考振荡器的信号输出端与所述参考分频器的信号输入端连接，所述参考分频器的信号输出端与所述鉴相器的第一信号输入端连接，所述鉴相器的信号输出端与所述环路滤波器的信号输入端连接，所述环路滤波器的信号输出端与所述压控振荡器的信号输入端连接，所述压控振荡器的射频信号输出端输出射频信号；
所述压控振荡器的反馈信号输出端与所述移相器的信号输入端连接，所述移相器的第一移相信号输出端与第一混频器的移相信号输入端连接，所述移相器的第二移相信号输出端与第二混频器的移相信号输入端连接，所述第一混频器的另一信号输入端连接I路基带信号，所述第二混频器的另一信号输入端连接Q路基带信号；所述第一混频器的信号输出端与合成器的第一信号输入端连接，所述第二混频器的信号输出端与合成器的第二信号输入端连接，合成器的信号输出端与IQ输出滤波器的信号输入端连接，所述IQ输出滤波器的信号输出端与所述程序分频器的信号输入端连接，所述程序分频器的信号输出端与所述鉴相器的第二信号输入端连接。
3.一种基于IQ调制器内插锁相环合成射频信号的方法，所述方法应用于权利要求1-2中任一项所述的装置，其特征在于，所述方法包括如下步骤：
参考振荡器输出频率为fR的信号，频率为fR的信号通过参考分频器分频后输出频率为fr的信号，频率为fr的信号连接到鉴相器的信号输入端；
压控振荡器输出频率为fVCO的信号，一路作为射频信号输出，另一路连接到IQ调制器的本振输入端，通过移相器输出两路信号，一路移相0度，另一路移相90度；
移相0度的信号连接到第一混频器的信号输入端，所述第一混频器的另一信号输入端连接频率为fI的基带信号的I路输入，移相90度的信号连接到第二混频器的信号输入端，所述第二混频器的另一信号输入端连接频率为fI的基带信号的Q路输入；
所述第一混频器信号输出端和所述第二混频器的信号输出端分别连接到合成器的两个信号输入端，合成器的输出频率为fOUT的信号，所述频率为foUT的信号通过IQ输出滤波器滤波后连接到程序分频器的信号输入端；
所述程序分频器输出频率为fV的信号，所述频率为fV的信号输入到鉴相器的第二信号输入端；
所述鉴相器的第一信号输入端输入频率为的信号，第二信号输入端输入频率为的信号，所述鉴相器将频率域进行比较，将相位误差转换为直流电压并输出到环路滤波器进行滤波，得到控制电压信号，所述控制电压信号输入到压控振荡器的控制端控制压控振荡器的振荡频率。
4.根据权利要求3所述的一种基于IQ调制器内插锁相环合成射频信号的方法，其特征在于，
参考振荡器输出频率为fR的信号，参考分频器的分频比为R，则参考分频器分频后输出信号的频率fr＝fR÷R；
IQ调制器的输出信号为合成器输出的频率为fOUT的信号，且fOUT＝fVCO-fI；
设程序分频器的分频比为N.FFFF，则程序分频器输出频率为fV的信号，且fV＝fOUT÷N.FFFF＝(fVCO-fI)÷N.FFFF；
在鉴相器中对参考分频器和程序分频器输出的信号频率进行锁定后，fV＝fr，得到(fVCO-fI)÷N.FFFF＝fR÷R，从而fVCO＝(fR÷R)×N.FFFF+fI。
CN201811622307.XA 2018-12-28 2018-12-28 基于iq调制器内插锁相环合成射频信号的装置及方法 Active CN109450467B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811622307.XA CN109450467B (zh) 2018-12-28 2018-12-28 基于iq调制器内插锁相环合成射频信号的装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811622307.XA CN109450467B (zh) 2018-12-28 2018-12-28 基于iq调制器内插锁相环合成射频信号的装置及方法

Publications (2)

Publication Number Publication Date
CN109450467A true CN109450467A (zh) 2019-03-08
CN109450467B CN109450467B (zh) 2024-04-05

Family

ID=65540371

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811622307.XA Active CN109450467B (zh) 2018-12-28 2018-12-28 基于iq调制器内插锁相环合成射频信号的装置及方法

Country Status (1)

Country Link
CN (1) CN109450467B (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028493A (en) * 1998-04-21 2000-02-22 National Semiconductor Corporation Elimination of bandpass filter after quadrature modulator in modulation synthesizer circuit
CN101478317A (zh) * 2008-12-25 2009-07-08 上海全波通信技术有限公司 直接变频调制中iq幅度的自适应平衡系统
US20110148484A1 (en) * 2009-12-22 2011-06-23 Massachusetts Institute Of Technology Phase-locked loop frequency synthesizer
CN102752000A (zh) * 2012-06-26 2012-10-24 中兴通讯股份有限公司 发射信号的处理芯片及方法
CN102857221A (zh) * 2011-06-30 2013-01-02 中兴通讯股份有限公司 锁相环、宽带发射机及宽带发射机的载波泄露校准方法
US8736326B1 (en) * 2013-02-08 2014-05-27 National Sun Yat-Sen University Frequency synthesizer and frequency synthesis method thereof
CN105187059A (zh) * 2015-07-16 2015-12-23 中国电子科技集团公司第四十一研究所 一种宽带低相噪本振频率合成电路及方法
CN105406864A (zh) * 2015-12-31 2016-03-16 陕西烽火电子股份有限公司 一种宽带高速跳频频率合成器及其工作方法
CN105403870A (zh) * 2015-12-02 2016-03-16 中国电子科技集团公司第四十一研究所 一种雷达目标模拟通用信号发生器
CN106899293A (zh) * 2017-03-13 2017-06-27 广州海格通信集团股份有限公司 频率合成器
CN107437939A (zh) * 2016-05-25 2017-12-05 英特尔Ip公司 针对锁相环中的不期望的频率偏移的iq样本的直接补偿
CN107920177A (zh) * 2017-12-28 2018-04-17 中国电子科技集团公司第五十四研究所 一种超高速调制解调器射频实现装置
CN107968652A (zh) * 2017-12-29 2018-04-27 陕西烽火电子股份有限公司 一种低相位噪声短波跳频频率合成器
CN108988857A (zh) * 2018-10-19 2018-12-11 贵州航天计量测试技术研究所 一种基于光电振荡器的宽带低相噪频率合成器及方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028493A (en) * 1998-04-21 2000-02-22 National Semiconductor Corporation Elimination of bandpass filter after quadrature modulator in modulation synthesizer circuit
CN101478317A (zh) * 2008-12-25 2009-07-08 上海全波通信技术有限公司 直接变频调制中iq幅度的自适应平衡系统
US20110148484A1 (en) * 2009-12-22 2011-06-23 Massachusetts Institute Of Technology Phase-locked loop frequency synthesizer
CN102857221A (zh) * 2011-06-30 2013-01-02 中兴通讯股份有限公司 锁相环、宽带发射机及宽带发射机的载波泄露校准方法
CN102752000A (zh) * 2012-06-26 2012-10-24 中兴通讯股份有限公司 发射信号的处理芯片及方法
US8736326B1 (en) * 2013-02-08 2014-05-27 National Sun Yat-Sen University Frequency synthesizer and frequency synthesis method thereof
CN105187059A (zh) * 2015-07-16 2015-12-23 中国电子科技集团公司第四十一研究所 一种宽带低相噪本振频率合成电路及方法
CN105403870A (zh) * 2015-12-02 2016-03-16 中国电子科技集团公司第四十一研究所 一种雷达目标模拟通用信号发生器
CN105406864A (zh) * 2015-12-31 2016-03-16 陕西烽火电子股份有限公司 一种宽带高速跳频频率合成器及其工作方法
CN107437939A (zh) * 2016-05-25 2017-12-05 英特尔Ip公司 针对锁相环中的不期望的频率偏移的iq样本的直接补偿
CN106899293A (zh) * 2017-03-13 2017-06-27 广州海格通信集团股份有限公司 频率合成器
CN107920177A (zh) * 2017-12-28 2018-04-17 中国电子科技集团公司第五十四研究所 一种超高速调制解调器射频实现装置
CN107968652A (zh) * 2017-12-29 2018-04-27 陕西烽火电子股份有限公司 一种低相位噪声短波跳频频率合成器
CN108988857A (zh) * 2018-10-19 2018-12-11 贵州航天计量测试技术研究所 一种基于光电振荡器的宽带低相噪频率合成器及方法

Also Published As

Publication number Publication date
CN109450467B (zh) 2024-04-05

Similar Documents

Publication Publication Date Title
Egan Phase-lock basics
CN105187059B (zh) 一种宽带低相噪本振频率合成电路及方法
CN103490777B (zh) 低杂散频率合成器
CN207427123U (zh) 一种采用锁相环滤波原理的超宽带低相噪频率源
CN105262486B (zh) 一种x波段频率合成器
CN108055035A (zh) 一种光电振荡器的宽带频率扩展装置
JP2003534700A (ja) 回転周波数合成器
CN205320060U (zh) 一种宽带高速跳频频率合成器
CN113794473B (zh) 一种通用化的频率合成器及合成方法
CN209088931U (zh) 基于iq调制器内插锁相环合成射频信号的装置
US4194151A (en) Multifrequency generator
CN109450467A (zh) 基于iq调制器内插锁相环合成射频信号的装置及方法
CN204376873U (zh) 用于无线电的频率合成器
CN204103898U (zh) 一种频率合成器
CN104702279A (zh) 一种锁相环频率合成器
CN106899293A (zh) 频率合成器
CN103281073A (zh) 一种应用于对讲机的双锁相环装置
CN107968651A (zh) 宽带信号发生器
US7136425B2 (en) Combining frequency multiplication and modulation
Aytur et al. Advantages of dual-loop frequency synthesizers for GSM applications
JP2002076889A (ja) 周波数シンセサイザ
JP2919328B2 (ja) 変調回路
Shuguang et al. A mixed-loop CMOS analog GFSK modulator with tunable modulation index
CN107846218A (zh) 一种基于梳状滤波器的锁相环
CN201854267U (zh) 一种本振频率合成器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant