JP4356947B2 - Ｐｌｌ装置 - Google Patents

Description

本発明は、ＰＬＬ（Phase Locked Loop）装置に関する。

移動体通信や地上デジタル放送などの基地局では、周波数基準信号に対して高い周波数安定度が要求されている。一方標準信号は、セシウム周波数標準発振器、ルビジウム標準発振器などにより得られるが、これらの標準信号は一般に高価であることから、各基地局では標準信号を分配して使用している。分配された標準信号は例えばＰＬＬ回路の位相比較のリファレンス信号として使用され、このＰＬＬ回路から例えば必要とされる周波数の基準クロック信号などの基準信号が得られる。

ＰＬＬ回路は、一般に図１４に示すように標準信号１０１と、電圧制御発振器（Voltage Controlled Oscillator）１０２の出力信号を分周回路１０３で分周した信号とを位相比較器１０４で比較し、その位相差に応じた信号をチャージポンプ１０５から得て、その出力をループフィルタ１０６を介して電圧制御発振器１０２に供給し、こうしてＰＬＬ制御を行って精度の高い信号生成を行っている（特許文献１）。

ところで例えば基地局における周波数基準信号については益々高精度性を要求されている。例えば本発明者は、１Ｈｚ単位以下の周波数分解能がある周波数シンセサイザの開発に取り組んでいるが、このような機器にたいしては、基準クロック信号に対しては極めて高い周波数安定度が要求され、従来のＰＬＬ回路では対応が困難な事情にある。

特開２００１−３２６５７３号公報

本発明は、このような事情の下になされたものであり、極めて高い周波数安定度が得られるＰＬＬ装置を提供することにある。

本発明のＰＬＬ装置は、供給された直流電圧に応じた周波数の矩形波信号である周波数信号を発振する電圧制御発振部と、
この電圧制御発振部からの周波数信号に基づいて、外部からの安定した正弦波信号である標準信号をサンプリングしてそのサンプリング値をディジタル信号として出力するアナログ／ディジタル変換部と、
前記ディジタル信号を直交変換部２により直交変換処理して、前記周波数信号と標準信号との位相差に相当する位相のベクトルを複素表示したときの実数部分及び虚数部分を取り出す直交変換部と、
この直交変換部にて得られた前記実数部分及び虚数部分の各時系列データに基づいてベクトルの角速度を演算する角速度演算部と、
この角速度演算部により求められた角速度に応じた直流電圧を前記電圧制御発振部に供給する手段と、を備えたことを特徴とする。

電圧制御発振部は、例えば恒温槽付き水晶発振器により構成される。直流電圧を電圧制御発振部に供給する手段は、前記ベクトルの角速度に対応するデューティ比でパルス列を出力するパルス幅変調部と、このパルス幅変調部から出力されたパルス列を平滑化する手段と、を備えた構成とすることができる。

また角速度演算手段の好ましい例を挙げると、あるタイミングにおける前記サンプリング値に対応する実数部分及び虚数部分を夫々Ｉ（ｎ）及びＱ（ｎ）とし、当該タイミングよりも前のタイミングにおける前記サンプリング値に対応する実数部分及び虚数部分を夫々Ｉ（ｎ−１）及びＱ（ｎ−１）とすると、｛Ｑ（ｎ）−Ｑ（ｎ−１）｝・Ｉ（ｎ）−｛Ｉ（ｎ）−Ｉ（ｎ−１）｝・Ｑ（ｎ）の演算を実行するものを挙げることができる。

本発明は、電圧制御発振部からの周波数信号（発振出力）により外部からの標準信号をサンプリングして、両者の位相差をベクトルで表し、そのベクトルの角速度に応じて前記発振出力を制御するようにしている。即ち、前記位相差が一定であればベクトルは止まっているが、前記位相差が変化するとベクトルが回転するため、ベクトルが止まるようにループが回ることになる。従ってこの発明は、電圧制御発振部からの周波数信号と外部からの標準信号との位相差をディジタル値で表しているので、そのビット数を調整することで、位相差を高精度に一定化することができ、標準信号が高い周波数安定度を備えていれば、極めて高い周波数安定度を備えた所望の周波数（標準信号をサンプリングしているので標準信号の２倍の周波数が条件になるが）の周波数信号を得ることができる。このため例えば１Ｈz単位で周波数が設定できる周波数シンセサイザなどの基準クロック信号発生装置として有効なものとなる。

本発明のＰＬＬ回路は、新規な原理に基づいて動作するものであることから、先ず図１を参照しながら本発明の動作原理について簡単に概略的な説明をしておく。この例では、外部からの標準信号、例えばセシウム周波数標準発振器、ルビジウム標準発振器などにより得られた標準信号である例えば１０ＭＨｚの正弦波信号に基づいて４０ＭＨｚの例えば矩形波である周波数信号を得ている。この周波数信号は正弦波信号であってもよい。本発明の動作原理は次の通りである。先ず電圧制御発振器例えば恒温槽付き水晶発振器（ＯＣＸＯ）１から４０ＭＨｚの矩形波である周波数信号によりＡ／Ｄ（アナログ／ディジタル）変換部１１により標準信号をサンプリングし、ディジタル信号を得る。

次ぎにこのディジタル信号を直交変換部２により直交変換処理し、標準信号と水晶発振器１からの周波数信号（以下クロック信号ともいう）との位相差を示す実数部分（実数軸成分（Ｉ））及び虚数部分（虚数軸成分（Ｑ））、即ち前記位相差に相当する位相のベクトルを複素表示したときの実数部分（Ｉ）及び虚数部分（Ｑ）を取り出す。そして角速度検出部３により前記ベクトルの角速度を検出し、電圧出力部４によりこの角速度に対応する直流電圧を生成して、水晶発振器１はこの直流電圧に対応する周波数信号を出力する。従って前記標準信号と水晶発振器１の周波数信号との位相差が変化すると、前記ベクトルが回転するので、その回転を止めるように水晶発振器の出力周波数がコントロールされることになる。即ち、図１の回路はＰＬＬを構成しており、前記位相差がロックされると、標準信号が１０ＭＨｚに安定していれば、水晶発振器１の周波数信号も４０ＭＨｚに安定することになる。

以下に本発明の実施の形態の詳細を説明する。図２において、点線で囲んだ２０にて示す部分は、コンピュータの内部に設けられており、後述のＰＷＭ信号を生成する部位まではソフトウエアにより実行される。直交変換部（キャリアリムーブ）２は、この例では標準信号１０及び水晶発振器１からの周波数信号が夫々が１０ＭＨｚ及び４０ＭＨｚであり、１：４の関係にあるので、Ａ／Ｄ変換部１１からのディジタル信号に順次＋１、＋１を掛け算することにより、前記実数部分（Ｉ）及び虚数部分（Ｑ）の組が取り出され、続いて順次−１、−１を掛け算することにより前記実数部分（Ｉ）及び虚数部分（Ｑ）の組が取り出され、この演算処理を繰り返すことで、標準信号１０及び水晶発振器１からの周波数信号の位相差を監視することができる。

この演算の様子を図３に示すと、標準信号１０に対するサンプリングのタイミングがθだけ遅れているとし、周波数の関係が１：４を維持している場合には、図３（ａ）に示すようにサンプリングのタイミングは○印で記載したようになる。従って初めの２つのサンプリング値に各々＋１を掛けた値の組は、図３（ｂ）に示すように、Ｉ軸（実数軸）から−θだけ位相がずれたベクトルの実数部分及び虚数部分となる。また次の２つのサンプリング値に各々−１を掛けた値の組についても、Ｉ軸（実数軸）から−θだけ位相がずれたベクトルの実数部分及び虚数部分となる。つまりこれらサンプリングの間に前記位相差がθで一定であれば、前記ベクトルは止まっていることになる。

直交変換部２は、この例では上述の演算を行うために、水晶発振器１からの周波数信号によりスイッチ２１を順次切り替えると共に、切り替えられた一方のラインにおいて掛け算部２２によりＡ／Ｄ変換部１１の出力に対して＋１と−１とを交互にかけ算することで前記実数部分を取得し、また切り替えられた他方のラインにおいて掛け算部２３によりＡ／Ｄ変換部１１の出力に対して＋１と−１とを交互に掛け算することで前記実数部分を取得するように構成されている。

直交変換部２の後段にはフィルタ２４が設けられている。このフィルタ２４は、外部からの標準信号帯域の減衰歪みを小さくし、不要測波帯を抑圧する機能を有する。
フィルタ２４の後段には、前記ベクトルの実数部分であるＩ値とベクトルの虚数部分であるＱ値とについて夫々補正処理するための補正処理部５が設けられている。この補正処理部５は、前記Ｉ値及びＱ値を夫々ベクトルのスカラー量で割り算することにより、ベクトルの単位長さ当たりのＩ値及びＱ値を求める処理を行う。即ち、ベクトルに符号Ｖを割り当てると、補正処理部５は図４に示すように、Ｉ値とＱ値とを夫々２乗して加算し、その加算値の平方根を算出してベクトルＶのスカラー量｜Ｖ｜を求め、Ｉ値及びＱ値を｜Ｖ｜で割り算するように構成されている。

このようにＩ値及びＱ値を補正する理由は次の通りである。この実施の形態では、ベクトルＶがどれだけ回転したか（前記位相差がどれだけ変化したか）を算出するにあたり、図５に示すようにｎ番目のサンプリングにより求めたベクトルＶ（ｎ）と（ｎ−１）番目のサンプリングにより求めたベクトルＶ（ｎ−１）とを結ぶベクトルΔＶを含む因子により評価している。このため例えば標準信号の波形のゆらぎなどによりベクトルがいわば間延びしてΔＶがΔＶ｀になってしまうと、ΔＶとベクトルの回転量Δφとの対応関係が崩れてしまい、ベクトルの角速度の検出値の信頼性を損ねるおそれがある。そこで既述のように補正処理を行うことにより、各タイミングにおけるＩ値及びＱ値がベクトルの単位長さに対応する値として揃えられるので、ベクトルの間延びの影響を排除することができる。

更に図２に示すように前記補正処理部５の後段には、ベクトルの角速度を求めるための角速度演算部６が設けられている。この角速度演算部６は、ベクトルの角速度を求める機能を備えているので、結局前記位相差の変化分を検出する機能を備えていることになる。角速度演算部６について図６及び図７を参照して説明すると、図６に示すように、（ｎ−１）番目のサンプリングにより求めたベクトルＶ（ｎ−１）とｎ番目のサンプリングにより求めたベクトルＶ（ｎ）＝Ｖ（ｎ−１）＋ΔＶとのなす角度Δφは、定数をＫとすると、ベクトルの角速度（周波数）がサンプリング周波数よりも十分に小さければ、（４）式で近似できる。ただしΔφは、Ｖ（ｎ）の位相φ（ｎ）とＶ（ｎ−１）の位相φ（ｎ−１）との差であり、またimagは虚数部分、conj｛Ｖ（ｎ）｝はＶ（ｎ）の共役ベクトルである。

Δφ＝Ｋ・imag［ΔＶ・conj｛Ｖ（ｎ）｝］ ……（１）
ここでＩ値及びＱ値についてｎ番目のサンプリングに対応する値を夫々Ｉ（ｎ）及びＱ（ｎ）とすれば、ΔＶ及びconj｛Ｖ（ｎ）｝は複素表示すると夫々（２）式及び（３）式で表される。

ΔＶ＝ΔＩ＋ｊΔＱ ……（２）
conj｛Ｖ（ｎ）｝＝Ｉ（ｎ）−ｊＱ（ｎ） ……（３）
ただしΔＩはＩ（ｎ）−Ｉ（ｎ−１）であり、ΔＱはＱ（ｎ）−Ｑ（ｎ−１）である。（２）式及び（３）式を（１）式に代入して整理すると、Δφは（４）式で表されることになる。

Δφ＝ΔＱ・Ｉ（ｎ）−ΔＩ・Ｑ（ｎ） ……（４）
前記角速度演算部６は、この（７）式の演算を行ってΔφの近似値を求めるものであり、その構成は図７に示す通りである。角速度演算部６に入力されたＩ値がｎ番目のサンプリングに対応する値であるＩ（ｎ）であるとすると、レジスタ６１には、一つ前のタイミングである（ｎ−１）番目のサンプリングに対応するＩ（ｎ−１）が保持されており、これらが突き合わせ回路部６２で突き合わされてＩ（ｎ）とＩ（ｎ−１）との差分ΔＩが取り出され、Ｉ（ｎ）及びΔＩが演算部６５に入力される。またＱ値についてもレジスタ６３及び突き合わせ回路部６４により同様に処理されてＱ（ｎ）及びΔＱが演算部６５に入力される。そして演算部６５では、（４）式の演算を行ってΔφを求める。詳しくは演算部６５の演算結果はΔφとして評価したものである。

ここでベクトルＶ（ｎ−１）とＶ（ｎ）とが求まればこの間の角度Δφを求める手法あるいは評価する手法は種々の数学的手法を使うことができ、本発明は、上述の手法に限定されるものではない。

図２に戻って、前記角速度演算部６の後段には、角速度演算部で演算された角速度を積分する積分回路部７１と、この積分回路部７１からの積分値を平滑化処理するためのラグリードフィルタ７２と、ラグリードフィルタ７２からの出力値に基づいてＰＷＭ制御されたパルス列を出力するＰＷＭ制御部７３と、がこの順に設けられている。ＰＷＭ制御部７３は、ラグリードフィルタ７２からの出力値に基づいてデューティ比が制御されたパルス列を出力する機能を有するものであり、例えば１００ｍｓ毎に前記出力値に応じたデューティ比のパルス列を出力する。

ＰＷＭ制御部７３の後段には、アナログループフィルタ１２が設けられ、このアナログループフィルタ１２は、ＰＷＭ制御部７３からのパルス列を積分して直流電圧に平滑化し、水晶発振器１の制御端子に供給する役割を果たす。ＰＷＭ制御部７３及びアナログループフィルタ１２は、図１に対応させると電圧出力部４に相当する。

ここでＰＷＭ制御部７３及びアナログループフィルタ１２に関してより具体的に説明しておくと、図８に示すように例えばベクトルの角速度がゼロであれば（前記位相差に変化がなければ）、ラグリードフィルタ７２からの出力値に基づいてデューティ比５０％のパルス列が例えば１００ｍｓだけＰＷＭ制御部７３から出力される。このパルス列のレベルが４Ｖであるとすると、アナログループフィルタ１２の出力電圧つまり水晶発振器１の入力電圧は５０％に対応する＋２Ｖになる。そしてベクトルが回転すると、その角速度に応じたデューティ比のパルス列がＰＷＭ制御部７３から出力されることになる。ＰＷＭ制御部７３の入力値とアナログループフィルタ１２の出力値との関係は、例えば図９に示すことができる。図９において横軸は、ベクトルが回転した角度に対応する値である。
以上のようにこの実施の形態の構成をブロック化して説明したが、実際の演算あるいはデータ処理は、ソフトウエアにより実行される。

次に上述実施の形態の作用について述べる。水晶発振器１からの例えば矩形波である４０ＭＨｚの周波数信号が外部からの１０ＭＨｚの標準信号をサンプリングし、そのサンプリング値が直交変換部２に与えられる。直交変換部２では既述のように４０ＭＨｚのクロックによりスイッチ２１がＩ値側、Ｑ値側に交互に切り替えられるので、２０ＭＨｚのクロックによりＩ値とＱ値との組が取り出されることになる。このＩ値及びＱ値は、水晶発振器１からの４０ＭＨｚの周波数信号と１０ＭＨｚの標準信号との位相差θを持つベクトルを複素平面上であらわしたときの当該ベクトルＶの実数軸成分及び虚数軸成分に相当するものである。そしてこれらＩ値とＱ値とが夫々フィルタ２４にて高域成分除去の処理がなされ、次いで補正処理部５にて既述のようにＩ値とＱ値とで決まるベクトルＶの補正処理（図４、図５参照）がされる。そしてこのＩ値とＱ値との時系列データに基づいて、図７に示したように角速度演算部６にてベクトルＶの角速度Δφが求まる。この場合、Δφが十分に小さく、ｓｉｎΔφ＝Δφであるとして取り扱っているため、あるタイミングにおけるベクトルＶ（ｎ−１）と次のタイミング（このタイミングは２０ＭＨｚのクロックのタイミングである）におけるベクトルＶ（ｎ）とを結ぶベクトルΔＶの長さにより角速度Δφを評価している。

こうして得られた角速度の値が積分され、平滑化処理されてその値に対応するデューティ比のパルス列が生成される。次いでこのパルス列が平滑化されて直流電圧が生成され、この直流電圧ににより水晶発振器１の出力周波数がコントロールされる。

今、外部からの標準信号が１０ＭＨｚで安定しているものとすると、水晶発振器１の出力周波数が４０ＭＨｚの場合には、図３（ａ）に示したように標準信号の１サイクル中の４つのサンプリングポイントは、夫々０度、９０度、１８０度、２７０度に対してθだけ位相がずれた位置にある。従ってこの場合には、標準信号と水晶発振器１の周波数信号とは、位相差がθで一定であり、前記ベクトルＶは図３（ｂ）に示したように停止している。ここで図面の記載を簡単化するためにθをゼロとして説明を進めると、前記位相差がゼロで一定であると、サンプリングのタイミングは図１０（ａ）に示すようになり、Ｉ値、Ｑ値の組は、（０、１）となり、ベクトルＶは実数軸に対して９０度の位置に停止している。従ってベクトルＶの角速度はゼロであるから、ＰＷＭ制御部７３からは、デューティ比５０％のパルス列が出力され、水晶発振器１には２Ｖの電圧が供給され、その出力周波数は４０ＭＨｚとなる。

ここで電圧制御発振器１の出力周波数が４０ＭＨｚよりも低くなったとすると図１１（ａ）に示すように、今まで０度、９０度、１８０度、２７０度であったサンプリングのタイミングが０度、Δφ、９０度＋２Δφ、１８０度＋３Δφ、２７０度＋４Δφとなり、ベクトルＶは図１１（ｂ）で示すように角速度Δφで右に回り始める。なお２０ＭＨｚのクロックのタイミングでベクトルが取り出されるので、角速度はΔφ／２５ｎｓであるが、便宜上Δφとして記載する。そしてこの角速度Δφに対応して前記デューティ比が大きくなり、水晶発振器１の入力電圧が増加し、その出力周波数が角速度Δφ、つまり位相差の変化分Δφに対応する量だけ増加し、こうして水晶発振器１の出力周波数が４０ＭＨｚにロックされることになる。

上述の実施の形態によれば、Ａ／Ｄ変換部１１にて圧制御発振部１からの周波数信号により外部からの標準信号をサンプリングし、そのサンプリング値を直交処理して既述のベクトルを得、そのベクトルを監視するようにしている。従って水晶発振器１からの周波数信号と標準信号との位相差をディジタル値で取り扱っているので、そのビット数を調整することで、位相差を高精度に一定化することができ、標準信号が高い周波数安定度を備えていれば、極めて高い周波数安定度を備えた所望の周波数の周波数信号を得ることができる。またディジタルフィルタ部７２及びアナログループフィルタ１２で時定数で周波数の引き込み時間を調整することができ、このような調整を行うことにより例えば引き込み時間を１０秒程度に調整することにより周波数ジャンプを抑えることができる。

図１２にＯＣＸＯの周波数安定度特性を示すと、ＯＣＸＯは短時間の安定度は良いが、時間が経過すると安定度が悪くなる傾向にある。これに対してＯＣＸＯを上述の実施の形態に組み込むことにより、図１３に示すように長期安定度が短期安定度のように良好になることが分かる。

また本発明は、標準信号の周波数と電圧制御発振部の出力周波数が１：４に限定されるものではない。この比率は任意であるが、電圧制御発振部の出力周波数は標準信号の周波数の２倍以上であることが必要である。両者の周波数が１：４以外の場合でも標準化定理に基づいて周波数を選択することによりＩ値及びＱ値を求めることができる。

本発明に係るＰＬＬ装置の概略を示すブロック図である。 本発明に係るＰＬＬ装置の実施の形態の全体構成を示すブロック図である。 標準信号と電圧制御発振部の周波数信号との位相差と、この位相差を持ったベクトルとの関係を示す説明図である。 上記の実施の形態に用いられる補正処理部示す構成図である。 ベクトルが間延びしたときに検出誤差が生じる様子を示す説明図である。 相前後するタイミングでサンプリングしたベクトルの位相差（角速度）を示す説明図である。 上記の実施の形態に用いられる角速度演算部を示す構成図である。 ＰＷＭ制御部の出力とＯＣＸＯの入力電圧との関係を示す説明図である。 ＰＷＭの入力値とＯＣＸＯの入力電圧との関係を示す特性図である。 標準信号と電圧制御発振部の周波数信号との位相差に変化がないときのサンプリングの様子とベクトルとを示す説明図である。 標準信号と電圧制御発振部の周波数信号との位相差に変化があるときのサンプリングの様子とベクトルとを示す説明図である。 本発明を実施しない場合のＯＣＸＯの周波数安定度特性を示す特性図である。 本発明を実施した場合のＯＣＸＯの周波数安定度特性を示す特性図である。 従来のＰＬＬ装置を示すブロック図である。

符号の説明

１ 電圧制御部（例ではＯＣＸＯ）
１１ Ａ／Ｄ変換部
１２ アナログループフィルタ
２ 直交変換部
２４ フィルタ
５ 補正処理部
６ 角速度演算部
７１ 積分回路部
７２ フィルタ
７３ ＰＷＭ制御部

Claims (4)

1. 供給された直流電圧に応じた周波数信号を発振する電圧制御発振部と、
   この電圧制御発振部からの周波数信号に基づいて、外部からの安定した正弦波信号である標準信号をサンプリングしてそのサンプリング値をディジタル信号として出力するアナログ／ディジタル変換部と、
   前記ディジタル信号を直交変換部により直交変換処理して、前記周波数信号と標準信号との位相差に相当する位相のベクトルを複素表示したときの実数部分及び虚数部分を取り出す直交変換部と、
   この直交変換部にて得られた前記実数部分及び虚数部分の各時系列データに基づいてベクトルの角速度を演算する角速度演算部と、
   この角速度演算部により求められた角速度に応じた直流電圧を前記電圧制御発振部に供給する手段と、を備えたことを特徴とするＰＬＬ装置。
2. 直流電圧を電圧制御発振部に供給する手段は、前記角速度に対応するデューティ比でパルス列を出力するパルス幅変調部と、このパルス幅変調部から出力されたパルス列を平滑化する手段と、を備えたことを特徴とする請求項１記載のＰＬＬ装置。
3. あるタイミングにおける前記サンプリング値に対応する実数部分及び虚数部分を夫々Ｉ（ｎ）及びＱ（ｎ）とし、当該タイミングよりも前のタイミングにおける前記サンプリング値に対応する実数部分及び虚数部分を夫々Ｉ（ｎ−１）及びＱ（ｎ−１）とすると、前記角速度演算部は、｛Ｑ（ｎ）−Ｑ（ｎ−１）｝・Ｉ（ｎ）−｛Ｉ（ｎ）−Ｉ（ｎ−１）｝・Ｑ（ｎ）の演算に基づいてベクトルの角速度を求めることを特徴とする請求項１または２記載のＰＬＬ装置。
4. 電圧制御発振部は、恒温槽付き水晶発振器であることを特徴とする請求項１ないし３のいずれか一つに記載のＰＬＬ装置。

Images