CN101416392A - Pll装置 - Google Patents

Pll装置 Download PDF

Info

Publication number
CN101416392A
CN101416392A CNA2007800115963A CN200780011596A CN101416392A CN 101416392 A CN101416392 A CN 101416392A CN A2007800115963 A CNA2007800115963 A CN A2007800115963A CN 200780011596 A CN200780011596 A CN 200780011596A CN 101416392 A CN101416392 A CN 101416392A
Authority
CN
China
Prior art keywords
signal
vector
angular speed
voltage
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800115963A
Other languages
English (en)
Other versions
CN101416392B (zh
Inventor
若松俊一
盐原毅
大西直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Publication of CN101416392A publication Critical patent/CN101416392A/zh
Application granted granted Critical
Publication of CN101416392B publication Critical patent/CN101416392B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明的目的在于提供一种能够得到极高的频率稳定度的PLL装置。作为具体的解决方法,从附有恒温槽的水晶振荡器(OCXO)根据作为40MHz的矩形波的频率信号由A/D(模拟/数字)变换部对标准信号进行取样,由正交变换部对该数字信号进行正交变换处理,取出用复数表示与标准信号和来自OCXO的频率信号的相位差相当的相位的矢量时的实数部分(I)和虚数部分(Q)。检测出该矢量的角速度,通过PWM控制部生成与该角速度对应的直流电压,供给到OCXO。

Description

PLL装置
技术领域
本发明涉及PLL(Phase Locked Loop:锁相环路)装置。
背景技术
在移动通信和地上数字广播等的基地局中,要求频率基准信号具有高的频率稳定度。另一方面,标准信号,由铯频率标准振荡器、铷标准振荡器等得到,但是由于这些标准信号一般价格高,所以在各基地局中分配并使用标准信号。将分配的标准信号用作例如PLL电路的相位比较的参照信号,从该PLL电路得到例如所需要的频率的基准时钟信号等的基准信号。
PLL电路,一般如图14所示,用相位比较器104比较标准信号101和用分频电路103对电压控制振荡器(Voltage Controlled Oscillator)102的输出信号进行分频得到的信号,从供给泵105得到与该相位差对应的信号,通过环路滤波器106将该输出供给到电压控制振荡器102,这样通过进行PLL控制,生成高精度的信号(专利文献1)。
可是例如对于基地局中的频率基准信号要求更加高的精度性。例如本发明者致力于具有1Hz单位以下的频率分辨率的频率合成器的开发,但是对于这种设备,要求基准时钟信号具有极高的频率稳定度,存在用现有的PLL电路难以应付的情况。
专利文献1:日本特开2001-326573号公报
发明内容
本发明就是为了解决这种问题而提出的,其提供一种能够得到极高的频率稳定度的PLL装置。
本发明的PLL装置的特征在于,包括:电压控制振荡部,该电压控制振荡部产生与供给到它的直流电压相应的频率信号;
模拟/数字变换部,其基于来自该电压控制振荡部的频率信号,对标准信号进行取样,上述标准信号为来自外部的稳定的正弦波信号,将该取样值作为数字信号输出;
正交变换部,其对上述数字信号进行正交变换处理,取出用复数表示与上述频率信号和标准信号的相位差相当的相位的矢量时的实数部分和虚数部分;
角速度演算部,其基于用该正交变换部得到的上述实数部分和虚数部分的各时间序列数据对矢量的角速度进行演算;和
将与由该角速度演算部求得的角速度相应的直流电压供给到上述电压控制振荡部的单元。
电压控制振荡部,例如由附有恒温槽的水晶振荡器构成。将直流电压供给电压控制振荡部的单元具有以与上述角速度对应的负载比输出脉冲列的脉冲幅度调制部、和使从该脉冲幅度调制部输出的脉冲列滤波的单元。
又当举出角速度演算部的优选的例子时,能够举出当令与在某个时刻的上述取样值对应的实数部分和虚数部分分别为I(n)和Q(n),令与在该时刻前的时刻的上述取样值对应的实数部分和虚数部分分别为I(n-1)和Q(n-1)时,实施{Q(n)-Q(n-1)}·I(n)-{I(n)-I(n-1)}·Q(n)的演算的例子。
本发明根据来自电压控制振荡部的频率信号(振荡输出)对来自外部的标准信号进行取样,用矢量表示两者的相位差,与该矢量的角速度相应地控制上述振荡输出。即,如果上述相位差一定则矢量停止,但是因为当上述相位差变化时矢量旋转,所以以矢量停止的方式转动环路。从而本发明,因为用数字值表示来自电压控制振荡部的频率信号和来自外部的标准信号的相位差,所以通过调整它的位数,能够高精度地使相位差一定,如果标准信号具有高的频率稳定度,则能够得到具有极高的频率稳定度的所希望的频率(因为对标准信号进行取样所以标准信号的2倍频率成为条件)的频率信号。因此作为能够例如以1Hz单位设定频率的频率合成器等的基准时钟信号发生装置是有效的。
附图说明
图1是表示本发明涉及的PLL装置的概略的方框图。
图2是表示本发明涉及的PLL装置的实施方式的全体构成的方框图。
图3是表示标准信号和电压控制振荡部的频率信号的相位差与具有该相位差的矢量的关系的说明图。
图4是表示在上述实施方式中使用的校正处理部的构成图。
图5是表示矢量缓慢时生成检测误差的样子的说明图。
图6是表示在相前后的时刻取样了的矢量的相位差(角速度)的说明图。
图7是表示在上述实施方式中使用的角速度演算部的构成图。
图8是表示PWM控制部的输出和OCXO的输入电压的关系的说明图。
图9是表示PWM的输入值和OCXO的输入电压的关系的特性图。
图10是表示当在标准信号和电压控制振荡部的频率信号的相位差中没有变化时的取样的样子和矢量的说明图。
图11是表示当在标准信号和电压控制振荡部的频率信号的相位差中存在变化时的取样的样子和矢量的说明图。
图12是表示当不实施本发明时的OCXO的频率稳定度特性的特性图。
图13是表示当实施本发明时的OCXO的频率稳定度特性的特性图。
图14是表示现有的PLL装置的方框图。
具体实施方式
由于本发明的PLL电路根据新原理进行动作,所以首先参照图1对本发明的动作原理进行简单概略的说明。在该例子中,基于作为来自外部的标准信号,例如作为由铯频率标准振荡器,铷标准振荡器等得到的标准信号的例如10MHz的正弦波信号,得到40MHz的例如作为矩形波的频率信号。该频率信号也可以是正弦波信号。本发明的动作原理如下所示。首先根据从电压控制振荡器例如附有恒温槽的水晶振荡器(OCXO)1输出的作为40MHz的矩形波的频率信号,用A/D(模拟/数字)变换部11对标准信号进行取样,得到数字信号。
下面由正交变换部2对该数字信号进行正交变换处理,取出表示标准信号和来自水晶振荡器1的频率信号(以下也称为时钟信号)的相位差的实数部分(实数轴成分(I))和虚数部分(虚数轴部分(Q)),即复数表示与上述相位差相当的相位的矢量时的实数部分(I)和虚数部分(Q)。然后由角速度检测部3检测上述矢量的角速度,由电压输出部4生成与该角速度对应的直流电压,水晶振荡器1输出与该直流电压对应的频率信号。从而因为当上述标准信号和水晶振荡器1的频率信号的相位差变化时,上述矢量旋转,所以以停止该旋转的方式控制水晶振荡器的输出频率。即,图1的电路构成PLL,当锁定上述相位差时,如果标准信号稳定在10MHz上,则水晶振荡器1的频率信号也稳定在40MHz上。
下面对本发明的实施方式的详细情况进行说明。在图2中,将由用虚线包围的20表示的部分设置在演算机内部,用软件执行直到生成后述的PWM信号的部位。正交变换部(载波除去器)2,在本例中因为标准信号10和来自水晶振荡器1的频率信号分别为10MHz和40MHz,具有1:4的关系,所以通过在来自A/D变换部11的数字信号上依次乘上+1,+1,取出上述实数部分(I)和虚数部分(Q)的组,接着通过依次乘上-1,-1,取出上述实数部分(I)和虚数部分(Q)的组,重复进行该演算处理,能够监视标准信号10和来自水晶振荡器1的频率信号的相位差。
将该演算的样子表示在图3中,当相对于标准信号10的取样的时刻只延迟θ,频率关系维持在1:4时,如图3(a)所示,用O记号标记取样的时刻。从而在最初的2个取样值上分别乘上+1得到的值的组,如图3(b)所示,成为相位从I轴(实数轴)只偏离-θ的矢量的实数部分和虚数部分。此外,即使关于在下一次的2个取样值上分别乘上-1得到的值的组,也成为相位从I轴(实数轴)只偏离-θ的矢量的实数部分和虚数部分。即如果在这些取样之间上述相位差为θ、是一定的,则上述矢量停止。
正交变换部2,在本例中为了进行上述演算,以根据来自水晶振荡器1的频率信号依次地切换开关21,并且通过在切换了的一方的线路中由乘法部22对A/D变换部11的输出交互地乘上+1和-1,取得上述实数部分,又通过在切换了的另一方的线路中由乘法部23对A/D变换部11的输出交互地乘上+1和-1,取得上述虚数部分的方式构成。
在正交变换部2的后段设置有滤波器24。该滤波器24具有减小来自外部的标准信号频带的衰减畸变,抑制干扰边带的功能。
在滤波器24的后段,设置有用于分别对作为上述矢量的实数部分的I值和作为矢量的虚数部分的Q值进行校正处理的校正处理部5。该校正处理部5,通过分别用矢量的标量除以上述I值和Q值,进行求得矢量的每单位长度的I值和Q值的处理。即,当将标号V分配给矢量时,校正处理部5如图4所示,以分别使I值和Q值平方并相加,算出该相加值的平方根,求得矢量V的标量|V|,用|V|除以I值和Q值的方式构成。
这样地校正I值和Q值的理由如下所示。在该实施方式中,每当算出矢量V多少次旋转(上述相位差多少次变化),根据包含如图5所示连结通过第n次取样求得的矢量V(n)和通过第(n-1)次取样求得的矢量V(n-1)的矢量ΔV的因子进行评价。因此存在当譬如说例如由于标准信号的波形的起伏等而引起矢量延伸,ΔV变成ΔV′时,ΔV和矢量的旋转量Δφ的对应关系崩溃,损害矢量的角速度的检测值的可靠性的担心。因此,因为通过如已经述说的那样进行校正处理,使在各时刻的I值和Q值与作为跟矢量的单位长度对应的值一致,所以能够排除矢量延伸的影响。
进一步如图2所示在上述校正处理部5的后段,设置有用于求得矢量的角速度的角速度演算部6。该角速度演算部6,由于具有求得矢量的角速度的功能,所以结果具有检测上述相位差的变化份数的功能。当参照图6和图7说明角速度演算部6时,如图6所示,通过第(n-1)次取样求得的矢量V(n-1)和通过第n次取样求得的矢量V(n)=V(n-1)+ΔV所成的角度Δφ,当令常数为K时,如果矢量的角速度(频率)与取样频率比较十分小,则能够用公式(4)近似。但是Δφ是V(n)的相位φ(n)和V(n-1)的相位φ(n-1)之差,此外,imag是虚数部分,conj{V(n)}是V(n)的共轭矢量。
Δφ=K·imag[ΔV·conj{V(n)}]       (1)
这里关于I值和Q值如果令与第n次取样对应的值分别为I(n)和Q(n),则当用复数表示ΔV和conj{V(n)}时,分别由公式(2)和公式(3)表示。
ΔV=ΔI+jΔQ                          (6)
conj{V(n)}=I(n)-jQ(n)               (7)
其中,ΔI是I(n)-I(n-1),ΔQ是Q(n)-Q(n-1)。将公式(2)和公式(3)代入到公式(1)中经过整理后,得到Δφ由公式(4)表示。
Δφ=ΔQ·I(n)-ΔI·Q(n)           (8)
上述角速度演算部6,进行该公式(7)的演算,求得Δφ的近似值,其结构如图7所示。当令输入到角速度演算部6的I值为作为与第n次取样对应的值的I(n)时,在寄存器61中保持有作为前一个时刻的与第(n-1)次取样对应的I(n-1),用对照电路62对照它们,取出I(n)和I(n-1)的差分ΔI,将I(n)和ΔI输入到演算部65。又关于Q值也用寄存器63和对照电路部64进行同样的处理,将Q(n)和ΔQ输入到演算部65。然后在演算部65中,进行公式(4)的演算求得Δφ。详细而言,将演算部65的演算结果作为Δφ进行评价。
这里如果求得矢量V(n-1)和V(n)则求得它们之间的角度Δφ的方法或评价方法能够使用各种数学方法,本发明并不限定于上述方法。
返回到图2,在上述角速度演算部6的后段,顺序地设置有对由角速度演算部演算的角速度进行积分的积分电路部71、用于对来自该积分电路部71的积分值进行滤波处理的滞后超前滤波器72、和基于来自滞后超前滤波器72的输出值输出进行了PWM控制的脉冲列的PWM控制部73。PWM控制部73具有基于来自滞后超前滤波器72的输出值输出控制了负载比的脉冲列的功能,例如每100ms输出与上述输出值相应的负载比的脉冲列。
在PWM控制部73的后段,设置有模拟环路滤波器12,该模拟环路滤波器12起到对来自PWM控制部73的脉冲列进行积分使其滤波成直流电压,供给到水晶振荡器1的控制端子的作用。PWM控制部73和模拟环路滤波器12,当与图1对应时,与电压输出部4相当。
这里更具体地说明PWM控制部73和模拟环路滤波器12,如果如图8所示例如矢量的角速度为零(在上述相位差中没有变化),则根据来自滞后超前滤波器72的输出值例如只在100ms中从PWM控制部73输出负载比50%的脉冲列。当该脉冲列的电平为4V时,模拟环路滤波器12的输出电压即水晶振荡器1的输入电压成为与50%对应的+2V。而且当矢量旋转时,从PWM控制部73输出与它的角速度相应的负载比的脉冲列。PWM控制部73的输入值和模拟环路滤波器12的输出值的关系,例如能够如图9所示那样。在图9中横轴是与矢量旋转了的角度对应的值。
如以上那样地使本实施方式的构成方框化并进行说明,但是用软件实施实际的演算或数据处理。
下面述说上述实施方式的作用。作为来自水晶振荡器1的例如矩形波的40MHz的频率信号对来自外部的10MHz的标准信号进行取样,将该取样值提供到正交变换部2。因为用正交变换部2如已经述说的那样根据40MHz的时钟将开关21交互地切换到I值侧、Q值侧,所以根据20MHz的时钟取出I值和Q值的组。该I值和Q值,当在复数平面上表示具有来自水晶振荡器1的40MHz的频率信号和10MHz的标准信号的相位差θ的矢量时,与该矢量V的实数轴成分和虚数轴成分相当。而且用滤波器24分别对这些I值和Q值进行除去高频成分的处理,接着用校正处理部5如已经述说的那样对由I值和Q值决定的矢量V进行校正处理(参照图4、图5)。然后,根据该I值和Q值的时间序列数据,如图7所示地用角速度演算部6求得矢量V的角速度Δφ。在这种情况下,因为Δφ十分小,可以作为sinΔφ=Δφ进行处理,所以根据连结在某一时刻的矢量V(n-1)和在下一个时刻(该时刻为20MHz的时钟的时刻)的矢量V(n)的矢量ΔV的长度,评价角速度Δφ。
对这样得到的角速度的值进行积分和滤波处理,生成与该值对应的负载比的脉冲列。接着对该脉冲列进行滤波而生成直流电压,根据该直流电压控制水晶振荡器1的输出频率。
现在,当使来自外部的标准信号稳定在10MHz,水晶振荡器1的输出频率为40MHz时,如图3(a)所示,标准信号的1个周期中的4个取样点分别处于相位对0度、90度、180度、270度只偏离θ的位置上。从而在这种情况下,标准信号和水晶振荡器1的频率信号的相位差为θ是一定的,如图3(b)所示那样上述矢量V停止。这里为了使图面上的记载简单化而令θ为零进行说明,当上述相位差为零是一定的,取样的时刻如图10(a)所示,I值、Q值的组成为(0,1),矢量V停止在相对于实数轴为90度的位置上。从而因为矢量V的角速度为零,所以从PWM控制部73输出负载比50%的脉冲列,将2V的电压供给到水晶振荡器1,其输出频率成为40MHz。
这里当电压控制振荡器1的输出频率比40MHz低时,如图11(a)所示,到此为止作为0度、90度、180度、270度的取样的时刻成为0度、Δφ、90度+2Δφ、180度+3Δφ、270度+4Δφ,矢量V如图11(b)所示开始以角速度Δφ向右旋转。此外因为在20MHz的时钟的时刻取出矢量,所以角速度为Δφ/25ns,但是为了方便起见记载为Δφ。而且与该角速度Δφ对应上述负载比增大,水晶振荡器1的输入电压增加,它的输出频率只增加与角速度Δφ,即相位差的变化份数Δφ对应的量,这样一来将水晶振荡器1的输出频率锁定在40MHz上。
如果根据上述实施方式,则用A/D变换部11根据来自电压控制振荡部1的频率信号对来自外部的标准信号进行取样,对该取样值进行正交处理得到已经述说的矢量,并监视该矢量。从而,因为用数字值处理来自水晶振荡器1的频率信号和标准信号的相位差,所以通过调整它的位数,能够高精度地使相位差一定化,如果标准信号具备高的频率稳定度,则能够得到具备极高的频率稳定度的所希望的频率的频率信号。又在数字滤波器部72和模拟环路滤波器12中能够用时间常数调整频率的引入时间,通过进行这样的调整例如通过将引入时间调整到约10秒左右能够抑制频率跳变。
当在图12中表示OCXO的频率稳定度特性时,OCXO存在着短时间的频率稳定度良好,但是经过一定时间稳定度恶化的倾向。与此相对,通过将OCXO编入到上述实施方式中,如图13所示可以看到长期稳定度变得如短期稳定度一样良好。
此外,本发明并不限定于标准信号的频率和电压控制振荡部的输出频率为1:4。该比率是任意的,但是需要使电压控制振荡部的输出频率在标准信号的频率的2倍以上。即便在两者的频率为1:4以外的情况下也能够通过根据取样定理选择频率,求得I值和Q值。即,一般地说,正交变换部(载波除去器)对根据来自A/D变换器11的数字信号特定的正弦波信号,用频率为ω0t/2π(角速度为ω0t)的正弦波信号进行正交检波,能够取出以根据A/D变换器11的数字信号特定的频率信号的频率和用于检波的正弦波信号的频率之差的频率进行旋转的矢量。更详细地说能够取出当用复数表示该矢量时的实数部分和虚数部分。具体地说载波除去器,对A/D变换器11的输出线路进行分支,由将上述正弦波信号乘上cos(ω0t)的乘法部、将上述正弦波信号乘上-sin(ω0t)的乘法部和分别设置在这些乘法部的后段的低通滤波器构成。

Claims (4)

1.一种PLL装置,其特征在于:包括:
电压控制振荡部,该电压控制振荡部产生与供给到它的直流电压相应的频率信号;
模拟/数字变换部,其基于来自该电压控制振荡部的频率信号,对标准信号进行取样,所述标准信号为来自外部的稳定的正弦波信号,将该取样值作为数字信号输出;
正交变换部,其对所述数字信号进行正交变换处理,取出用复数表示与所述频率信号和标准信号的相位差相当的相位的矢量时的实数部分和虚数部分;
角速度演算部,其基于用该正交变换部得到的所述实数部分和虚数部分的各时间序列数据对矢量的角速度进行演算;和
将与由该角速度演算部求得的角速度相应的直流电压供给到所述电压控制振荡部的单元。
2.如权利要求1所述的PLL装置,其特征在于:
将直流电压供给电压控制振荡部的单元具有以与所述角速度对应的负载比输出脉冲列的脉冲幅度调制部、和对从该脉冲幅度调制部输出的脉冲列进行滤波的单元。
3.如权利要求1所述的PLL装置,其特征在于:
当令与在某个时刻的所述取样值对应的实数部分和虚数部分分别为I(n)和Q(n),令与在该时刻前的时刻的所述取样值对应的实数部分和虚数部分分别为I(n-1)和Q(n-1)时,角速度演算单元,基于{Q(n)-Q(n-1)}·I(n)-{I(n)-I(n-1)}·Q(n)的演算求得矢量的角速度。
4.如权利要求1所述的PLL装置,其特征在于:
电压控制振荡部是附有恒温槽的水晶振荡器。
CN2007800115963A 2006-03-31 2007-03-30 Pll装置 Active CN101416392B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP100652/2006 2006-03-31
JP2006100652A JP4356947B2 (ja) 2006-03-31 2006-03-31 Pll装置
PCT/JP2007/057686 WO2007114498A1 (ja) 2006-03-31 2007-03-30 Pll装置

Publications (2)

Publication Number Publication Date
CN101416392A true CN101416392A (zh) 2009-04-22
CN101416392B CN101416392B (zh) 2011-08-24

Family

ID=38563757

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800115963A Active CN101416392B (zh) 2006-03-31 2007-03-30 Pll装置

Country Status (6)

Country Link
US (1) US7812651B2 (zh)
EP (1) EP2003779B1 (zh)
JP (1) JP4356947B2 (zh)
CN (1) CN101416392B (zh)
DE (1) DE602007011413D1 (zh)
WO (1) WO2007114498A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011153776A1 (zh) * 2010-06-12 2011-12-15 中兴通讯股份有限公司 锁相环、压控装置及压控方法
CN102291126A (zh) * 2010-04-12 2011-12-21 英飞凌科技股份有限公司 对来自相位控制环路中的相位检测器的低频噪声的抑制

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4356946B2 (ja) * 2006-03-31 2009-11-04 日本電波工業株式会社 Pll装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9122711D0 (en) * 1991-10-25 1991-12-11 Alpha Image Ltd Digitally phase locking analogue signals
US6304620B1 (en) 1998-03-20 2001-10-16 Philips Electronics North America Corproation Sign-cross product automatic frequency control loop
US6198353B1 (en) * 1999-08-05 2001-03-06 Lucent Technologies, Inc. Phase locked loop having direct digital synthesizer dividers and improved phase detector
JP2001326573A (ja) 2000-05-18 2001-11-22 Nec Eng Ltd クロック切替装置及びクロック切替方法
US7099642B2 (en) * 2001-11-09 2006-08-29 Qualcomm, Incorporated Method and apparatus for matching receiver carrier frequency
JP2003289248A (ja) * 2002-03-27 2003-10-10 Sharp Corp Pll回路
DE60208964T2 (de) * 2002-11-21 2006-10-26 Sony Ericsson Mobile Communications Ab Oszillatorfrequenzsteuerung
JP4168329B2 (ja) * 2003-01-29 2008-10-22 ソニー株式会社 位相波形ゲイン制御装置
JP2005109551A (ja) * 2003-09-26 2005-04-21 Matsushita Electric Ind Co Ltd Pll回路
US7242224B1 (en) * 2004-02-20 2007-07-10 Marvell International Ltd. Continuous, wide-range frequency synthesis and phase tracking methods and apparatus
JP4356946B2 (ja) * 2006-03-31 2009-11-04 日本電波工業株式会社 Pll装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102291126A (zh) * 2010-04-12 2011-12-21 英飞凌科技股份有限公司 对来自相位控制环路中的相位检测器的低频噪声的抑制
CN102291126B (zh) * 2010-04-12 2014-12-10 英特尔移动通信有限责任公司 对来自相位控制环路中的相位检测器的低频噪声的抑制
WO2011153776A1 (zh) * 2010-06-12 2011-12-15 中兴通讯股份有限公司 锁相环、压控装置及压控方法

Also Published As

Publication number Publication date
EP2003779B1 (en) 2010-12-22
EP2003779A2 (en) 2008-12-17
JP4356947B2 (ja) 2009-11-04
EP2003779A4 (en) 2010-04-14
EP2003779A9 (en) 2009-05-20
DE602007011413D1 (de) 2011-02-03
US7812651B2 (en) 2010-10-12
WO2007114498A1 (ja) 2007-10-11
JP2007274615A (ja) 2007-10-18
CN101416392B (zh) 2011-08-24
US20090167382A1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
CN105720971B (zh) 锁相环的粗调谐选择
EP3275080B1 (en) Wideband direct modulation with two-point injection in digital phase locked loops
EP2003780B1 (en) Pll device
US7869554B2 (en) Phase/frequency estimator-based phase locked loop
CN103460059B (zh) 一种功率测量装置
US8364098B2 (en) PLL calibration
EP3203260A1 (en) Signal-generating circuit
Leoncini et al. Fully Integrated, 406$\mu $ A, $\text {5}^{\circ} $/hr, Full Digital Output Lissajous Frequency-Modulated Gyroscope
CN109067680B (zh) 一种基带信号的载波频偏估计方法及其装置
CN101416392B (zh) Pll装置
CN112886963A (zh) 一种用于误码率测试设备的变参数正弦抖动信号注入方法
US20070201595A1 (en) Clock recovery system
JPH1023086A (ja) 変調精度測定装置
US8249137B2 (en) In-situ jitter tolerance testing for serial input output
CN101971501B (zh) 频率合成器
Exel et al. Direct-digital time-domain oscillator stability measurement
US4015251A (en) Circuit arrangement for the digitalization of an angle or rotation
CN112286106B (zh) 微波类原子钟用的探测信号通用化产生装置
EP2797225B1 (en) Method of and apparatus for demodulating an amplitude modulated signal
Doberstein et al. The Zarlink 12-Channel GPS Receiver
US9584308B2 (en) Digital system for estimating signal non-energy parameters using a digital phase locked loop
CN116614045A (zh) 永磁同步电机转子位置传感器故障补偿方法及控制系统
JPH04103221A (ja) 自動周波数制御回路
JP2001513604A (ja) エネルギ分散されたqpsk信号の搬送波に対する簡単な同期化の支援のための方法
JPS60194809A (ja) Fm復調回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant