JP2007033447A - 周波数誤差を補正するスペクトルアナライザ及びその方法 - Google Patents

周波数誤差を補正するスペクトルアナライザ及びその方法 Download PDF

Info

Publication number
JP2007033447A
JP2007033447A JP2006202192A JP2006202192A JP2007033447A JP 2007033447 A JP2007033447 A JP 2007033447A JP 2006202192 A JP2006202192 A JP 2006202192A JP 2006202192 A JP2006202192 A JP 2006202192A JP 2007033447 A JP2007033447 A JP 2007033447A
Authority
JP
Japan
Prior art keywords
signal
frequency
error
error correction
receive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006202192A
Other languages
English (en)
Inventor
John H Guilford
エイチ ギルフォード、ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JP2007033447A publication Critical patent/JP2007033447A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02Automatic frequency control
    • H03J7/04Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
    • H03J7/06Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
    • H03J7/065Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/16Spectrum analysis; Fourier analysis
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/16Spectrum analysis; Fourier analysis
    • G01R23/173Wobbulating devices similar to swept panoramic receivers

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)
  • Position Fixing By Use Of Radio Waves (AREA)

Abstract

【課題】正確な信号に対する基準発振器のロックを必要とせずに、基準発振器の周波数誤差を補正する能力を有するスペクトルアナライザ等を提供すること。
【解決手段】本発明の一実施形態に係るスペクトルアナライザ10は、基準周波数における基準信号120を供給する基準発振器110と、前記基準信号120とタイミング制御信号160を受信するべく接続されており、前記タイミング制御信号160を使用して前記基準周波数の誤差を判定し、前記誤差の補正において使用する誤差補正信号170を生成するべく動作可能な誤差検出回路150と、前記誤差補正信号170を受信するべく接続されており、前記誤差補正信号170を使用して出力周波数を調節することで前記基準周波数の前記誤差を補償するべく動作可能な周波数変換装置とを具備する。
【選択図】図1

Description

本発明は、周波数誤差を補正するスペクトルアナライザ及びその方法に関する。
スペクトルアナライザは、一般に、アナライザのタイミング及び計測周波数を制御する正確な発振周波数を生成するマスタ又は基準発振器を含んでいる。従って、スペクトルアナライザの性能は、基準発振器の周波数誤差によって大幅に劣化する可能性を有している。通常、基準発振器は、相対的に安定した発振周波数を供給する水晶発振器である。しかしながら、水晶発振器の発振周波数は、しばしば、熱によって変動する。この結果、水晶発振器の発振周波数は、周辺の温度によって変化する場合がある。この熱的な不安定性の大きさは、通常、ppm(part per million)を単位として計測されており、これを使用し、水晶発振器の周波数精度を規定している。この周波数精度から、その水晶発振器に予想される周波数誤差を判定可能である。
一例として、1ppm(part per million)の周波数精度を有する公称動作周波数が10MHzの水晶発振器は、±1kHzの予想周波数誤差を具備している。この周波数誤差は、公称動作周波数と比べて小さいものではあるが、周波数に敏感なアプリケーションの場合には、この誤差は許容不能であろう。例えば、周波数を基準発振器から導出している局部発振器を使用して狭帯域信号を計測する際には、基準発振器の1kHzの周波数誤差は、スペクトルアナライザの計測精度を大幅に低下させることになる。
基準発振器の周波数誤差を補正するべく現時点において利用可能な技法には、いくつかのものが存在している。一般的な技法の1つは、基準発振器を、望ましい動作周波数の相対的に正確な信号(例えば、外部生成による10MHzの基準クロック信号)に対してロックすることにより、発振周波数の変動を補正する方法である。例えば、基準発振器は、基準発振器の周波数を外部信号の周波数と比較して、基準発振器の周波数の補正に使用する周波数誤差又はオフセットを判定することにより、外部信号に対して「ロック」可能である。
なお、本願に関連する先行文献として、下記の特許文献1〜9がある。
米国特許第5,440,313号明細書 米国特許第5,717,403号明細書 米国特許第5,737,715号明細書 米国特許第5,745,741号明細書 米国特許第5,757,786号明細書 米国特許第5,777,464号明細書 米国特許第5,886,583号明細書 米国特許第6,741,842 B2号明細書 米国特許第6,697,016 B1号明細書
しかしながら、このような自動周波数補正(Automatic Frequency Correction:AFC)法は、基準発振器が調節可能である(例えば、電圧制御発振器である)ことを必要としており、この結果、基準発振器のコストが増大することになる。従って、低廉な固定周波数の基準発振器を有するスペクトルアナライザの場合には、利用可能なAFC法を使用した周波数補正は不可能である。又、スペクトルアナライザが外部信号にアクセスできない場合も存在しており、従って、基準発振器の発振器周波数を補正不能である場合も存在する。この結果、正確な信号に対する基準発振器のロックを必要とせずに、基準発振器の周波数誤差を補正する能力を有するスペクトルアナライザに対するニーズが存在している。
本発明の実施例は、タイミング制御信号を使用して内部の周波数誤差を補正するスペクトルアナライザを提供する。スペクトルアナライザは、基準周波数における基準信号を供給する基準発振器と、タイミング制御信号を使用して基準周波数の誤差を判定する誤差検出回路と、を含んでいる。誤差検出回路は、その出力周波数を調節して基準周波数の周波数誤差を補償する際に周波数変換装置が使用する誤差補正信号を更に生成する。
一実施例においては、周波数変換装置は、基準信号と誤差補正信号を受信するべく接続された局部発振器を含んでいる。局部発振器は、誤差補正信号を使用して、基準周波数における基準信号を動作周波数における動作信号に変換する。例えば、模範的な実施例においては、局部発振器は、(i)基準信号とフィードバック信号を受信し、基準信号及びフィードバック信号間の位相又は周波数の差を表す誤差信号を生成する位相及び周波数検出器と、(ii)誤差信号と誤差補正信号を受信し、誤差信号と誤差補正信号を合成したものに比例する制御電圧を生成する電圧生成器と、(iii)制御電圧を受信し、制御電圧に基づいて動作信号を生成する電圧制御発振器と、を含んでいる。
別に実施例においては、スペクトルアナライザは、高周波(RF)信号と基準信号から生成された局部発振信号を受信し、局部発振信号を使用してRF信号を中間周波数(Intermediate Frequency:IF)信号に変換する更なる周波数変換装置と、IF信号をデジタル信号に変換するアナログ/デジタルコンバータと、誤差補正信号を使用してデジタル信号を処理する、当該周波数変換装置を含むプロセッサと、を更に含んでいる。例えば、模範的な実施例においては、周波数変換装置は、誤差補正信号の関数としてデジタル信号の周波数を調節して補正済みのデジタル信号を生成する周波数調節モジュールを含んでいる。
更なる実施例においては、タイミング制御信号は、既知のタイミングインターバルだけ離隔したタイミング信号を含んでおり、誤差検出回路は、連続したタイミング信号間において発生する基準信号のサイクルをカウントして基準周波数を表すカウント値を生成するカウンタ回路を含んでいる。誤差検出回路は、カウント値から基準周波数を判定し、基準周波数及び望ましい周波数間の差として基準周波数の誤差を判定し、且つ、基準周波数の誤差を補償する誤差補正信号を生成するプロセッサを更に含んでいる。例えば、模範的な実施例においては、タイミング信号は、1パルス/秒のレートで生成されるGPS(Global Positioning System)クロック信号のパルスである。
更に別の実施例においては、誤差検出回路は、基準信号及び前記タイミング制御信号間の位相差を検出する位相比較器と、位相差から基準周波数を判定し、基準周波数及び望ましい周波数間の差として基準周波数の誤差を判定し、且つ、基準周波数の誤差を補償する誤差補正信号を生成するプロセッサと、を含んでいる。
以下、添付の図面を参照し、開示対象の発明について説明するが、添付の図面は、本発明の模範的な実施例を示しており、これらの図面は、本引用により、本明細書に包含される。
図1は、本発明の実施例による模範的な概略スペクトルアナライザ10を示す概略ブロックダイアグラムである。例えば、図1に示されているスペクトルアナライザ10は、AGILENT TECHNOLOGIES社の「E4440 PSA」型シリーズスペクトルアナライザの模範的なコンポーネントを表している。
スペクトルアナライザ10は、低雑音増幅器(Low Noise Amplifier:LNA)30、ミキサ50、1つ又は複数の局部発振器130(図示を容易にするべく、これらの中の1つのみが図示されている)、アナログ/デジタルコンバータ70、プロセッサ90、及びディスプレイ100を含んでいる。動作の際には、LNA30が、インバウンドRF信号20を増幅し、増幅済みのインバウンドRF信号40を生成する。LNA30は、増幅済みのインバウンドRF信号40をミキサ50に供給し、ミキサが、局部発振器130によって生成された局部発振信号140に基づいて、増幅済みのインバウンドRF信号40をインバウンド低IF信号60に直接変換する。局部発振信号140は、スペクトルアナライザ10が実行する計測の中心周波数CFを設定している。
インバウンド低IF信号60は、アナログ/デジタルコンバータ70を介してアナログからデジタルに変換され、デジタル信号80が生成される。プロセッサ90は、デジタル信号80を処理し、表示用のデータ95をディスプレイ100に出力して表示する。プロセッサ90(並びに、更に一般的には、本明細書において使用されている「プロセッサ」という用語)は、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ、マイクロコンピュータ、中央演算処理装置、フィールドプログラマブルゲートアレイ、プログラム可能な論理装置、状態機械、論理回路、アナログ回路、デジタル回路、及び/又は動作命令に基づいて信号(アナログ及び/又はデジタル)を操作する任意の装置などの任意のタイプの処理装置を含んでいる。尚、従来のスペクトルアナライザの動作については、例えば、米国カリフォルニア州パロアルトに所在するAGILENT TECHNOLOGIES社から提供されている「Spectrum Analysis Basics, Application Note 150」に記述されている。
図1に示されているスペクトルアナライザ10は、基準発振器110と誤差検出回路150を更に含んでいる。基準発振器110は、基準周波数(例えば、10MHz)における基準信号120を供給して局部発振器130を駆動する水晶発振器などの高精度の発振器である。基準発振器110及び局部発振器130は、それぞれ、電圧制御発振器又はその他の発振装置を包含可能である。局部発振器130は、基準周波数における基準信号120を、スペクトルアナライザ10の計測周波数(例えば、CF)における局部発振信号140に変換する。模範的な実施例においては、局部発振器130は、トランスレーショナルループ(translational loop)のPLL(Phase Locked Loop)周波数シンセサイザであり、PLL周波数シンセサイザによって生成された局部発振信号140のIF周波数を使用することにより、ミキサ50を使用してインバウンドの増幅済みの信号40を、RFから望ましいIF周波数に「トランスレート(translate)」している。
しかしながら、基準発振器110によって生成される基準信号120の周波数は、周辺温度などの様々な要因に起因し、指定又はプログラムされた発振周波数からドリフトする可能性がある。例えば、基準発振器110の中心周波数が10MHzであるとスペクトルアナライザ10の仕様が示している場合にも、動作の際に、実際の中心周波数が、基準発振器110の周波数精度に基づいて変化することになる。このような基準発振器110の周波数誤差は、スペクトルアナライザ10の計測精度を大幅に低下させる。
従って、本発明の実施例によれば、誤差検出回路150が、スペクトルアナライザ10が受信又は生成するタイミング制御信号160を使用して基準発振器の周波数誤差を検出及び補正している。タイミング制御信号160は、任意のタイプの正確又は高精度な信号を含んでいる。例えば、一実施例においては、タイミング制御信号160は、スペクトルアナライザ10内のGPS(Global Positioning System)レシーバ(図示されてはいない)によって生成されるGPSクロック信号である。GPSレシーバは、ナビゲーション衛星からGPS無線波を受信し、GPS又はUTC時間のいずれかに同期した1pps(pulse per second)の出力を供給するべく設計されている。その他の実施例においては、タイミング制御信号160は、LAN(Local Area Network)上において送信される「IEEE 1588 Time Sychronization」パケットなどの外部生成による高精度信号である。
誤差検出回路150は、基準発振器110によって生成された基準信号120とタイミング制御信号160の両方を受信し、タイミング制御信号160を使用して基準信号120内の周波数誤差を推定する。例えば、一実施例においては、誤差検出回路150は、図2と関連して更に詳細に後述するように、タイミング制御信号160から基準信号120の実際の周波数を判定し、実際の周波数を望ましい周波数と比較することにより、基準信号120の周波数誤差を推定する。別の実施例においては、誤差検出回路150は、図3と関連して更に詳しく後述するように、基準信号120及びタイミング制御信号160間の位相差を検出し、基準信号120の周波数誤差を推定する。
誤差検出回路150は、更に、基準発振器110の周波数誤差の補正(或いは、補償)に使用する誤差補正信号170を局部発振器130及び/又はプロセッサ90に対して生成する。例えば、誤差検出回路150が、基準発振器110が5.6ppmだけ本来の周波数より低速であり、且つ、局部発振器130の望ましい中心周波数が1.0GHzであると判定した場合には、局部発振器130に供給される誤差補正信号170を使用することにより、1.0GHzよりも5.6ppm高い中心周波数(即ち、1.0000056GHz)に局部発振器130をプログラムすることができる。この結果、局部発振器130によって生成される実際の中心周波数が、望ましい1.0GHzとなることになろう。別の例として、プロセッサ90に供給される誤差補正信号170によって推定周波数誤差を通知することも可能である。プロセッサ90は、この推定周波数誤差を使用し、デジタル信号80内において受信した未補正の計測データを後処理することにより、不正確な中心周波数の計測データを補正可能である。
次に図2を参照すれば、図1のスペクトルアナライザの基準発振器の周波数誤差を検出する模範的な誤差検出回路150が示されている。誤差検出回路150は、カウンタ回路200とプロセッサ250を含んでいる。カウンタ回路200は、タイミング制御信号160と基準発振器から出力される基準信号120の両方を受信するべく接続されている。カウンタ回路200は、タイミング制御信号160内のパルスのそれぞれの隣接ペア間において発生する基準信号120内のサイクル数をカウントするべく構成されている。一実施例においては、タイミング制御信号160内のタイミングパルスのそれぞれのペアは、1GPS秒だけ離隔している。この結果、カウントされたサイクル数は、基準信号120のカウントインターバルにおける平均周波数と等価である。
図2においては、カウンタ回路200は、基準信号120を受信するべく接続されたカウンタ220と、タイミング制御信号160に基づいてカウンタ220を制御するコントローラ210と、を含んでいる。タイミング制御信号160内のそれぞれのタイミングパルスを受信した際に、コントローラ210は、以前のタイミングパルス以降にカウンタ220によってカウントされたサイクル数をラッチする制御信号230をカウンタ220に供給する。カウンタ220は、カウントしたカウント数(即ち、基準発振器の計測周波数)を含むカウント値240をプロセッサ250に出力し、コントローラ210は、カウント値240が出力された後、カウンタ220をリセットし、基準信号120内のサイクルのカウントが再開される。
プロセッサ250は、カウント値240から基準信号120の基準周波数を判定し、計測された基準周波数を基準発振器の望ましい又は指定されている周波数(例えば、ユーザー制御による周波数又はプログラムされている周波数)と比較し、基準発振器の周波数誤差を判定する。プロセッサ250は、この周波数誤差から、基準周波数の誤差を補償する誤差補正信号170を生成する。例えば、一実施例においては、誤差補正信号170は、局部発振器内に中心周波数をプログラムして基準発振器の誤差をオフセットするように通知する。別の実施例においては、誤差補正信号170は、スペクトルアナライザによってキャプチャされたデジタルデータの後続の処理において推定周波数誤差を使用して周波数誤差を補正するように通知する。
図3は、本発明の実施例による別の模範的な誤差検出回路150のブロックダイアグラムである。誤差検出回路150は、クロック生成器300、位相比較器320、及びプロセッサ340を含んでいる。クロック生成器300は、基準発振器から基準信号120を受信するべく接続されている。クロック生成器300は、方形波のクロック信号310を生成し、クロック信号310を位相比較器320に入力する。一実施例においては、クロック生成器300は、基準信号120内のサイクル数をカウントし、既定のサイクル数のカウントが完了した際にクロックパルスを出力するべく設計されたカウンタ回路を含んでいる。例えば、基準信号120の望ましい周波数が「f」であると仮定すると、クロック生成器300は、それぞれの「f」個のサイクルごとに、1つのクロックパルスを出力する。従って、基準信号120の基準周波数が正確に「f」である場合には(即ち、基準信号120に誤差が存在していない場合には)、クロック生成器300は、毎秒当たりに1つのクロックパルスを出力することになる。
位相比較器320は、タイミング制御信号160及びクロック信号310を受信するべく接続されている。位相比較器320は、タイミング制御信号160とクロック信号310の位相を比較し、タイミング制御信号160及びクロック信号310間の位相差を示すパルス幅を有する位相差信号330をプロセッサ340に出力するべく構成されている。一実施例においては、タイミング制御信号160は、1GPS秒だけ離隔したタイミングパルスから形成されている。位相比較器320は、タイミング制御信号160内のタイミングパルス及びクロック信号310内の対応するクロックパルス間の位相差を計測し、位相差信号330を生成する。
一実施例においては、プロセッサ340は、誤差補正信号170として位相差信号330を直接的に出力する。別の実施例においては、プロセッサ340は、誤差補正信号170を生成する際に位相差信号330を周波数誤差として使用する。更なる実施例においては、プロセッサ340は、位相差信号330から基準信号120の実際の基準周波数を判定し、実際の基準周波数を基準発振器の望ましい周波数と比較することにより、基準発振器の周波数誤差を判定する。プロセッサ250は、この周波数誤差から、基準周波数の誤差を補償する誤差補正信号170を生成する。例えば、一実施例においては、誤差補正信号170は、中心周波数を局部発振器内にプログラムして基準発振器の誤差をオフセットするように通知する。別の例においては、誤差補正信号170は、スペクトルアナライザによってキャプチャされたデジタルデータの後続の処理において推定周波数誤差を使用し、周波数誤差を補正するように通知する。
図4は、本発明の実施例による基準発振器110の周波数誤差を補正する出力を供給するスペクトルアナライザの模範的な局部発振器130の概略ブロックダイアグラムである。局部発振器130は、基準発振器110からの基準信号120と誤差検出回路150からの誤差補正信号170の両方を受信するべく接続されている。局部発振器130は、望ましい基準周波数におけるフィードバック信号490を生成するべく設計された除算比率によってVCO470の出力信号(即ち、局部発振信号140)を除算するフィードバック経路内に、位相及び周波数検出器(PFD)410、加算ノード430、電圧生成器450、電圧制御発振器(VCO)470、及び周波数除算器(480)を含んでいる。
動作の際には、基準信号120とフィードバック信号490がPFD410に入力される。PFD410の出力は、基準信号120及びフィードバック信号490間の誤差(位相及び/又は周波数におけるもの)を示す誤差信号420である。誤差信号420は、加算ノード430において誤差補正信号170と合成されて補正信号440が生成され、これが、電圧生成器450に入力される。電圧生成器450は、補正信号440から、「制御電圧」460と呼ばれる出力電圧を生成する。
VCO470の発振周波数は、制御電圧460によって決定される。従って、誤差補正信号170は、VCO470の発振周波数が基準信号120の周波数誤差を補償する制御電圧460を生成するように設定されている。VCO470出力は、局部発振器130から出力される局部発振信号140であり、これは、PFD410に入力されるフィードバック信号490を生成するべく周波数除算器480にも入力されている。
図5は、本発明の実施例による基準発振器の周波数誤差を補正するスペクトルアナライザの模範的なプロセッサ90の概略ブロックダイアグラムである。プロセッサ90は、周波数調節処理コンポーネント500及びその他の処理コンポーネント520を含んでいる。周波数調節処理コンポーネント500は、ADCから出力されたデジタル信号80と誤差補正信号170を受信するべく接続されている。周波数調節処理コンポーネント500は、誤差補正信号170に基づいてデジタル信号の周波数を調節し、補正済みのデジタル信号510を生成する。補正済みのデジタル信号510は、後続の処理段階において、プロセッサ90のその他の処理コンポーネント520によって使用されることになる。
例えば、一実施例においては、周波数調節処理コンポーネント500に供給される誤差補正信号170は、基準発振器の推定周波数誤差を通知している。周波数調節処理コンポーネント500は、推定周波数誤差を使用してデジタル信号80内のデータを補正することにより、補正済みのデジタル信号510内において適切な周波数を有するデータを生成する。誤差補正信号170は、リアルタイムで周波数調節処理コンポーネント500に適用することも可能であり、或いは、周波数調節処理コンポーネント500による後続の処理のために、デジタル信号510内のデータと共にメモリ(図示されてはいない)内に保存することも可能である。
図6は、本発明の実施例による模範的な周波数調節処理コンポーネント500の概略ブロックダイアグラムである。周波数調節処理コンポーネント500は、デジタル信号80と誤差補正信号170を受信するべく接続された合成ノード600を含んでいる。合成ノード600は、デジタル信号80と誤差補正信号170を(例えば、加算、指数信号による乗算、及び/又はその他の数学的合成によって)合成し、補正済みのデジタル信号510を生成するべく機能する。従って、誤差補正信号170は、デジタル信号510の周波数を望ましい周波数にオフセットするべく設計された周波数オフセットを含んでいる。
図7は、本発明の実施例によるスペクトルアナライザの周波数誤差を補正する模範的なプロセス700を示している。ブロック710において、スペクトルアナライザの基準発振器により、基準周波数において基準信号を生成する。ブロック720において、タイミング制御信号を受信し、ブロック730において、タイミング制御信号を使用して基準周波数の周波数誤差を判定する。例えば、一実施例においては、タイミング制御信号は、基準信号と比較してそれらの間の位相及び/又は周波数の差を判定するGPSクロック信号である。一実施例においては、位相及び/又は周波数の差が、周波数誤差を直接的に提供している。別の実施例においては、位相及び/又は周波数の差を使用することによって基準信号の実際の周波数を判定し、これを基準信号の望ましい周波数と比較して周波数誤差を判定可能である。
判定された周波数誤差から、ブロック740において、誤差補正信号を生成し、ブロック750において、これを使用し、周波数変換装置の出力周波数を調節することで基準周波数の周波数誤差を補償する。一実施例においては、周波数変換装置は、基準発振器によって直接的又は間接的に駆動される局部発振器である。別の実施例においては、周波数変換装置は、スペクトルアナライザによって計測されたデジタルデータの周波数を調節するべく構成されたデジタルプロセッサである。
当業者であれば、本出願に記述されている革新的な概念は、様々なアプリケーションにおいて変更及び変形可能であることを認識するであろう。従って、本発明の範囲は、前述の特定の模範的な開示内容のいずれかに限定されるものではなく、添付の特許請求の範囲に定義されているとおりである。
本発明の実施例によるスペクトルアナライザを示す概略ブロックダイアグラムである。 本発明の実施例による図1のスペクトルアナライザの基準発振器の周波数誤差を検出する模範的な誤差検出回路のブロックダイアグラムである。 本発明の実施例による別の模範的な誤差検出回路のブロックダイアグラムである。 本発明の実施例による基準発振器の周波数誤差を補正する出力を供給するスペクトルアナライザの模範的な局部発振器の概略ブロックダイアグラムである。 本発明の実施例による基準発振器の周波数誤差についてデジタル信号を補正する周波数調節コンポーネントを含むスペクトルアナライザの模範的なプロセッサの概略ブロックダイアグラムである。 本発明の実施例による模範的な周波数調節コンポーネントの概略ブロックダイアグラムである。 本発明の実施例によるスペクトルアナライザの周波数誤差を補正する模範的なプロセスを示している。
符号の説明
10 スペクトルアナライザ
40 高周波(RF)信号
50 周波数変換装置
60 中間周波数(IF)信号
70 アナログ/デジタルコンバータ
80 デジタル信号
90 プロセッサ
110 基準発振器
120 基準信号
130 局部発振器
140 局部発振信号)
150 誤差検出回路
160 タイミング制御信号
170 誤差補正信号
200 カウンタ回路
240 カウント値
250 プロセッサ
320 位相比較器
330 位相差
340 プロセッサ
410 周波数検出器
420 誤差信号
450 電圧生成器
460 制御電圧
470 電圧制御発振器
480 周波数除算器
490 フィードバック信号
500 周波数調節処理コンポーネント

Claims (10)

  1. 基準周波数における基準信号(120)を供給する基準発振器(110)と、
    前記基準信号(120)とタイミング制御信号(160)を受信するべく接続されており、前記タイミング制御信号(160)を使用して前記基準周波数の誤差を判定し、前記誤差の補正において使用する誤差補正信号(170)を生成するべく動作可能な誤差検出回路(150)と、
    前記誤差補正信号(170)を受信するべく接続されており、前記誤差補正信号(170)を使用して出力周波数を調節することで前記基準周波数の前記誤差を補償するべく動作可能な周波数変換装置と、
    を具備するスペクトルアナライザ(10)。
  2. 前記周波数変換装置は、前記基準信号(120)と前記誤差補正信号(170)を受信するべく接続された局部発振器(130)を含んでおり、前記局部発振器(130)は、前記誤差補正信号(170)を使用して、前記基準周波数における前記基準信号(120)を計測周波数における局部発振信号(140)に変換するべく動作可能である請求項1記載のスペクトルアナライザ(10)。
  3. 前記局部発振器(110)は、
    前記誤差補正信号(170)から生成された制御電圧(460)を受信するべく接続されており、前記制御電圧(460)に基づいて前記局部発振信号(140)を生成するべく動作可能な電圧制御発振器(470)と、
    前記基準信号(120)とフィードバック信号(490)を受信するべく接続されており、前記基準信号(120)及び前記フィードバック信号(490)間の位相及び周波数の差を表す誤差信号(420)を生成するべく動作可能な位相及び周波数検出器(410)と、
    前記誤差信号(420)と前記誤差補正信号(170)を受信するべく接続されており、前記誤差信号(420)と前記誤差補正信号(170)を合成したものに比例した前記制御電圧(460)を生成するべく動作可能な電圧生成器(450)と、
    を含み、
    前記電圧制御発振器(470)は、前記局部発振信号(140)として前記フィードバック信号(490)を生成するべく更に動作可能であり、
    前記局部発振器(130)は、前記フィードバック信号(490)を受信し、除算比率によって前記フィードバック信号(490)を除算するべく接続された周波数除算器(480)を更に含み、
    前記電圧制御発振器(470)によって生成された前記フィードバック信号(490)は、前記基準信号(120)の前記基準周波数と前記除算比率の積に等価な前記計測周波数を有する前記局部発振信号(140)である請求項2記載のスペクトルアナライザ(10)。
  4. 高周波(RF)信号(40)と前記局部発振信号(140)を受信するべく接続されており、前記RF信号(40)を前記局部発振信号(140)を使用して中間周波数(IF)信号(60)に変換するべく動作可能な更なる周波数変換装置(50)を更に具備する請求項2記載のスペクトルアナライザ(10)。
  5. 高周波(RF)信号(40)と前記基準信号(120)から生成された局部発振信号(140)を受信するべく接続されており、前記局部発振信号(140)を使用して前記RF信号(40)を中間周波数(IF)信号(60)に変換するべく動作可能な更なる周波数変換装置(50)と、
    前記IF信号(60)を受信するべく接続されており、前記IF信号(60)をデジタル信号(80)に変換するべく動作可能なアナログ/デジタルコンバータ(70)と、
    前記デジタル信号(80)と前記誤差補正信号(170)を受信するべく接続された前記周波数変換装置として周波数調節コンポーネント(500)を含んでおり、前記誤差補正信号(170)の関数として前記デジタル信号(80)の周波数を調節して補正済みのデジタル信号(510)を生成するべく動作可能なプロセッサ(90)と、
    を更に具備する請求項1記載のスペクトルアナライザ(10)。
  6. 前記タイミング制御信号(160)は、既知の時間インターバルだけ離隔したタイミング信号を含んでおり、
    前記誤差検出回路(150)は、
    前記基準信号(120)を受信するべく接続されており、前記タイミング信号の連続したものの間において発生する前記基準信号(120)のサイクルをカウントして前記基準周波数を表すカウント値(240)を生成するべく動作可能なカウンタ回路(200)と、
    前記カウント値(240)を受信するべく接続されており、前記カウント値(240)から前記基準周波数を判定し、前記基準周波数及び望ましい周波数間の差として前記誤差を判定し、且つ、前記基準周波数の前記誤差を補償する前記誤差補正信号(170)を生成するべく動作可能なプロセッサ(250)と、
    を含む請求項1記載のスペクトルアナライザ(10)。
  7. 前記誤差検出回路(150)は、
    前記基準信号(120)と前記タイミング制御信号(160)を受信するべく接続されており、前記基準信号(120)及び前記タイミング制御信号(160)間の位相差(330)を検出するべく動作可能な位相比較器(320)と、
    前記位相差(330)を受信するべく接続されており、前記位相差(330)から前記誤差を判定し、前記基準周波数の前記誤差を補償する前記誤差補正信号(170)を生成するべく動作可能なプロセッサ(340)と、
    を含む請求項1記載のスペクトルアナライザ(10)。
  8. 基準周波数における基準信号(120)を受信する段階(710)と、
    タイミング制御信号(160)を使用して前記基準周波数の誤差を判定する段階(730)と、
    周波数変換装置の出力周波数を調節する(750)ことで前記基準周波数の前記誤差を補償するために使用する誤差補正信号(170)を生成する段階(740)と、
    を具備することを特徴とするスペクトルアナライザ(10)の周波数誤差を補正する方法。
  9. 前記タイミング制御信号(160)は、既知の時間インターバルだけ離隔したタイミング信号を含んでおり、
    前記誤差補正信号(170)を生成する前記段階(740)は、
    前記タイミング信号の連続したものの間において発生する前記基準信号(120)のサイクルをカウントし、前記基準周波数を表すカウント値(240)を生成する段階と、
    前記カウント値(240)から前記基準周波数を判定する段階と、
    前記基準周波数及び望ましい周波数間の差として前記誤差を判定する段階と、
    前記基準周波数の前記誤差を補償する前記誤差補正信号(170)を生成する段階と、
    を更に含む請求項8記載の方法。
  10. 前記誤差補正信号(170)を生成する段階(740)は、
    前記基準信号(120)と前記タイミング制御信号(160)間の位相差(330)を検出する段階と、
    前記位相差(330)から前記誤差を判定する段階と、
    前記基準周波数の前記誤差を補償する前記誤差補正信号(170)を生成する段階と、
    を更に含む請求項8記載の方法。
JP2006202192A 2005-07-28 2006-07-25 周波数誤差を補正するスペクトルアナライザ及びその方法 Pending JP2007033447A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/191,434 US7397312B2 (en) 2005-07-28 2005-07-28 Spectrum analyzer and method for correcting frequency errors

Publications (1)

Publication Number Publication Date
JP2007033447A true JP2007033447A (ja) 2007-02-08

Family

ID=36926451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006202192A Pending JP2007033447A (ja) 2005-07-28 2006-07-25 周波数誤差を補正するスペクトルアナライザ及びその方法

Country Status (4)

Country Link
US (1) US7397312B2 (ja)
JP (1) JP2007033447A (ja)
DE (1) DE102006017277A1 (ja)
GB (1) GB2428805A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011259402A (ja) * 2010-06-11 2011-12-22 Askey Computer Corp 周波数校正固定装置及び周波数校正固定方法
JP2015087233A (ja) * 2013-10-30 2015-05-07 アンリツ株式会社 信号解析装置および信号解析方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7659708B2 (en) * 2005-08-24 2010-02-09 Nucomm, Inc. Broadcast receiver having integrated spectrum analysis
US20080008278A1 (en) * 2006-07-05 2008-01-10 Nokia Corporation Frequency generation and adjustment
FI120378B (fi) * 2007-10-24 2009-09-30 Tellabs Oy Menetelmä ja järjestely kellonaika-arvon siirtämiseksi verkkoelementtien välillä
WO2009143635A1 (en) 2008-05-27 2009-12-03 Flavio Heer Apparatus for lock-in amplifying an input signal and method for generating a reference signal for a lock-in amplifier
US8874060B2 (en) * 2009-12-18 2014-10-28 Silicon Laboratories Inc. Radio frequency (RF) receiver with frequency planning and method therefor
US8860505B2 (en) 2013-02-04 2014-10-14 Zurich Instruments Ag Lock-in amplifier with phase-synchronous processing
CN103630743B (zh) * 2013-12-16 2015-12-30 电子科技大学 一种外差式频谱分析仪频率修正的方法
US9257996B2 (en) * 2014-06-30 2016-02-09 Stmicroelectronics S.R.L. Oscillator circuits and methods to compensate frequency pulling
JP6766427B2 (ja) * 2016-04-25 2020-10-14 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
DE102016115785A1 (de) * 2016-08-25 2018-03-01 Infineon Technologies Ag Integrierte RF-Schaltung mit Möglichkeit zum Testen von Phasenrauschen
US10404244B2 (en) 2017-03-31 2019-09-03 Hewlett Packard Enterprise Development Lp Adjustments of output clocks
GB2591703B (en) * 2018-11-02 2022-04-13 Mitsubishi Electric Corp Radar apparatus and signal processing method
CN109600708B (zh) * 2018-11-26 2020-07-10 桂林电子科技大学 伪卫星发射端及其载波相位同步的方法
US11166250B2 (en) * 2019-10-14 2021-11-02 Rosemount Aerospace Inc. Time synchronization of distributed devices
US11917569B2 (en) * 2021-07-28 2024-02-27 Landis+Gyr Technology, Inc. Endpoint clock frequency adjustment for narrowband and ultra-narrowband communications in mesh network

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727591A (en) * 1986-09-04 1988-02-23 Arvin Industries, Inc. Microprocessor controlled tuning system
DE4125995A1 (de) * 1991-06-08 1992-12-10 Licentia Gmbh Empfaengeranordnung
US5440313A (en) 1993-05-27 1995-08-08 Stellar Gps Corporation GPS synchronized frequency/time source
US5552838A (en) * 1993-12-24 1996-09-03 Kabushiki Kaisha Toshiba Apparatus for tuning offset signals by controlling a tuner based on a difference in frequency of signals tuned by that tuner
KR960009539B1 (en) 1993-12-27 1996-07-20 Hyundai Electronics Ind Apparatus for synchronizing time using satellite
US5717403A (en) 1995-09-06 1998-02-10 Litton Consulting Group, Inc. Method and appartus for accurate frequency synthesis using global positioning system timing information
JPH09196977A (ja) 1996-01-16 1997-07-31 Advantest Corp スペクトラムアナライザ
US5886583A (en) 1996-03-26 1999-03-23 Nec Corporation Oscillator control circuit including a phase difference change-detecting circuit
US5745741A (en) 1996-04-10 1998-04-28 Motorola, Inc. Frequency stable periodic pulse generation apparatus and method
US5737715A (en) 1996-04-23 1998-04-07 Hughes Electronics Frequency normalization utilizing GPS pulse time and time interval signal
JP3846531B2 (ja) 1999-08-26 2006-11-15 横河電機株式会社 周波数偏差測定方法及び周波数偏差測定装置
JP3488180B2 (ja) * 2000-05-30 2004-01-19 松下電器産業株式会社 周波数シンセサイザ
US20020094796A1 (en) * 2001-01-12 2002-07-18 Woods Donnie W. Phase detector circuit and method therefor
US6856791B2 (en) * 2002-03-14 2005-02-15 Ericsson Inc. Direct automatic frequency control method and apparatus
US6741842B2 (en) 2002-09-30 2004-05-25 Motorola, Inc. System and method for frequency management in a communication device having a positioning device
US6697016B1 (en) 2002-09-30 2004-02-24 Motorola, Inc. Self adjustment of a frequency offset in a GPS receiver
JP2005064896A (ja) * 2003-08-13 2005-03-10 Renesas Technology Corp 同期クロック発生回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011259402A (ja) * 2010-06-11 2011-12-22 Askey Computer Corp 周波数校正固定装置及び周波数校正固定方法
JP2015087233A (ja) * 2013-10-30 2015-05-07 アンリツ株式会社 信号解析装置および信号解析方法

Also Published As

Publication number Publication date
US7397312B2 (en) 2008-07-08
DE102006017277A1 (de) 2007-02-08
GB0613294D0 (en) 2006-08-16
GB2428805A (en) 2007-02-07
US20070026830A1 (en) 2007-02-01

Similar Documents

Publication Publication Date Title
US7397312B2 (en) Spectrum analyzer and method for correcting frequency errors
US7825719B2 (en) System and method for wideband phase-adjustable common excitation
US10523219B2 (en) Phase locked loop and control method therefor
US9240795B2 (en) Apparatus and methods for phase-locked loop oscillator calibration and lock detection
US8677172B2 (en) Method and system for correcting error in a PLL generated clock signal using a system clock of lower frequency and/or accuracy
US20080157884A1 (en) Adaptive Frequency Calibration Device of Frequency Synthesizer
KR100717134B1 (ko) 자동 주파수 제어 루프 회로
US20100060365A1 (en) Oscillation frequency control circuit
TWI613890B (zh) 數位控制振盪器的頻率校正方法及其頻率校正裝置
TWI463789B (zh) 電子裝置以及用於電子裝置之補償方法
US7049896B1 (en) High latency timing circuit
JP5096529B2 (ja) 周波数校正固定装置及び周波数校正固定方法
US11088695B2 (en) Phase-locked loop apparatus and method for clock synchronization
US9784770B2 (en) Devices and methods of measuring gain of a voltage-controlled oscillator
JP2674534B2 (ja) 発振装置
EP1226452B1 (en) Radio calibration by correcting the crystal oscillator frequency
US5654674A (en) Oscillator control circuit with phase detection feedback
US8502588B2 (en) Clock generation system
US10897260B2 (en) Systems and methods for performing phase error correction
JP2007274615A (ja) Pll装置
JP2003032107A (ja) 位相同期回路
JP2005167994A (ja) 可変高周波入力クロックと非関連固定周波数基準信号とを有する固定周波数クロック出力
JP2005049233A (ja) ジッタ測定方法、ジッタ測定回路及びこれを備えた発振回路
GB2455717A (en) Frequency synthesis in a wireless basestation
JPH11355102A (ja) Afcサイドロック防止回路

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061228

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070508

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070514