CN100530938C - 宽带调制pll、定时误差校正系统、方法和调整方法 - Google Patents
宽带调制pll、定时误差校正系统、方法和调整方法 Download PDFInfo
- Publication number
- CN100530938C CN100530938C CNB2004800241341A CN200480024134A CN100530938C CN 100530938 C CN100530938 C CN 100530938C CN B2004800241341 A CNB2004800241341 A CN B2004800241341A CN 200480024134 A CN200480024134 A CN 200480024134A CN 100530938 C CN100530938 C CN 100530938C
- Authority
- CN
- China
- Prior art keywords
- modulation
- pll
- wide
- signal
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明旨在提供一种调制精度提高了的宽带调制PLL,该宽带调制PLL的定时误差校正系统,调制定时误差校正方法,以及具有宽带调制PLL的无线通信装置的调整方法。PLL部分含有压控振荡器(101),分频器(105),相位比较器(104)和环路滤波器(103)。根据相位调制数据(121),对分频器(105)的分频比进行控制并且在进行调制的同时,也控制压控振荡器(101)的输入电压进行调制。通过使用反相器(113),把用于控制分频器分频比的相位调制数据和用于控制压控振荡器(101)输入电压的相位调制数据两者中的一个反相,并且延迟控制电路(110),根据由滤波器(106)和环路滤波器(103)的输出信号(131)和(132)相加得到的输出信号(133)而检测出定时误差,延迟电路(111)和(112)控制定时,以校正所述定时误差。
Description
技术领域
本发明涉及宽带调制PLL,用于宽带调制PLL的定时误差校正系统,定时校正方法和具有宽带调制PLL的无线通信装置的调整方法。
背景技术
对PLL调制,一般要求低成本、低功耗、优异的噪声特性和调制精度。在用PLL实行调制时,更希望PLL的频带(PLL带)宽度设成大于调制信号的频带(调制带)宽度以提高调制精度。
然而,如果增大PLL的带宽,则它会导致噪声特性劣化。所以,已提出了一种称为两点调制的技术,其中,PLL带宽设成窄于调制带宽,并且PLL带内调制和PLL带外调制施加在两个不同的位置(例如,参见专利文献1)。
图10是说明常规宽带调制PLL的示意图。如图10所示,所述常规宽带调制PLL备有PLL:其包含其振荡频率按输入到控制电压端(Vt)的电压而变化的压控振荡器(以下称VCO)1,对VCO1所输出的RF(射频)调制信号的频率作分频的分频器2,把分频器2的输出信号的相位与参考信号的相位作比较、并输出与该相位差对应的信号的相位比较器3,以及把相位比较器的输出信号作平均的环路滤波器4;根据调制数据来输出调制信号的调制灵敏度表7;在根据控制器6的增益控制信号调整增益的同时、把调制灵敏度表7的输出信号变换成模拟电压的D/A(数/模)转换器10;对由调制灵敏度表7的输出信号与信道选择信息相加得到的信号实施Δ-∑调制、并把该结果作为分频比输出到分频器2的Δ-∑调制器9;以及,把输入到控制终端的电压值Vt转换成数字值、并把这样转换过的数字值向控制器6输出的A/D(模/数)转换器11。
在两点调制中,一般需要所述定时在两点之间是一致的,且如果这两点之间出现任何定时差,则诸如EVM(误差矢量值)的调制精度等便会劣化。在这两点之间没有定时差的状态下,EVM等于零。如果这差值(两点之间的时间滞后)变得越大,则EVM越大(劣化)。
但是,关于上面描述的常规频率合成器,还没有描述如何实现定时调整的具体方法,因而,设定适当的定时是困难的。
[专利文献1]美国专利第6,211,747号的说明书。
鉴于上述情况完成了本发明,旨在提供一种具有经提高的调制精度的宽带调制PLL,用于所述宽带调制PLL的定时误差校正系统,定时误差校正方法和调整具有所述宽带调制PLL的无线通信装置的方法。
发明内容
一种按照本发明的宽带调制PLL,备有PLL部分,它含有压控振荡器,把所述压控振荡器的输出信号的频率进行分频的分频器,把所述分频器的输出与参考信号作比较的相位比较器,以及把所述相位比较器的输出进行平均的环路滤波器;根据输入调制数据,把第一调制信号输入到所述PLL部分的第一位置的第一调制输入部分;以及,根据所述调制数据,把第二调制信号输入到异于所述PLL部分的第一位置的第二位置的第二调制输入部分。输入到所述PLL部分的第一位置的第一调制信号与第二位置的第二调制信号相加,且在调整第一调制信号和第二调制信号的调制定时的调制定时调整之际,第一和第二调制输入部分中的任一个将所述调制数据的相位反相,并把所述调制信号输至所述PLL部分。
还有,在按照本发明的宽带调制PLL中,第一调制输入部分和第二调制输入部分中的任一个具有将所述调制数据的相位进行反相的反相器。
再还有,在按照本发明的宽带调制PLL中,第一调制输入部分和第二调制输入部分中的至少一个具有调整所述调制信号的输出定时的延迟电路。
再还有,在按照本发明的宽带调制PLL中,第一调制输入部分产生所述分频器的分频比作为第一调制信号,并把此第一调制信号输出到所述分频器,且第二调制输入部分把第二调制信号输出到所述压控振荡器的输入侧。
再还有,在按照本发明的宽带调制PLL中,还包括生成调制定时控制信号的定时控制器,旨在调整第一调制信号和第二调制信号的所述调制定时。
再还有,在按照本发明的宽带调制PLL中,所述定时控制器根据所述压控振荡器的输入信号,产生所述调制定时控制信号。
再还有,在按照本发明的宽带调制PLL中,所述定时控制器根据所述压控振荡器的输出信号,产生所述调制定时控制信号。
本发明的宽带调制PLL中的宽带调制PLL,备有测量部,它解调所述宽带调制PLL的输出信号并计算出振幅值;运算部,它根据所述测量部计算得到的振幅值,计算出定时误差;以及存储部分,它存储着控制第一调制输入部分和第二调制输入部分两者中的至少一个的定时的定时设定值、所述定时设定值乃根据所述定时误差计算而得;第一调制输入部分和第二调制输入部分,根据所述存储部分中设定的所述设定值控制所述调制定时。
用以上的构成,把彼此反相的信号输入到PLL中的不同的两个点以测出定时误差,且所述定时设成这样,使所述误差得到校正,从而可以提高调制精度。
再有,本发明提供了具有上述宽带调制PLL的调制系统。
用以上的构成,可以提供具有经增强的调制精度的调制系统。
再还有,本发明提供了具有上述宽带调制PLL的无线通信装置。
用以上的构成,可以提供具有经增强的调制精度的无线通信装置。
一种按照本发明的宽带调制PLL的定时校正系统,包括上述的宽带调制PLL以及测量部分,它解调所述宽带调制PLL的输出信号并计算出振幅值,所述宽带调制PLL具有运算部分,它根据所述测量部分计算得到的振幅值,计算出第一调制信号和第二调制信号之间的定时误差;以及存储部分,它存储着控制第一调制输入部分和第二调制输入部分两者中的至少一个的调制定时的定时设定值、所述定时设定值乃根据所述定时误差计算而得。
用以上的构成,可以提供紧凑、低成本、具有优异调制精度的宽带调制PLL。
一种按照本发明、用于宽带调制PLL的定时校正系统,备有:宽带调制PLL;测量部分,它解调所述宽带调制PLL的输出信号并检测表征调制精度的值;以及测量部,它解调所述PLL部分的输出信号并计算出振幅值,其特征在于:所述宽带调制PLL含有一PLL部分,该PLL部分含有压控振荡器,把所述压控振荡器的输出信号频率进行分频的分频器,把所述分频器的输出与参考信号作比较的相位比较器,以及把所述相位比较器的输出进行平均的环路滤波器;第一调制输入部分,它根据所述调制数据,把第一调制信号输入到所述PLL部分的第一位置;第二调制输入部分,它根据所述调制数据,把第二调制信号输入到异于所述PLL部分的第一位置的第二位置;运算部分,它根据所述测量部测量得到的振幅值,计算出定时误差;以及存储部分,它存储着控制第一调制输入部分和第二调制输入部分两者中的至少一个的输出时间的定时设定值、所述定时设定值乃根据定时误差计算而得,借此,在控制第一调制输入部分和第二调制输入部分以便根据所述存储部分中设定的所述设定值来校正所述调制定时之际,对调制定时进行调整。
用以上的构成,可以提供紧凑、低成本、具有优异调制精度的宽带调制PLL。
按照本发明的定时误差校正方法乃是一种在宽带调制PLL中的定时误差校正方法,它包括把相位彼此相反的调制数据输入到PLL中的不同的两点的步骤;根据所述调制数据把调制信号相加的步骤;根据相加得到的调制信号来检测所述各调制信号之间的定时误差的步骤;以及根据检测得到的定时误差,对输入到所述PLL的两点调制中的至少一个的输出定时进行校正的步骤。
按照这方法,把彼此反相的信号输入到PLL中的不同的两个点以测出定时误差,且所述定时设成这样,使所述误差得到校正,从而可以提高调制精度。
按照本发明的无线通信装置的调整方法、乃是一种具有把调制用到PLL的不同两点的宽带调制PLL的无线通信装置的调制定时调整方法。
所述方法包括设定所述宽带调制PLL的调制定时的步骤,其特征在于:该调制定时设定步骤含有把相位相反的调制数据输入到PLL的不同的两点的步骤,根据所述调制数据、把所述宽带调制PLL的调制信号输出的步骤;解调所述宽带调制PLL的所述调制信号以求得振幅值的步骤;检测所述各调制信号之间的定时误差、并将一定时设定值设定到配备在所述宽带调制PLL内的所述存储部分中的步骤;以及对输入到所述PLL的两点调制中的至少一个的定时进行校正的步骤。
按照这方法,可以提供紧凑、低成本、具有优异调制精度的宽带调制PLL。
按照本发明的无线通信装置的调整方法、乃是一种具有把调制用到PLL的不同两点的宽带调制PLL的无线通信装置的调整方法,所述方法包括设定所述宽带调制PLL的调制定时的步骤,其特征在于:所述调制定时设定步骤包含把调制数据输入到PLL的两个不同点的步骤,根据所述调制数据把所述宽带调制PLL的调制信号输出的步骤;解调所述宽带调制PLL的调制信号并检测表征调制度的值的步骤;根据表征调制精度的值检测所述各调制信号之间的定时误差、并将一定时设定值设定到配备在所述宽带调制PLL内的所述存储部分中的步骤;以及对输入到PLL的两点调制中的至少一个的定时进行校正的步骤。
按照这方法,可以提供紧凑、低成本、具有优异调制精度的宽带调制PLL。
按照本发明,可以提供一种具有经提高调制精度的宽带调制PLL,用于所述宽带调制PLL的定时误差校正系统,定时误差校正方法,以及具有所述宽带调制PLL的无线通信装置的调整方法。
附图说明
图1是表示本发明第一实施例的宽带调制PLL的示意图。
图2是滤波器106的输出信号131的波形、环路滤波器103的输出信号132的波形和加法器102的输出信号133的波形的示意图。
图3是滤波器106的输出信号131的波形、环路滤波器103的输出信号132的波形和加法器102的输出信号133的波形的示意图。
图4是PLL的传递函数的示意图。
图5是滤波器106的输出信号131的波形、环路滤波器102的输出信号132的波形和加法器102的输出信号133的波形的示意图。
图6是在频率f0和f1下,当输出信号133的电压V最小时的时间t的示意图。
图7是用以描述本发明第二实施例的宽带调制PLL的示意图。
图8是用以描述本发明第三实施例的宽带调制PLL的示意图。
图9是用以描述本发明第四实施例的宽带调制PLL的示意图。
图10是常规宽带调制PLL的示意图。
在这些图中,附图标记101代表VCO,105代表分频器,104代表相位比较器,103代表环路滤波器,102代表加法器,106代表滤波器,107代表分频比发生器,108代表A/D转换器,109代表D/A转换器,110代表延迟控制器,111、112代表延迟电路,113代表反相器,114代表输入装置,115代表开关,701代表解调器,801、901代表测量部,802、902代表CPU,803、903代表存储器,811、911代表解调器,812代表计算器以及912代表检测器。
具体实施方式
(第一实施例)
图1是表示本发明第一实施例的宽带调制PLL的示意图。如图1所示,按照第一实施例的宽带调制PLL备有PLL,其含有其振荡频率根据输入到控制电压端的电压而变化的压控振荡器(以下称VCO)101,对来自VCO 101的RF(射频)调制信号124的频率进行分频的分频器105,把分频器105的输出信号的相位与参考信号123的相位作比较、并输出与该相位差对应的信号的相位比较器104,以及把相位比较器104的输出信号进行平均的环路滤波器103。
第一实施例的宽带调制PLL还备有用于输入相位调制数据121的输入装置114,把输入装置114输入的相位调制数据121的相位进行反相的反相器113,控制相位调制数据121的输出时间或反相器113的输出(经反相的相位调制数据)的输出时间的延迟电路111,把反相器113的输出和相位调制数据121两者中的任意一个连向延迟电路111的开关115,以及根据延迟电路111的输出和载频数据122、把分频比输出到分频器105的分频比发生器107。
再者,第一实施例的宽带调制PLL还备有延迟电路112,其是输入装置114的另一输入目标并控制相位调制数据121的输出时间;把延迟电路112的输出转换成模拟信号的D/A转换器109,去除D/A转换器109输出中的高频分量的滤波器106,把环路滤波器103的输出和滤波器106的输出相加的加法器102,把加法器102的模拟输出转换成数字信号的A/D转换器108,以及控制两个延迟电路111和112的延迟控制器110。
接下来,描述本实施例的宽带调制PLL的正常调制操作。在正常操作下,切换开关115以选择接头a,相位调制数据121输入到延迟电路111。在延迟电路111进行预定的输出时间调整,在分频比发生器107产生输入到分频器105的分频比,并且对PLL进行调制。最好这一调制是处在PLL带内。
再者,来自输入装置114的相位调制数据121也输入到延迟电路112。延迟电路112对这样输入的相位调制数据121进行预定的时间调整,其输出通过D/A转换器109和滤波器106输出到加法器102,从而,可以调制VCO 101的输入信号。最好这一调制是处在PLL带外。
如上所描述,对分频器105的分频比和VCO 101的控制电压进行控制和调制,也就是说,所述调制施加在两个点上,从而实现宽带调制。
其次,描述本实施例的宽带调制PLL的定时误差校正操作。
在所述定时误差校正运作下,切换开关115以选择接头b,相位调制数据121通过反相器113输入到延迟电路111。因此,输入到延迟电路111的相位调制数据的相位与相位调制数据121的相位相反。相位调制数据121经过反相器113、延迟电路111、分频比发生器107、分频器105和相位比较器104,而作为来自环路滤波器103的输出信号132输出。
相位调制数据121也输入到延迟电路112,经过D/A转换器109,作为滤波器106的输出信号131输出。加法器102把滤波器106的输出信号131和环路滤波器103的输出信号132相加,作为加法器102的输出信号133输出。
A/D转换器108把加法器102的输出信号133转换成数字信号,并将其输入到延迟控制器110。为使输出信号131和输出信号132在定时上尽可能地一致,延迟控制器110根据经数字转换的加法器102的输出信号133,控制延迟电路111和延迟电路112。
下面描述一个定时误差检测/校正方法的例子。图2和图3是说明滤波器106的输出信号131的波形、环路滤波器103的输出信号132的波形和加法器133的输出信号133的波形的示意图。
首先,把来自输入装置121的相位调制数据设定为正弦波。将反相器113连向延迟电路112的前级,于是,输入到延迟电路111的信号的相位与输入到延迟电路112的信号的相位相反。也就是说,通过延迟电路112、D/A转换器109和滤波器106输出的输出信号131,在相位上相反于通过延迟电路111、分频比发生器107、分频器105、相位比较器104和环路滤波器103输出的输出信号132。因此,当输出信号131和输出信号132在定时上一致时,在加法器102相加得到的信号如图2所示等于零。
但是,当由于环路滤波器103漂移等导致输出信号131和输出信号132在定时上彼此有偏离时,加法器102的输出信号133呈现如图3所示的正弦波特性。当输出信号131和输出信号132之间的定时误差变得更大时,输出信号1 33的振幅显著增大。因而,通过检测加法器102的输出信号133,便可以检测输出信号131和输出信号132之间的定时误差。A/D转换器108把输出信号133转换成数字信号,延迟控制器110由A/D转换器108所输出的数字信号来计算振幅信息,并根据上面的计算结果,向延迟电路111和延迟电路112输出控制信号。延迟控制器110产生这一控制信号旨在减小加法器102的输出信号133的振幅,从而可以校正两点调制中的所述定时误差。
这里,图4是说明PLL的传递函数的示意图。施加到分频器105的调制信号经过由图4的传递函数H(s)所表示的低通滤波器的作用。还有,施加到VCO 101的调制信号经过由图4的传递函数1-H(s)所表示的高通滤波器的作用。
如果可以选择传递函数H(s)和传递函数1-H(s)相交时的频率f0的正弦波作为所输入的相位调制数据121,则当两点调制定时彼此一致时,输出信号133的值可以如图2所示设成0。但是,由于环路滤波器103漂移等,选择频率f0是困难的,正弦波实际输入在偏离频率f0的某一频率处,由图4所示的频率f1表示。
所以,在各个调制输入的增益之间会出现某些不同,因而,即使输出信号131和输出信号132彼此在定时上一致时,如图5所示,输出信号133的振幅也不会等于零。然而,即使在此场合,当输出信号131和输出信号132如上所描述那样在定时上彼此偏离时,输出信号133的振幅显著增大。所以,延迟控制器110,通过判定输出信号133的电压V变成最小的时间t(如图6所示),以及通过生成对延迟电路11 1和延迟电路112的控制信号,便可以校正这个定时误差。
在定时误差检测时间所输入的相位调制数据并不限于正弦波,可以使用任意波形。更好的是,所述相位调制数据乃是窄带相位调制数据。还有,在对分频器105调制的一侧和对VCO 101调制的一侧这两侧都设置所述延迟电路,但是,所述延迟电路也可以只设置在其中一侧。在这场合,没有所述延迟电路的那一侧的定时是固定的,因而,可以通过控制具有所述延迟电路那一侧的定时来校正定时误差。还有,可以在VCO 101调制的那一侧提供反相器113,代替将其设置到对分频器105调制的一侧。
按照第一实施例的宽带调制PLL,把相位彼此相反的信号提供给PLL的不同点以检测它们之间的定时误差,并设定所述定时以校正这个误差,借此提高调制精度。还有,上面所描述的宽带调制PLL适用于例如极化调制系统等调制系统、诸如可携带的通信终端、无线电基站等无线通信装置、并可以提供调制精度提高了的调制系统和无线通信装置等。
(第二实施例)
图7是用以描述本发明第二实施例的宽带调制PLL的示意图。在图7中,第一实施例描述过的重复部分用同一附图标记表示。
如图7所示,第二实施例宽带调制PLL备有用于解调RF调制信号124的解调器701,延迟控制器110根据解调器701的输出检测所述定时误差,并输出控制信号到控制电路111和112以校正所述定时误差。
按照上面所描述的第二实施例宽带调制PLL,把相位彼此相反的信号输入到PLL里的不同的两个点以检测定时误差,并设定所述定时以校正这个误差,借此提高调制精度。还有,如上所描述的宽带调制PLL适用于诸如极化调制系统等的调制系统,诸如可携带的通信终端、无线电基站等无线通信装置、并可以提供调制精度提高了的调制系统和无线通信装置等。
还有,当本实施例的宽带调制PLL应用到无线通信装置时,如果无线通信装置的发送系统具有解调器701之外的结构,并且解调器701可共用作为接收系统的解调器,则对该发送系统不再需要作误差检测用的A/D转换器,结果可以减小所述无线通信装置的电路规模,可以提供紧凑、低成本、具有优异调制精度的宽带调制PLL。
(第三实施例)
图8是用以描述本发明第三实施例的宽带调制PLL的示意图。在图8中,第一实施例描述过的重复部分用同一附图标记表示。
如图8所示,第三实施例的宽带调制PLL备有测量部801,其包括用于解调RF调制信号124的解调器811和用于计算振幅值的计算器812,根据测量部801检测到的振幅值、使用软件来设定延迟电路111和112的设定值的CPU 802,以及存储器803。根据这样设置的设定值,控制延迟电路111和112的输出时间并校正所述定时误差。
按照上面所描述的第三实施例的宽带调制PLL,把相位彼此相反的信号输入到PLL里的不同的两个点以检测定时误差,并设定所述定时以校正这个误差,借此提高调制精度。还有,如上所描述的宽带调制PLL适用于诸如极化调制系统等的调制系统,诸如可携带的通信终端、无线电基站等无线通信装置、并可以提供调制精度提高了的调制系统和无线通信装置等。
还有,仅当测量部801配备在外侧时,也就是说,仅当在制造宽带调制PLL之际、或者在具有所述宽带调制PLL的诸如移动无线电收发机、无线电基站等的无线通信装置的定时进行调整之际,测量部801才连接所述调制PLL以测量振幅值,因而宽带调制PLL内不必要设置所述延迟控制电路。于是,可以减小所述宽带调制PLL的电路规模,可以提供紧凑、低成本、具有优异调制精度的宽带调制PLL,无线通信装置等以及其调整方法。
(第四实施例)
图9是用以描述本发明第四实施例的宽带调制PLL的示意图。在图9中,图8所示第三实施例中描述过的重复部分用同一附图标记表示。
如图9所示,第四实施例的宽带调制PLL备有测量部901,其包含用于解调RF调制信号124的解调器911和用于检测诸如EVM相位误差等的表征调制精度的值的检测器912,根据测量部901检测到的表征调制精度的值并使用软件来设定延迟电路111和112的设定值的CPU 902,以及存储器903。根据存储器903中设置的设定值,控制延迟电路111和112的输出时间。
按照上面所描述的第四实施例的宽带调制PLL,通过检测定时误差和设定所述定时以校正这个误差,可以提高调制精度。还有,所述宽带调制PLL适用于诸如极化调制系统等的调制系统,诸如可携带的通信终端、无线电基站等无线通信装置、并可以提供调制精度提高了的调制系统和无线通信装置等。
还有,仅当测量部901配备在外侧时,也就是说,仅当在制造宽带调制PLL之际、或者在具有所述宽带调制PLL的诸如移动无线电收发机、无线电基站等的无线通信装置的定时进行调整之际,测量部901才连接宽带PLL以直接计算表征调制精度的值,从而所述宽带调制PLL内不必提供延迟控制电路和反相器。于是,可以减小所述宽带调制PLL的电路规模,可以提供紧凑、低成本、具有优异调制精度的宽带调制PLL和无线通信装置等以及其调整方法。
以上详细地或参照各特定实施例描述了本发明。然而,在不偏离本发明的精神和范围的前提下可以作各种变化和修改,这对本领域技术人员乃是显而易见的。
本发明基于2003年8月22日提出申请的日本专利申请第2003-298856号,并在此引用该申请中的内容作为参考。
工业应用性
按照本发明的宽带调制PLL和定时误差校正方法,通过检测定时误差并控制该定时,具有提高调制精度的效果,可应用于调制系统,诸如可携带的通信终端、无线电基站之类的无线通信装置等。
Claims (14)
1.一种宽带调制PLL,包括:
PLL部分,包括压控振荡器,对所述压控振荡器的输出信号的频率进行分频的分频器,把所述分频器的输出与参考信号作比较的相位比较器,以及把所述相位比较器的输出作平均的环路滤波器;
第一调制输入部分,根据输入调制数据,把第一调制信号输入到所述PLL部分的分频器;和
第二调制输入部分,根据所述调制数据,把第二调制信号输入到不同于所述PLL部分的所述分频器的加法器,其中:输入到所述PLL部分的分频器的所述第一调制信号在所述加法器与所述第二调制信号相加,为了调整所述第一调制信号和所述第二调制信号的调制定时而进行调制定时调整之际,所述第一和所述第二调制输入部分中的任一个通过反相器将所述调制数据的相位进行反相,并把所述调制信号输入至所述PLL部分。
2.如权利要求1所述的宽带调制PLL,其特征在于:
所述第一调制输入部分和所述第二调制输入部分中的至少一个具有调整所述调制信号的输出定时的延迟电路。
3.如权利要求1所述的宽带调制PLL,其特征在于:
所述第一调制输入部分产生所述分频器的分频比作为所述第一调制信号,并把所述第一调制信号输出到所述分频器,且所述第二调制输入部分把所述第二调制信号输出到所述压控振荡器的输入侧。
4.如权利要求1所述的宽带调制PLL,还包括生成调制定时控制信号的定时控制器,用于调整所述第一调制信号和所述第二调制信号的所述调制定时。
5.如权利要求4所述的宽带调制PLL,其特征在于:
所述定时控制器根据所述压控振荡器的输入信号,产生所述调制定时控制信号。
6.如权利要求4所述的宽带调制PLL,其特征在于:
所述定时控制器根据所述压控振荡器的输出信号,产生所述调制定时控制信号。
7.如权利要求4所述的宽带调制PLL,还包括:
测量部,解调所述PLL部分的输出信号并计算出振幅值;
运算部,根据所述测量部计算得到的振幅值,计算出定时误差;以及
存储部分,保存控制所述第一调制输入部分和所述第二调制输入部分两者中的至少一个的定时的定时设定值,所述定时设定值是根据所述定时误差计算而得到的,其中:
所述第一调制输入部分和所述第二调制输入部分,根据所述存储部分中设定的所述设定值,控制所述调制定时。
8.一种具有权利要求1所述的宽带调制PLL的调制系统。
9.一种具有权利要求1所述的宽带调制PLL的无线通信装置。
10.一种用于宽带调制PLL的定时校正系统,包括:
如权利要求1至3中任一项所述的宽带调制PLL;以及
测量部分,解调所述宽带调制PLL的输出信号并计算出振幅值,其中所述宽带调制PLL具有运算部分,根据所述测量部分计算得的振幅值,计算出所述第一调制信号和所述第二调制信号之间的定时误差;以及存储部分,它存储着控制第一调制输入部分和第二调制输入部分两者中的至少一个的调制定时的定时设定值,所述定时设定值乃根据所述定时误差计算而得。
11.一种用于宽带调制PLL的定时校正系统,包括:
宽带调制PLL;
测量部分,它解调所述宽带调制PLL的输出信号并检测表征调制精度的值;以及
测量部,它解调所述PLL部分的输出信号并计算出振幅值,其特征在于:所述宽带调制PLL含有PLL部分,该PLL部分含有压控振荡器,把所述压控振荡器的输出信号的频率进行分频的分频器,把所述分频器的输出与参考信号作比较的相位比较器,以及把所述相位比较器的输出作平均的环路滤波器;第一调制输入部分,根据输入的调制数据,把第一调制信号输入到所述PLL部分的分频器;第二调制输入部分,根据所述调制数据,把第二调制信号输入到不同于所述PLL部分的所述分频器的加法器;运算部分,它根据所述测量部计算得的振幅值,计算出定时误差;以及存储部分,它存储着控制第一调制输入部分和第二调制输入部分两者中的至少一个的输出时间的定时设定值,借以调整调制定时,所述定时设定值乃根据定时误差计算而得,根据所述存储部分中设定的所述设定值来控制第一调制输入部分和第二调制输入部分,以校正所述调制定时。
12.一种用于宽带调制PLL的定时误差校正方法,包括:
把相位相反的调制数据输入到PLL中的分频器和加法器的步骤;
根据所述调制数据把调制信号相加的步骤;
根据相加得到的调制信号来检测所述各调制信号之间的定时误差的步骤;以及
根据检测得到的定时误差,对输入到所述分频器和加法器调制中的至少一个的输出定时进行校正的步骤。
13.一种具有把调制用至PLL的分频器和加法器的宽带调制PLL的无线通信装置的调整方法,包括:
设定所述宽带调制PLL的调制定时的步骤,其中:该调制定时设定步骤包括把相位相反的调制数据输入到PLL中的分频器和加法器的步骤,根据所述调制数据,输出所述宽带调制PLL的调制信号的步骤;解调所述宽带调制PLL的所述调制信号以求得振幅值的步骤;基于所述振幅值,检测各个所述调制信号之间的定时误差、并将定时设定值设定到配备在所述宽带调制PLL内的存储部分中的步骤;以及,基于所述的已设定的定时设定值,对输入到所述分频器和加法器调制中的至少一个的定时进行校正的步骤。
14.一种具有把调制用至PLL的分频器和加法器的宽带调制PLL的无线通信装置的调整方法,包括:
设定所述宽带调制PLL的调制定时的步骤,其中:所述调制定时设定步骤包括把调制数据输入到PLL的两个不同的点的步骤,根据所述调制数据输出所述宽带调制PLL的调制信号的步骤;解调所述宽带调制PLL的调制信号并检测表征调制精度的值的步骤;根据所述表征调制精度的值检测各个所述调制信号之间的定时误差、并将定时设定值设定到配备在所述宽带调制PLL内的存储部分中的步骤;以及基于所述的已设定的定时设定值,对输入到所述分频器和加法器调制中的至少一个的定时进行校正的步骤。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003298856A JP3934585B2 (ja) | 2003-08-22 | 2003-08-22 | 広帯域変調pll、広帯域変調pllのタイミング誤差補正システム、変調タイミング誤差補正方法および広帯域変調pllを備えた無線通信装置の調整方法 |
JP298856/2003 | 2003-08-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1839540A CN1839540A (zh) | 2006-09-27 |
CN100530938C true CN100530938C (zh) | 2009-08-19 |
Family
ID=34269071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004800241341A Expired - Fee Related CN100530938C (zh) | 2003-08-22 | 2004-08-04 | 宽带调制pll、定时误差校正系统、方法和调整方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7333789B2 (zh) |
EP (1) | EP1657813A4 (zh) |
JP (1) | JP3934585B2 (zh) |
CN (1) | CN100530938C (zh) |
WO (1) | WO2005025052A1 (zh) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2394372B (en) * | 2002-10-19 | 2004-08-25 | Motorola Inc | Frequency generation in a wireless communication unit |
CN1943120B (zh) * | 2005-02-14 | 2010-10-20 | 松下电器产业株式会社 | 发送调制装置、通信设备以及移动无线设备 |
WO2006118056A1 (ja) * | 2005-04-27 | 2006-11-09 | Matsushita Electric Industrial Co., Ltd. | 2点変調型位相変調装置、ポーラ変調送信装置、無線送信装置及び無線通信装置 |
IL176231A (en) * | 2005-06-14 | 2010-12-30 | Given Imaging Ltd | Modulator and method for producing a modulated signal |
JP4232120B2 (ja) * | 2006-12-22 | 2009-03-04 | 日本電気株式会社 | Pll回路及びディスク装置 |
KR101104143B1 (ko) * | 2008-11-24 | 2012-01-13 | 한국전자통신연구원 | 무선 통신 시스템에서 신호의 송신 장치 및 방법 |
US7868672B2 (en) * | 2008-12-09 | 2011-01-11 | Qualcomm Incorporated | Digital phase-locked loop with two-point modulation and adaptive delay matching |
US8076960B2 (en) * | 2009-04-29 | 2011-12-13 | Qualcomm Incorporated | Digital phase-locked loop with two-point modulation using an accumulator and a phase-to-digital converter |
US8339165B2 (en) | 2009-12-07 | 2012-12-25 | Qualcomm Incorporated | Configurable digital-analog phase locked loop |
US8446191B2 (en) | 2009-12-07 | 2013-05-21 | Qualcomm Incorporated | Phase locked loop with digital compensation for analog integration |
US20130033335A1 (en) * | 2011-08-01 | 2013-02-07 | Fujitsu Semiconductor Limited | SYSTEM AND METHOD FOR TUNING A SEMI-DIGITAL FINITE IMPULSE RESPONSE (sFIR) FILTER |
US8947172B2 (en) * | 2012-01-20 | 2015-02-03 | Mediatek Inc. | Polar transmitter having frequency modulating path with interpolation in compensating feed input and related method thereof |
US20140106681A1 (en) * | 2012-10-12 | 2014-04-17 | Qualcomm Incorporated | Ku ADAPTATION FOR PHASE-LOCKED LOOP WITH TWO-POINT MODULATION |
US9575095B2 (en) * | 2014-08-13 | 2017-02-21 | Qualcomm Incorporated | Low power high resolution oscillator based voltage sensor |
EP3168983B1 (fr) * | 2015-11-13 | 2018-10-17 | The Swatch Group Research and Development Ltd. | Procédé de calibration d'un synthétiseur de fréquence à modulation fsk à deux points |
RU2713569C1 (ru) * | 2019-09-04 | 2020-02-05 | Акционерное общество "Концерн "Созвездие" | Синтезатор частот с широкополосной модуляцией |
CN113328744A (zh) * | 2021-04-29 | 2021-08-31 | 郑州中科集成电路与信息系统产业创新研究院 | 一种宽频带收发芯片内部高精度pll输出频率的校准方法 |
CN116865678B (zh) * | 2023-07-24 | 2024-03-12 | 上海锐星微电子科技有限公司 | 一种时钟信号扩频电路 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4447792A (en) * | 1981-11-09 | 1984-05-08 | General Electric Company | Synthesizer circuit |
US4611230A (en) * | 1984-12-18 | 1986-09-09 | Zenith Electronics Corporation | Vertical video centering control system |
US4755774A (en) * | 1985-07-15 | 1988-07-05 | Motorola Inc. | Two-port synthesizer modulation system employing an improved reference phase modulator |
US4810977A (en) * | 1987-12-22 | 1989-03-07 | Hewlett-Packard Company | Frequency modulation in phase-locked loops |
GB2214012B (en) * | 1987-12-23 | 1992-01-22 | Marconi Instruments Ltd | Frequency or phase modulation |
DE69026151T2 (de) * | 1989-07-08 | 1996-08-22 | Plessey Semiconductors Ltd | Frequenzsynthesizer |
US5207491A (en) * | 1991-01-31 | 1993-05-04 | Motorola Inc. | Fast-switching frequency synthesizer |
US5166642A (en) * | 1992-02-18 | 1992-11-24 | Motorola, Inc. | Multiple accumulator fractional N synthesis with series recombination |
JPH0730332A (ja) * | 1993-07-14 | 1995-01-31 | Nippon Denki Musen Denshi Kk | Fm変調器 |
US5515013A (en) * | 1995-04-18 | 1996-05-07 | Sierra Wireless | Fixed compromise equalization for a dual port FM modulator |
US5557244A (en) * | 1995-04-24 | 1996-09-17 | Motorola, Inc. | Dual port phase and magnitude balanced synthesizer modulator and method for a transceiver |
JPH114201A (ja) * | 1997-06-11 | 1999-01-06 | Oki Electric Ind Co Ltd | Fm変調波送信器 |
US5983077A (en) * | 1997-07-31 | 1999-11-09 | Ericsson Inc. | Systems and methods for automatic deviation setting and control in radio transmitters |
US5903194A (en) * | 1997-08-05 | 1999-05-11 | Rockwell Science Center, Inc. | Digital phase modulation of frequency synthesizer using modulated fractional division |
US6141394A (en) * | 1997-12-22 | 2000-10-31 | Philips Electronics North America Corporation | Fractional-N frequency synthesizer with jitter compensation |
EP0961412B1 (en) * | 1998-05-29 | 2004-10-06 | Motorola Semiconducteurs S.A. | Frequency synthesiser |
DE19840241C1 (de) * | 1998-09-03 | 2000-03-23 | Siemens Ag | Digitaler PLL (Phase Locked Loop)-Frequenzsynthesizer |
US6160456A (en) * | 1999-06-14 | 2000-12-12 | Realtek Semiconductor Corp. | Phase-locked loop having adjustable delay elements |
CA2281522C (en) * | 1999-09-10 | 2004-12-07 | Philsar Electronics Inc. | Delta-sigma based two-point angle modulation scheme |
JP3532861B2 (ja) * | 2001-02-06 | 2004-05-31 | 松下電器産業株式会社 | Pll回路 |
DE10108636A1 (de) * | 2001-02-22 | 2002-09-19 | Infineon Technologies Ag | Abgleichverfahren und Abgleicheinrichtung für PLL-Schaltung zur Zwei-Punkt-Modulation |
EP1249930A3 (en) * | 2001-04-10 | 2004-06-02 | Matsushita Electric Industrial Co., Ltd. | Predistortion linearizer and predistortion compensation method and program |
DE10127612A1 (de) * | 2001-06-07 | 2003-01-02 | Infineon Technologies Ag | Zwei-Punkt-Modulator mit PLL-Schaltung und vereinfachter digitaler Vorfilterung |
DE10147963A1 (de) * | 2001-09-28 | 2003-04-30 | Infineon Technologies Ag | Abgleichverfahren für eine nach dem Zwei-Punkt-Prinzip arbeitende PLL-Schaltung und PLL-Schaltung mit einer Abgleichvorrichtung |
US6774740B1 (en) * | 2002-04-19 | 2004-08-10 | Sequoia Communications Corp. | System for highly linear phase modulation |
US7333582B2 (en) * | 2004-03-02 | 2008-02-19 | Matsushita Electric Industrial Co., Ltd. | Two-point frequency modulation apparatus, wireless transmitting apparatus, and wireless receiving apparatus |
US7157985B2 (en) * | 2004-03-15 | 2007-01-02 | Matsushita Electric Industrial Co., Ltd. | PLL modulation circuit and polar modulation apparatus |
CN1943120B (zh) * | 2005-02-14 | 2010-10-20 | 松下电器产业株式会社 | 发送调制装置、通信设备以及移动无线设备 |
-
2003
- 2003-08-22 JP JP2003298856A patent/JP3934585B2/ja not_active Expired - Fee Related
-
2004
- 2004-08-04 EP EP04771491A patent/EP1657813A4/en not_active Withdrawn
- 2004-08-04 CN CNB2004800241341A patent/CN100530938C/zh not_active Expired - Fee Related
- 2004-08-04 WO PCT/JP2004/011506 patent/WO2005025052A1/ja active Application Filing
- 2004-08-04 US US10/529,539 patent/US7333789B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20060052073A1 (en) | 2006-03-09 |
JP2005072874A (ja) | 2005-03-17 |
WO2005025052A1 (ja) | 2005-03-17 |
JP3934585B2 (ja) | 2007-06-20 |
EP1657813A4 (en) | 2006-08-02 |
US7333789B2 (en) | 2008-02-19 |
EP1657813A1 (en) | 2006-05-17 |
CN1839540A (zh) | 2006-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100530938C (zh) | 宽带调制pll、定时误差校正系统、方法和调整方法 | |
JP3566330B2 (ja) | マイクロ波ディジタル伝送システムにおけるi/qチャネル信号の調整装置 | |
US7671691B2 (en) | Quadrature modulator with phase controller apparatus and error detector | |
EP0867066B1 (en) | Digital calibration of a transceiver | |
US7587180B2 (en) | FM modulator | |
JP3852938B2 (ja) | 広帯域変調pllおよびその変調度調整方法 | |
JP3852939B2 (ja) | 広帯域変調pllおよびその変調度調整方法 | |
US20230163795A1 (en) | Signal transmitting method and apparatus, electronic device, and readable storage medium | |
US6690210B2 (en) | Transmitting device | |
US8483332B2 (en) | Oscillating apparatus, receiving apparatus, and oscillation control method | |
JP4356947B2 (ja) | Pll装置 | |
US5317600A (en) | Coarse tuning of the channel frequency | |
KR970055566A (ko) | 위상동기시간의 개선을 위한 위상동기루프 | |
US9083318B2 (en) | Digitally controlled oscillator and output frequency control method | |
KR100206462B1 (ko) | 주파수도약방식의 통신시스템을 위한 위상동기루프 | |
JP2002111527A (ja) | 受信機およびそのトラッキング調整方法 | |
JPH04229751A (ja) | 受信機の自動周波数制御装置及びその制御方法 | |
JPH06276244A (ja) | 移動無線装置 | |
JP2001069188A (ja) | 直交変換回路及び該回路を用いた変調器、復調器並びに直交角度校正方法。 | |
JPH1093432A (ja) | 周波数シンセサイザ | |
JPH01290318A (ja) | 周波数較正回路 | |
JPH0258933A (ja) | 通信装置 | |
JPH07147595A (ja) | 直交変調装置 | |
JPH0677338U (ja) | Am電子同調ラジオ | |
JPH08307467A (ja) | 周波数検波回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090819 Termination date: 20130804 |